JP2625385B2 - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JP2625385B2 JP2625385B2 JP6149440A JP14944094A JP2625385B2 JP 2625385 B2 JP2625385 B2 JP 2625385B2 JP 6149440 A JP6149440 A JP 6149440A JP 14944094 A JP14944094 A JP 14944094A JP 2625385 B2 JP2625385 B2 JP 2625385B2
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- address
- physical
- destination
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、特にプロセッサをクラスタ単位で管理する
マルチプロセッサシステムに関する。
テムに関し、特にプロセッサをクラスタ単位で管理する
マルチプロセッサシステムに関する。
【０００２】
【従来の技術】この種のマルチプロセッサシステムにお
いてメモリアクセスを行う場合、最も単純には全てのプ
ロセッサの各々が全てのアドレス空間に対するアドレス
変換テーブルを有して、各々個別にアドレス変換を行う
方法が考えられる。しかし、この場合、システム全体で
必要となるアドレス変換テーブルの総容量はプロセッサ
数の自乗に比例して増加してしまう、というメモリ容量
上の問題がある。
いてメモリアクセスを行う場合、最も単純には全てのプ
ロセッサの各々が全てのアドレス空間に対するアドレス
変換テーブルを有して、各々個別にアドレス変換を行う
方法が考えられる。しかし、この場合、システム全体で
必要となるアドレス変換テーブルの総容量はプロセッサ
数の自乗に比例して増加してしまう、というメモリ容量
上の問題がある。
【０００３】また、複数のプロセッサが同一データ空間
にアクセスするような場合には、そのデータ空間に対応
するアドレス変換テーブルが複数のプロセッサに分散さ
れるため、そのアドレス変換テーブルの更新操作を複数
のプロセッサにまたがって行わなければならない、とい
うテーブル更新操作の複雑化という問題がある。
にアクセスするような場合には、そのデータ空間に対応
するアドレス変換テーブルが複数のプロセッサに分散さ
れるため、そのアドレス変換テーブルの更新操作を複数
のプロセッサにまたがって行わなければならない、とい
うテーブル更新操作の複雑化という問題がある。
【０００４】一方、特開平１−２２９３３４号公報に
は、マルチプロセッサ構成の計算機システムにおいて、
複数のプロセッサから共有される主記憶領域に対するア
ドレス変換バッファのエントリを、該複数のプロセッサ
間で共有することにより、アドレス変換バッファのエン
トリの利用効率を高める技術が記載されている。この従
来技術をクラスタ構成のマルチプロセッサにおけるクラ
スタ内の各プロセッサに適用し、同一クラスタに属する
プロセッサ同士で重複するアドレス空間に対応するアド
レス変換テーブルを、そのプロセッサ間で共有するよう
に構成することにより、クラスタ内のアドレス変換テー
ブルの総容量を減少させることが考えられる。
は、マルチプロセッサ構成の計算機システムにおいて、
複数のプロセッサから共有される主記憶領域に対するア
ドレス変換バッファのエントリを、該複数のプロセッサ
間で共有することにより、アドレス変換バッファのエン
トリの利用効率を高める技術が記載されている。この従
来技術をクラスタ構成のマルチプロセッサにおけるクラ
スタ内の各プロセッサに適用し、同一クラスタに属する
プロセッサ同士で重複するアドレス空間に対応するアド
レス変換テーブルを、そのプロセッサ間で共有するよう
に構成することにより、クラスタ内のアドレス変換テー
ブルの総容量を減少させることが考えられる。
【０００５】
【発明が解決しようとする課題】しかし、上述の従来の
改良技術では、クラスタ内のアドレス変換テーブルの総
容量は幾分小さくなるが、クラスタ数がプロセッサ数に
比例して増大するものである以上、プロセッサ数の自乗
に比例するという関係は改善しない。
改良技術では、クラスタ内のアドレス変換テーブルの総
容量は幾分小さくなるが、クラスタ数がプロセッサ数に
比例して増大するものである以上、プロセッサ数の自乗
に比例するという関係は改善しない。
【０００６】また、同一のデータ空間に対するアドレス
変換テーブルが異なったクラスタに分散されるという点
についても変化がなく、異なったクラスタ間にまたがっ
たテーブル更新操作の複雑化という問題も改善しない。
変換テーブルが異なったクラスタに分散されるという点
についても変化がなく、異なったクラスタ間にまたがっ
たテーブル更新操作の複雑化という問題も改善しない。
【０００７】本発明の目的は、上述のアドレス変換テー
ブルに係るメモリ容量上の問題を解決し、所要メモリ容
量の小さいマルチプロセッサシステムを提供することに
ある。
ブルに係るメモリ容量上の問題を解決し、所要メモリ容
量の小さいマルチプロセッサシステムを提供することに
ある。
【０００８】また、本発明の他の目的は、上述のアドレ
ス変換テーブル更新操作の複雑化という問題を解決し、
簡単にアドレス変換テーブルの更新操作を行うマルチプ
ロセッサシステムを提供することにある。
ス変換テーブル更新操作の複雑化という問題を解決し、
簡単にアドレス変換テーブルの更新操作を行うマルチプ
ロセッサシステムを提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明のマルチプロセッサシステムは、各々がメモリ
と少なくとも一つのプロセッサとを含む複数のクラスタ
と、これらクラスタ間を接続するネットワークとを含
み、前記クラスタの各々はそのクラスタに属するメモリ
のみについて論理アドレスから物理アドレスへの変換を
行う。
に本発明のマルチプロセッサシステムは、各々がメモリ
と少なくとも一つのプロセッサとを含む複数のクラスタ
と、これらクラスタ間を接続するネットワークとを含
み、前記クラスタの各々はそのクラスタに属するメモリ
のみについて論理アドレスから物理アドレスへの変換を
行う。
【００１０】また、本発明の他のマルチプロセッサシス
テムは、各々がメモリと少なくとも一つのプロセッサと
を含む複数のクラスタと、これらクラスタ間を接続する
ネットワークとを含むマルチプロセッサシステムにおい
て、第１のクラスタは、前記プロセッサからのメモリア
クセス要求に関する仮想アドレスを中間アドレスに変換
して、そのメモリアクセス要求が第２のクラスタに対す
るものであれば前記ネットワークを介して当該第２のク
ラスタにメモリアクセス要求を送出するクラスタ変換手
段を含み、第２のクラスタは、前記第１のクラスタから
のメモリアクセス要求に係る物理アドレスを生成して、
この物理アドレスが指示する前記メモリにアクセスする
アドレス変換手段を含む。
テムは、各々がメモリと少なくとも一つのプロセッサと
を含む複数のクラスタと、これらクラスタ間を接続する
ネットワークとを含むマルチプロセッサシステムにおい
て、第１のクラスタは、前記プロセッサからのメモリア
クセス要求に関する仮想アドレスを中間アドレスに変換
して、そのメモリアクセス要求が第２のクラスタに対す
るものであれば前記ネットワークを介して当該第２のク
ラスタにメモリアクセス要求を送出するクラスタ変換手
段を含み、第２のクラスタは、前記第１のクラスタから
のメモリアクセス要求に係る物理アドレスを生成して、
この物理アドレスが指示する前記メモリにアクセスする
アドレス変換手段を含む。
【００１１】また、本発明の他のマルチプロセッサシス
テムおいて、前記仮想アドレスは、前記第１のクラスタ
における前記プロセッサが実行しているジョブのローカ
ルジョブ番号と、前記第２のクラスタの論理クラスタ番
号と、前記第２のクラスタ内の論理アドレスとを含み、
前記中間アドレスは、前記第２のクラスタにおけるロー
カルジョブ番号と、前記第２のクラスタの物理クラスタ
番号と、前記第２のクラスタ内の論理アドレスとを含
み、前記クラスタ変換手段は、前記第１のクラスタにお
けるローカルジョブ番号と前記第２のクラスタの論理ク
ラスタ番号とから、前記第２のクラスタにおけるローカ
ルジョブ番号と前記第２のクラスタの物理クラスタ番号
とを生成して、前記第２のクラスタの物理クラスタ番号
の指示するクラスタが第１のクラスタと一致しなければ
当該第２のクラスタにメモリアクセス要求を送出し、前
記ネットワークは前記第２のクラスタの物理クラスタ番
号に従って前記クラスタ変換手段からのメモリアクセス
要求を前記第２のクラスタに転送し、前記アドレス変換
手段は、前記第２のクラスタにおけるローカルジョブ番
号と、前記第２のクラスタ内の論理アドレスとから物理
アドレスを生成して、この物理アドレスが指示する前記
メモリにアクセスする。
テムおいて、前記仮想アドレスは、前記第１のクラスタ
における前記プロセッサが実行しているジョブのローカ
ルジョブ番号と、前記第２のクラスタの論理クラスタ番
号と、前記第２のクラスタ内の論理アドレスとを含み、
前記中間アドレスは、前記第２のクラスタにおけるロー
カルジョブ番号と、前記第２のクラスタの物理クラスタ
番号と、前記第２のクラスタ内の論理アドレスとを含
み、前記クラスタ変換手段は、前記第１のクラスタにお
けるローカルジョブ番号と前記第２のクラスタの論理ク
ラスタ番号とから、前記第２のクラスタにおけるローカ
ルジョブ番号と前記第２のクラスタの物理クラスタ番号
とを生成して、前記第２のクラスタの物理クラスタ番号
の指示するクラスタが第１のクラスタと一致しなければ
当該第２のクラスタにメモリアクセス要求を送出し、前
記ネットワークは前記第２のクラスタの物理クラスタ番
号に従って前記クラスタ変換手段からのメモリアクセス
要求を前記第２のクラスタに転送し、前記アドレス変換
手段は、前記第２のクラスタにおけるローカルジョブ番
号と、前記第２のクラスタ内の論理アドレスとから物理
アドレスを生成して、この物理アドレスが指示する前記
メモリにアクセスする。
【００１２】また、本発明の他のマルチプロセッサシス
テムおいて、前記クラスタ変換手段は、前記第１のクラ
スタと前記第２のクラスタとが一致する場合には、前記
ネットワークを介さずに前記アドレス変換手段にメモリ
アクセス要求を伝える。
テムおいて、前記クラスタ変換手段は、前記第１のクラ
スタと前記第２のクラスタとが一致する場合には、前記
ネットワークを介さずに前記アドレス変換手段にメモリ
アクセス要求を伝える。
【００１３】また、本発明の他のマルチプロセッサシス
テムおいて、前記アドレス変換手段は、各々のエントリ
に物理アドレスを格納する複数のクラスタ変換テーブル
であって、その一つが前記第２のクラスタにおけるロー
カルジョブ番号によって識別され、その識別されたクラ
スタ変換テーブルが前記第２のクラスタ内の論理アドレ
スによって索引されるクラスタ変換テーブルを含む。
テムおいて、前記アドレス変換手段は、各々のエントリ
に物理アドレスを格納する複数のクラスタ変換テーブル
であって、その一つが前記第２のクラスタにおけるロー
カルジョブ番号によって識別され、その識別されたクラ
スタ変換テーブルが前記第２のクラスタ内の論理アドレ
スによって索引されるクラスタ変換テーブルを含む。
【００１４】また、本発明の他のマルチプロセッサシス
テムにおいて、前記ネットワークは前記第２のクラスタ
を識別する前記物理クラスタ番号を含むメモリアクセス
要求を当該第２のクラスタに転送し、前記クラスタの各
々は、前記プロセッサからメモリアクセス要求を受け取
り、アクセス対象となるメモリを指示する第１のアドレ
スを前記第２のクラスタのクラスタ番号と第２のアドレ
スとに変換し、前記第２のクラスタのクラスタ番号と前
記第２のアドレスとを含むメモリアクセス要求を前記ネ
ットワークに送出する第１の変換手段と、この第１の変
換手段からのメモリアクセス要求を前記ネットワークを
介して受け取り、前記第２のアドレスを第２のクラスタ
に属するメモリを識別する第３のアドレスに変換する第
２のアドレス変換手段を含む。
テムにおいて、前記ネットワークは前記第２のクラスタ
を識別する前記物理クラスタ番号を含むメモリアクセス
要求を当該第２のクラスタに転送し、前記クラスタの各
々は、前記プロセッサからメモリアクセス要求を受け取
り、アクセス対象となるメモリを指示する第１のアドレ
スを前記第２のクラスタのクラスタ番号と第２のアドレ
スとに変換し、前記第２のクラスタのクラスタ番号と前
記第２のアドレスとを含むメモリアクセス要求を前記ネ
ットワークに送出する第１の変換手段と、この第１の変
換手段からのメモリアクセス要求を前記ネットワークを
介して受け取り、前記第２のアドレスを第２のクラスタ
に属するメモリを識別する第３のアドレスに変換する第
２のアドレス変換手段を含む。
【００１５】また、本発明の他のマルチプロセッサシス
テムにおいて、前記クラスタ変換手段は、前記第２のク
ラスタにおけるローカルジョブ番号と前記第２のクラス
タの物理クラスタ番号とからなるエントリを複数格納
し、前記第１のクラスタにおけるローカルジョブ番号と
前記第２のクラスタの論理クラスタ番号とにより索引さ
れるアドレス変換テーブルをさらに含む。
テムにおいて、前記クラスタ変換手段は、前記第２のク
ラスタにおけるローカルジョブ番号と前記第２のクラス
タの物理クラスタ番号とからなるエントリを複数格納
し、前記第１のクラスタにおけるローカルジョブ番号と
前記第２のクラスタの論理クラスタ番号とにより索引さ
れるアドレス変換テーブルをさらに含む。
【００１６】また、本発明の他のマルチプロセッサシス
テムにおいて、前記第１のアドレスは第１のビット列と
第２のビット列とから構成され、前記第２のアドレスは
変換テーブル番号と前記第２のビット列とから構成さ
れ、前記第１のアドレス変換手段は、前記第１のビット
列を参照して転送先クラスタ番号と変換テーブル番号と
を生成し、前記第２のアドレス変換手段は、前記変換テ
ーブル番号により識別される変換テーブルを参照して前
記第２のビット列を前記第３のアドレスに変換する。
テムにおいて、前記第１のアドレスは第１のビット列と
第２のビット列とから構成され、前記第２のアドレスは
変換テーブル番号と前記第２のビット列とから構成さ
れ、前記第１のアドレス変換手段は、前記第１のビット
列を参照して転送先クラスタ番号と変換テーブル番号と
を生成し、前記第２のアドレス変換手段は、前記変換テ
ーブル番号により識別される変換テーブルを参照して前
記第２のビット列を前記第３のアドレスに変換する。
【００１７】
【実施例】次に本発明のマルチプロセッサシステムの一
実施例について図面を参照して詳細に説明する。
実施例について図面を参照して詳細に説明する。
【００１８】図１を参照すると、本発明の一実施例であ
るマルチプロセッサシステムは、Ｎ台のクラスタ１００
同士をネットワーク２００で接続した構成を有してい
る。クラスタ１００はそれぞれ少なくとも１つのプロセ
ッサを含んで構成される。また、ネットワーク２００は
あるクラスタ１００から与えられた転送先に従って他の
クラスタ１００へメモリアクセス要求などの情報を伝達
する。
るマルチプロセッサシステムは、Ｎ台のクラスタ１００
同士をネットワーク２００で接続した構成を有してい
る。クラスタ１００はそれぞれ少なくとも１つのプロセ
ッサを含んで構成される。また、ネットワーク２００は
あるクラスタ１００から与えられた転送先に従って他の
クラスタ１００へメモリアクセス要求などの情報を伝達
する。
【００１９】図２を参照すると、クラスタ１００の一つ
は、Ｍ台のプロセッサ１１０と、クラスタ番号を変換す
るクラスタ変換器１２０と、論理クラスタ番号と物理ク
ラスタ番号の対応関係を格納するクラスタ変換テーブル
１３０と、アドレスを変換するアドレス変換器１４０
と、論理アドレスと物理アドレスとの対応関係を格納す
るアドレス変換テーブル１５０とを含んでいる。
は、Ｍ台のプロセッサ１１０と、クラスタ番号を変換す
るクラスタ変換器１２０と、論理クラスタ番号と物理ク
ラスタ番号の対応関係を格納するクラスタ変換テーブル
１３０と、アドレスを変換するアドレス変換器１４０
と、論理アドレスと物理アドレスとの対応関係を格納す
るアドレス変換テーブル１５０とを含んでいる。
【００２０】プロセッサ１１０は、演算処理などを行う
と共にメモリへのアクセス要求を発行する。クラスタ変
換器１２０は、プロセッサ１１０から仮想アドレスを受
け取り、この仮想アドレス中の論理クラスタをクラスタ
変換テーブル１３０によって物理クラスタに変換して、
中間アドレスを生成する。また、クラスタ変換器１２０
は、アクセスすべきメモリが自クラスタに含まれるか否
かを判断して、他クラスタであればネットワーク２００
を介して他クラスタにメモリアクセス要求を送出し、自
クラスタのメモリであればアドレス変換器１４０にメモ
リアクセス要求を送出する。アドレス変換器１４０は、
中間アドレスが含む論理アドレスから物理アドレスを生
成して、メモリ１６０にアクセス要求を伝える。
と共にメモリへのアクセス要求を発行する。クラスタ変
換器１２０は、プロセッサ１１０から仮想アドレスを受
け取り、この仮想アドレス中の論理クラスタをクラスタ
変換テーブル１３０によって物理クラスタに変換して、
中間アドレスを生成する。また、クラスタ変換器１２０
は、アクセスすべきメモリが自クラスタに含まれるか否
かを判断して、他クラスタであればネットワーク２００
を介して他クラスタにメモリアクセス要求を送出し、自
クラスタのメモリであればアドレス変換器１４０にメモ
リアクセス要求を送出する。アドレス変換器１４０は、
中間アドレスが含む論理アドレスから物理アドレスを生
成して、メモリ１６０にアクセス要求を伝える。
【００２１】各クラスタは単独で一つのジョブを実行す
ることもあれば、他のいくつかのクラスタと並列に同一
ジョブを実行することもある。また、各クラスタでは各
プロセッサが単独で一つのジョブを実行することもあれ
ば、クラスタ内の他のプロセッサと同時に同一ジョブを
実行することもある。従って、一つのクラスタによって
同時に複数のジョブが実行される場合がある。
ることもあれば、他のいくつかのクラスタと並列に同一
ジョブを実行することもある。また、各クラスタでは各
プロセッサが単独で一つのジョブを実行することもあれ
ば、クラスタ内の他のプロセッサと同時に同一ジョブを
実行することもある。従って、一つのクラスタによって
同時に複数のジョブが実行される場合がある。
【００２２】あるジョブが実行されている場合、このジ
ョブを実行している各クラスタにはそれぞれ異なる論理
クラスタ番号が付与される。この論理クラスタ番号は、
ジョブ毎に個別に付与されるため、ある物理クラスタ番
号に複数の異なる論理クラスタ番号が付与される場合が
ある。
ョブを実行している各クラスタにはそれぞれ異なる論理
クラスタ番号が付与される。この論理クラスタ番号は、
ジョブ毎に個別に付与されるため、ある物理クラスタ番
号に複数の異なる論理クラスタ番号が付与される場合が
ある。
【００２３】図３を参照すると、ジョブ割付けの具体例
として、ジョブ１は３つの物理クラスタ第０番、第１番
および第３番に割り付けられている。以下、この物理ク
ラスタ番号を「＃０」などと表す。このジョブ１が割り
付けられているクラスタの各々には第０〜２番の論理ク
ラスタ番号が付されている。以下、この論理クラスタ番
号を「＄０」などと表す。同様に、ジョブ２は物理クラ
スタ＃１〜７に割り付けられ、論理クラスタ＄０〜６と
して取り扱われる。また、ジョブ３は一つの物理クラス
タ＃１のみに割り付けられている。
として、ジョブ１は３つの物理クラスタ第０番、第１番
および第３番に割り付けられている。以下、この物理ク
ラスタ番号を「＃０」などと表す。このジョブ１が割り
付けられているクラスタの各々には第０〜２番の論理ク
ラスタ番号が付されている。以下、この論理クラスタ番
号を「＄０」などと表す。同様に、ジョブ２は物理クラ
スタ＃１〜７に割り付けられ、論理クラスタ＄０〜６と
して取り扱われる。また、ジョブ３は一つの物理クラス
タ＃１のみに割り付けられている。
【００２４】図３よりわかるように、各ジョブに対応す
る論理クラスタ番号は、同一物理クラスタ上の他のジョ
ブとは別個に付されるものであるため、物理クラスタ＃
３のように同一物理クラスタに対して同一の論理クラス
タ番号が付される場合もあれば、物理クラスタ＃１のよ
うに同一物理クラスタに対して異なる論理クラスタ番号
が付される場合もある。
る論理クラスタ番号は、同一物理クラスタ上の他のジョ
ブとは別個に付されるものであるため、物理クラスタ＃
３のように同一物理クラスタに対して同一の論理クラス
タ番号が付される場合もあれば、物理クラスタ＃１のよ
うに同一物理クラスタに対して異なる論理クラスタ番号
が付される場合もある。
【００２５】また、各クラスタではそのクラスタ内で実
行中の各ジョブに対してローカルジョブ番号を付与して
管理する。以下、このローカルジョブ番号を「％０」な
どと表す。このローカルジョブ番号は各クラスタにおい
て個別に付与されるものであるため、同一ジョブであっ
ても他のクラスタでは異なるローカルジョブ番号が付さ
れる場合がある。たとえば、図３の例ではジョブ２のロ
ーカルジョブ番号は％０、％１、％２または％４が付さ
れている。
行中の各ジョブに対してローカルジョブ番号を付与して
管理する。以下、このローカルジョブ番号を「％０」な
どと表す。このローカルジョブ番号は各クラスタにおい
て個別に付与されるものであるため、同一ジョブであっ
ても他のクラスタでは異なるローカルジョブ番号が付さ
れる場合がある。たとえば、図３の例ではジョブ２のロ
ーカルジョブ番号は％０、％１、％２または％４が付さ
れている。
【００２６】図２および図４を参照すると、プロセッサ
１１０はメモリアクセスを行う際、アクセスするアドレ
スとして仮想アドレスを指定する。この仮想アドレスは
図４（ａ）のように自ローカルジョブ番号３１、転送先
論理クラスタ番号３２およびクラスタ内アドレス３３か
らなる。プロセッサ１１０は、そのプロセッサが実行中
であるジョブに対応するローカルジョブ番号を保持する
（図示しない）レジスタを含み、これに基づき、自ロー
カルジョブ番号３１を生成する。また、上述のように論
理クラスタ番号は同一ジョブ内では一意に付与されてい
るため、転送先論理クラスタ番号３２は同一ジョブ内で
は一意にクラスタを識別する。クラスタ内アドレス３３
は、自ローカルジョブ番号３１および転送先論理クラス
タ番号３２から識別されるクラスタ内のアドレスを指示
する。
１１０はメモリアクセスを行う際、アクセスするアドレ
スとして仮想アドレスを指定する。この仮想アドレスは
図４（ａ）のように自ローカルジョブ番号３１、転送先
論理クラスタ番号３２およびクラスタ内アドレス３３か
らなる。プロセッサ１１０は、そのプロセッサが実行中
であるジョブに対応するローカルジョブ番号を保持する
（図示しない）レジスタを含み、これに基づき、自ロー
カルジョブ番号３１を生成する。また、上述のように論
理クラスタ番号は同一ジョブ内では一意に付与されてい
るため、転送先論理クラスタ番号３２は同一ジョブ内で
は一意にクラスタを識別する。クラスタ内アドレス３３
は、自ローカルジョブ番号３１および転送先論理クラス
タ番号３２から識別されるクラスタ内のアドレスを指示
する。
【００２７】図２および図５を参照すると、クラスタ変
換器１２０はプロセッサ１１０から受け取った仮想アド
レスの内、自ローカルジョブ番号３１および転送先論理
クラスタ番号３２を使用してクラスタ変換テーブル１３
０を索引する。図５に示されるように、クラスタ変換テ
ーブル１３０は、相手ローカルジョブ番号および転送先
物理クラスタ番号の対を含むエントリを複数エントリ格
納している。転送先物理クラスタ番号は、当該メモリア
クセスに係るメモリを有するクラスタの物理クラスタ番
号を示す。また、相手ローカルジョブ番号は、当該クラ
スタにおけるローカルジョブ番号を表す。
換器１２０はプロセッサ１１０から受け取った仮想アド
レスの内、自ローカルジョブ番号３１および転送先論理
クラスタ番号３２を使用してクラスタ変換テーブル１３
０を索引する。図５に示されるように、クラスタ変換テ
ーブル１３０は、相手ローカルジョブ番号および転送先
物理クラスタ番号の対を含むエントリを複数エントリ格
納している。転送先物理クラスタ番号は、当該メモリア
クセスに係るメモリを有するクラスタの物理クラスタ番
号を示す。また、相手ローカルジョブ番号は、当該クラ
スタにおけるローカルジョブ番号を表す。
【００２８】図４および図５を参照すると、自ローカル
ジョブ番号３１と転送先論理クラスタ番号３２とを結合
したアドレスにより索引された相手ローカルジョブ番号
および転送先物理クラスタ番号はそれぞれ相手ローカル
ジョブ番号４１および転送先物理クラスタ番号４２とし
て図４（ｂ）の中間アドレスを構成する。クラスタ内ア
ドレス４３は仮想アドレスのクラスタ内アドレス３３と
同一である。
ジョブ番号３１と転送先論理クラスタ番号３２とを結合
したアドレスにより索引された相手ローカルジョブ番号
および転送先物理クラスタ番号はそれぞれ相手ローカル
ジョブ番号４１および転送先物理クラスタ番号４２とし
て図４（ｂ）の中間アドレスを構成する。クラスタ内ア
ドレス４３は仮想アドレスのクラスタ内アドレス３３と
同一である。
【００２９】図２を参照すると、このようにして生成さ
れた中間アドレスに基づき、クラスタ変換器１２０はメ
モリアクセス要求を発行する。このとき、転送先物理ク
ラスタ番号４２が他クラスタを示していれば、当該メモ
リアクセス要求はネットワーク２００に対して送出され
る。また、転送先物理クラスタ番号４２が自クラスタを
示していれば、当該メモリアクセス要求はクラスタ内の
アドレス変換器１４０に送られる。
れた中間アドレスに基づき、クラスタ変換器１２０はメ
モリアクセス要求を発行する。このとき、転送先物理ク
ラスタ番号４２が他クラスタを示していれば、当該メモ
リアクセス要求はネットワーク２００に対して送出され
る。また、転送先物理クラスタ番号４２が自クラスタを
示していれば、当該メモリアクセス要求はクラスタ内の
アドレス変換器１４０に送られる。
【００３０】他クラスタへのメモリアクセス要求を受け
取ったネットワーク２００は、中間アドレス中の転送先
物理クラスタ番号４２に従って、該当するクラスタに当
該要求を転送する。これにより、アドレス変換器１４０
はメモリアクセス要求を受け取る。このメモリアクセス
要求は、中間アドレスの内、相手ローカルジョブ番号４
１およびクラスタ内アドレス４３を含んでいる。
取ったネットワーク２００は、中間アドレス中の転送先
物理クラスタ番号４２に従って、該当するクラスタに当
該要求を転送する。これにより、アドレス変換器１４０
はメモリアクセス要求を受け取る。このメモリアクセス
要求は、中間アドレスの内、相手ローカルジョブ番号４
１およびクラスタ内アドレス４３を含んでいる。
【００３１】図２および図６を参照すると、ネットワー
ク２００を介してまたはクラスタ内のクラスタ変換器１
２０からメモリアクセス要求を受け取ったアドレス変換
器１４０は、相手ローカルジョブ番号４１およびクラス
タ内アドレス４３を用いてアドレス変換テーブル１５０
を索引する。アドレス変換テーブル１５０は、当該クラ
スタにおけるローカルジョブ毎に対応した複数のテーブ
ルからなる。そして、クラスタ内の論理アドレスによっ
て位置づけられる各エントリは、その論理アドレスに対
応する物理アドレスを格納している。
ク２００を介してまたはクラスタ内のクラスタ変換器１
２０からメモリアクセス要求を受け取ったアドレス変換
器１４０は、相手ローカルジョブ番号４１およびクラス
タ内アドレス４３を用いてアドレス変換テーブル１５０
を索引する。アドレス変換テーブル１５０は、当該クラ
スタにおけるローカルジョブ毎に対応した複数のテーブ
ルからなる。そして、クラスタ内の論理アドレスによっ
て位置づけられる各エントリは、その論理アドレスに対
応する物理アドレスを格納している。
【００３２】アドレス変換器１４０は、相手ローカルジ
ョブ番号４１によって識別されるアドレス変換テーブル
において、クラスタ内アドレス４３で位置づけられるエ
ントリから物理アドレスを読み出す。そして、この物理
アドレスを用いてメモリ１６０にメモリアクセス要求が
行われる。
ョブ番号４１によって識別されるアドレス変換テーブル
において、クラスタ内アドレス４３で位置づけられるエ
ントリから物理アドレスを読み出す。そして、この物理
アドレスを用いてメモリ１６０にメモリアクセス要求が
行われる。
【００３３】図７を参照すると、本発明のマルチプロセ
ッサシステムの一実施例の動作が示される。図２および
図７を参照すると、あるクラスタ１００における一つの
プロセッサ１１０からクラスタ変換器１２０に対してメ
モリアクセス要求が発行される。このメモリアクセス要
求には、アクセスすべきアドレスとして仮想アドレスが
指定される（ステップ５０１）。仮想アドレスはクラス
タ変換テーブル１３０により中間アドレスに変換される
（ステップ５０２）。クラスタ変換器１２０は、中間ア
ドレスに含まれる物理クラスタ番号が他クラスタを示し
ていれば、メモリアクセス要求をネットワーク２００に
送出する（ステップ５０３）。
ッサシステムの一実施例の動作が示される。図２および
図７を参照すると、あるクラスタ１００における一つの
プロセッサ１１０からクラスタ変換器１２０に対してメ
モリアクセス要求が発行される。このメモリアクセス要
求には、アクセスすべきアドレスとして仮想アドレスが
指定される（ステップ５０１）。仮想アドレスはクラス
タ変換テーブル１３０により中間アドレスに変換される
（ステップ５０２）。クラスタ変換器１２０は、中間ア
ドレスに含まれる物理クラスタ番号が他クラスタを示し
ていれば、メモリアクセス要求をネットワーク２００に
送出する（ステップ５０３）。
【００３４】アドレス変換器１４０は、ネットワーク２
００を介してまたはクラスタ内のクラスタ変換器１２０
からメモリアクセス要求を受け取ると、アドレス変換テ
ーブル１５０を索引することにより、その中間アドレス
が含む論理アドレスを物理アドレスに変換する（ステッ
プ５０４）。この物理アドレスはメモリ１６０へのアク
セスに使用される（ステップ５０５）。
００を介してまたはクラスタ内のクラスタ変換器１２０
からメモリアクセス要求を受け取ると、アドレス変換テ
ーブル１５０を索引することにより、その中間アドレス
が含む論理アドレスを物理アドレスに変換する（ステッ
プ５０４）。この物理アドレスはメモリ１６０へのアク
セスに使用される（ステップ５０５）。
【００３５】このように、本発明の一実施例であるマル
チプロセッサシステムでは、アクセスすべきメモリ１６
０が存在するクラスタ１００内にのみそのアドレス変換
テーブル１５０を設けたことにより、マルチプロセッサ
システム全体に必要とされるアドレス変換テーブル１５
０の総容量を削減することができる。また、アドレス変
換テーブル１５０は、自ローカルジョブ番号３１および
転送先論理クラスタ番号３２または相手ローカルジョブ
番号４１および転送先物理クラスタ番号４２により一意
に特定されるため、従来のように複数のアドレス変換テ
ーブルを更新するような複雑な操作が不要となる。
チプロセッサシステムでは、アクセスすべきメモリ１６
０が存在するクラスタ１００内にのみそのアドレス変換
テーブル１５０を設けたことにより、マルチプロセッサ
システム全体に必要とされるアドレス変換テーブル１５
０の総容量を削減することができる。また、アドレス変
換テーブル１５０は、自ローカルジョブ番号３１および
転送先論理クラスタ番号３２または相手ローカルジョブ
番号４１および転送先物理クラスタ番号４２により一意
に特定されるため、従来のように複数のアドレス変換テ
ーブルを更新するような複雑な操作が不要となる。
【００３６】
【発明の効果】以上の説明で明らかなように、本発明に
よると、アクセスすべきメモリが存在するクラスタ内に
のみそのアドレス変換テーブルを設けたことにより、ア
ドレス変換テーブルの総容量を削減するという効果を有
する。
よると、アクセスすべきメモリが存在するクラスタ内に
のみそのアドレス変換テーブルを設けたことにより、ア
ドレス変換テーブルの総容量を削減するという効果を有
する。
【００３７】また、アドレス変換テーブルがローカルジ
ョブ番号とクラスタ番号とにより一意に特定されるた
め、アドレス変換テーブルの更新に伴う操作が簡単化さ
れるという効果を有する。
ョブ番号とクラスタ番号とにより一意に特定されるた
め、アドレス変換テーブルの更新に伴う操作が簡単化さ
れるという効果を有する。
【００３８】また、マルチプロセッサ内のクラスタ数が
増加してもアドレス変換テーブルの総容量を一定に保つ
ことが可能となる。
増加してもアドレス変換テーブルの総容量を一定に保つ
ことが可能となる。
【図１】本発明のマルチプロセッサシステムの一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の一実施例におけるクラスタの構成を示
すブロック図である。
すブロック図である。
【図３】本発明の一実施例におけるジョブ割り付けの一
例を示す図である。
例を示す図である。
【図４】本発明の一実施例におけるアドレスの構成を示
す図である。
す図である。
【図５】本発明の一実施例におけるクラスタ変換テーブ
ルの構成を示す図である。
ルの構成を示す図である。
【図６】本発明の一実施例におけるアドレス変換テーブ
ルの構成を示す図である。
ルの構成を示す図である。
【図７】本発明の一実施例のマルチプロセッサシステム
の動作を表す流れ図である。
の動作を表す流れ図である。
１００ クラスタ １１０ プロセッサ １２０ クラスタ変換器 １３０ クラスタ変換テーブル １４０ アドレス変換器 １５０ アドレス変換テーブル １６０ メモリ ２００ ネットワーク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−246745（ＪＰ，Ａ) 並列処理シンポジウムＪＳＰＰ’93論 文集、平成５年５月、「Ｍｅｍｏｒｙ− Ｂａｓｅｄ Ｐｒｏｃｅｓｓｏｒによる 分散共有メモリ」、Ｐ．245−252 並列処理シンポジウムＪＳＰＰ’94論 文集、平成６年５月、「分散共有記憶型 超並列オペレーティングシステムＣＯＳ マイクロカーネルの保護機構」、Ｐ. 349−356
Claims (4)
- 【請求項１】 各々がメモリと少なくとも一つのプロセ
ッサとを含む複数のクラスタと、これらクラスタ間を接
続するネットワークとを含むマルチプロセッサシステム
において、 前記複数のクラスタの各々は、それぞれが含む前記プロ
セッサからのメモリアクセス要求の第１の論理アドレス
を該メモリアクセス要求の送出先のクラスタを指定する
情報を含む第２の論理アドレスに変換し、該第２の論理
アドレスの指定に応じて自クラスタの前記メモリまたは
前記ネットワーク上の他のクラスタに該メモリアクセス
要求を送出するクラスタ変換手段と、 前記自クラスタの前記クラスタ変換手段または前記ネッ
トワーク上の他のクラスタの前記クラスタ変換手段から
送出された前記メモリアクセス要求を受け取り、該メモ
リアクセス要求の前記第２の論理アドレスを物理アドレ
スに変換し、該物理アドレスが指定する前記メモリに前
記アクセス要求を送出するアドレス変換手段とを含むこ
とを特徴とするマルチプロセッサシステム。 - 【請求項２】 前記第１の論理アドレスは、前記自クラ
スタにおける前記プロセッサが実行しているジョブのロ
ーカルジョブ番号と、前記メモリアクセス要求の送出先
の論理クラスタ番号とを含み、 前記第２の論理アドレスは、前記送出先クラスタにおけ
るローカルジョブ番号と、前記送出先の物理クラスタ番
号と、前記送出先クラスタ内の論理アドレスとを含み、 前記クラスタ変換手段は、前記自クラスタにおけるロー
カルジョブ番号と前記送出先の論理クラスタ番号とか
ら、前記送出先クラスタにおけるローカルジョブ番号と
前記送出先の物理クラスタ番号とを生成して、該送出先
の物理クラスタ番号の指定するクラスタが前記自クラス
タと一致しなければ当該送出先の物理クラスタ番号が指
定するクラスタに前記メモリアクセス要求を送出し、 前記アドレス変換手段は、前記送出先クラスタにおける
ローカルジョブ番号と前記送出先クラスタ内の論理アド
レスとから物理アドレスを生成して、この物理アドレス
が指示する前記メモリに前記メモリアクセス要求を送出
することを特徴とする請求項１記載のマルチプロセッサ
システム。 - 【請求項３】 前記クラスタ変換手段は、前記送出先の
物理クラスタ番号の指定するクラスタが自クラスタと一
致する場合には、該自クラスタ内の前記アドレス変換手
段に前記メモリアクセス要求を伝えることを特徴とする
請求項２記載のマルチプロセッサシステム。 - 【請求項４】 前記アドレス変換手段は、各々のエント
リに物理アドレスを格納する複数のアドレス変換テーブ
ルであって、該複数のアドレス変換テーブルの一つが前
記送出先クラスタにおけるローカルジョブ番号によって
識別され、その識別されたアドレス変換テーブルが前記
送出先クラスタ内の論理アドレスによって索引されるア
ドレス変換テーブルを含むことを特徴とする請求項３記
載のマルチプロセッサシステム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6149440A JP2625385B2 (ja) | 1994-06-30 | 1994-06-30 | マルチプロセッサシステム |
| CA002152752A CA2152752C (en) | 1994-06-30 | 1995-06-27 | Multiprocessor system for locally managing address translation table |
| EP95110076A EP0690384B1 (en) | 1994-06-30 | 1995-06-28 | Multiprocessor system for locally managing address translation table |
| DE69526751T DE69526751T2 (de) | 1994-06-30 | 1995-06-28 | Multiprozessorsystem zur lokalen Verwaltung von Adressenübersetzungstabellen |
| AU23331/95A AU697464B2 (en) | 1994-06-30 | 1995-06-29 | Multiprocessor system for locally managing address translation table |
| US08/497,447 US5649141A (en) | 1994-06-30 | 1995-06-30 | Multiprocessor system for locally managing address translation table |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6149440A JP2625385B2 (ja) | 1994-06-30 | 1994-06-30 | マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0816536A JPH0816536A (ja) | 1996-01-19 |
| JP2625385B2 true JP2625385B2 (ja) | 1997-07-02 |
Family
ID=15475169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6149440A Expired - Fee Related JP2625385B2 (ja) | 1994-06-30 | 1994-06-30 | マルチプロセッサシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5649141A (ja) |
| EP (1) | EP0690384B1 (ja) |
| JP (1) | JP2625385B2 (ja) |
| AU (1) | AU697464B2 (ja) |
| CA (1) | CA2152752C (ja) |
| DE (1) | DE69526751T2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2974526B2 (ja) * | 1992-12-18 | 1999-11-10 | 富士通株式会社 | データ転送処理方法及びデータ転送処理装置 |
| US6240065B1 (en) | 1996-01-08 | 2001-05-29 | Galileo Technologies Ltd. | Bit clearing mechanism for an empty list |
| IL116989A (en) | 1996-01-31 | 1999-10-28 | Galileo Technology Ltd | Switching ethernet controller |
| IL116988A (en) | 1996-01-31 | 1999-12-31 | Galileo Technology Ltd | Bus protocol |
| US5833964A (en) * | 1996-03-20 | 1998-11-10 | Colgate-Palmolive Company | Antiperspirant stick composition |
| US5860146A (en) * | 1996-06-25 | 1999-01-12 | Sun Microsystems, Inc. | Auxiliary translation lookaside buffer for assisting in accessing data in remote address spaces |
| US5897664A (en) * | 1996-07-01 | 1999-04-27 | Sun Microsystems, Inc. | Multiprocessor system having mapping table in each node to map global physical addresses to local physical addresses of page copies |
| US5857080A (en) | 1996-09-10 | 1999-01-05 | Lsi Logic Corporation | Apparatus and method for address translation in bus bridge devices |
| FR2774788B1 (fr) | 1998-02-12 | 2000-03-24 | Bull Sa | Procede de controle d'acces memoire sur une machine avec memoire a acces non uniforme et machine pour mettre en oeuvre ce procede |
| US7627736B2 (en) | 1999-04-09 | 2009-12-01 | Clearspeed Technology Plc | Thread manager to control an array of processing elements |
| US7506136B2 (en) | 1999-04-09 | 2009-03-17 | Clearspeed Technology Plc | Parallel data processing apparatus |
| US7526630B2 (en) | 1999-04-09 | 2009-04-28 | Clearspeed Technology, Plc | Parallel data processing apparatus |
| GB2348979A (en) * | 1999-04-09 | 2000-10-18 | Pixelfusion Ltd | Parallel data processing system with shared memory |
| US6725264B1 (en) * | 2000-02-17 | 2004-04-20 | Cisco Technology, Inc. | Apparatus and method for redirection of network management messages in a cluster of network devices |
| US6920519B1 (en) * | 2000-05-10 | 2005-07-19 | International Business Machines Corporation | System and method for supporting access to multiple I/O hub nodes in a host bridge |
| US7487152B1 (en) | 2000-05-31 | 2009-02-03 | International Business Machines Corporation | Method for efficiently locking resources of a global data repository |
| US7185076B1 (en) | 2000-05-31 | 2007-02-27 | International Business Machines Corporation | Method, system and program products for managing a clustered computing environment |
| US6925547B2 (en) * | 2000-12-14 | 2005-08-02 | Silicon Graphics, Inc. | Remote address translation in a multiprocessor system |
| US7356026B2 (en) * | 2000-12-14 | 2008-04-08 | Silicon Graphics, Inc. | Node translation and protection in a clustered multiprocessor system |
| US6782464B2 (en) * | 2001-07-17 | 2004-08-24 | International Business Machines Corporation | Mapping a logical address to a plurality on non-logical addresses |
| DE10163342A1 (de) * | 2001-12-21 | 2003-07-10 | Elektro Beckhoff Gmbh Unterneh | Datenübertragungsverfahren, serielles Bussystem und Anschalteinheit für einen passiven Busteilnehmer |
| US7529906B2 (en) * | 2003-08-18 | 2009-05-05 | Cray Incorporated | Sharing memory within an application using scalable hardware resources |
| US6922766B2 (en) * | 2002-09-04 | 2005-07-26 | Cray Inc. | Remote translation mechanism for a multi-node system |
| US7577816B2 (en) * | 2003-08-18 | 2009-08-18 | Cray Inc. | Remote translation mechanism for a multinode system |
| US7743223B2 (en) * | 2003-08-18 | 2010-06-22 | Cray Inc. | Decoupling of write address from its associated write data in a store to a shared memory in a multiprocessor system |
| US7503048B1 (en) | 2003-08-18 | 2009-03-10 | Cray Incorporated | Scheduling synchronization of programs running as streams on multiple processors |
| US7366873B1 (en) | 2003-08-18 | 2008-04-29 | Cray, Inc. | Indirectly addressed vector load-operate-store method and apparatus |
| US7437521B1 (en) | 2003-08-18 | 2008-10-14 | Cray Inc. | Multistream processing memory-and barrier-synchronization method and apparatus |
| US8307194B1 (en) | 2003-08-18 | 2012-11-06 | Cray Inc. | Relaxed memory consistency model |
| US7421565B1 (en) | 2003-08-18 | 2008-09-02 | Cray Inc. | Method and apparatus for indirectly addressed vector load-add -store across multi-processors |
| US7519771B1 (en) | 2003-08-18 | 2009-04-14 | Cray Inc. | System and method for processing memory instructions using a forced order queue |
| US7543133B1 (en) | 2003-08-18 | 2009-06-02 | Cray Inc. | Latency tolerant distributed shared memory multiprocessor computer |
| US7334110B1 (en) | 2003-08-18 | 2008-02-19 | Cray Inc. | Decoupled scalar/vector computer architecture system and method |
| US7735088B1 (en) | 2003-08-18 | 2010-06-08 | Cray Inc. | Scheduling synchronization of programs running as streams on multiple processors |
| US20050246502A1 (en) * | 2004-04-28 | 2005-11-03 | Texas Instruments Incorporated | Dynamic memory mapping |
| US7478769B1 (en) | 2005-03-09 | 2009-01-20 | Cray Inc. | Method and apparatus for cooling electronic components |
| US7814166B2 (en) | 2006-01-27 | 2010-10-12 | Sony Computer Entertainment Inc. | Methods and apparatus for virtualizing an address space |
| US7822841B2 (en) * | 2007-10-30 | 2010-10-26 | Modern Grids, Inc. | Method and system for hosting multiple, customized computing clusters |
| US8270194B2 (en) * | 2009-04-07 | 2012-09-18 | Marvell World Trade Ltd. | Distributed flash memory storage manager systems |
| CN102110072B (zh) * | 2009-12-29 | 2013-06-05 | 中兴通讯股份有限公司 | 一种多处理器完全互访的方法及*** |
| KR20160083762A (ko) * | 2015-01-02 | 2016-07-12 | 삼성전자주식회사 | 스토리지 시스템에서의 매핑 테이블 관리 방법 및 이를 적용한 스토리지 시스템 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648035A (en) * | 1982-12-06 | 1987-03-03 | Digital Equipment Corporation | Address conversion unit for multiprocessor system |
| US4754394A (en) * | 1984-10-24 | 1988-06-28 | International Business Machines Corporation | Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage |
| JP2738674B2 (ja) * | 1986-05-23 | 1998-04-08 | 株式会社日立製作所 | 並列計算機及び並列計算機のデータ転送方法 |
| CA1293819C (en) * | 1986-08-29 | 1991-12-31 | Thinking Machines Corporation | Very large scale computer |
| IT1228728B (it) * | 1989-03-15 | 1991-07-03 | Bull Hn Information Syst | Sistema multiprocessore con replicazione di dati globali e due livelli di unita' di traduzione indirizzi. |
| US5497480A (en) * | 1990-12-31 | 1996-03-05 | Sun Microsystems, Inc. | Broadcast demap for deallocating memory pages in a multiprocessor system |
| JPH04246745A (ja) * | 1991-02-01 | 1992-09-02 | Canon Inc | 情報処理装置及びその方法 |
| JP3169624B2 (ja) * | 1991-03-20 | 2001-05-28 | 株式会社日立製作所 | プロセッサ間通信方法およびそのための並列プロセッサ |
| JP3080457B2 (ja) * | 1991-12-26 | 2000-08-28 | 富士通株式会社 | 分散アドレス変換方式 |
| US5437017A (en) * | 1992-10-09 | 1995-07-25 | International Business Machines Corporation | Method and system for maintaining translation lookaside buffer coherency in a multiprocessor data processing system |
-
1994
- 1994-06-30 JP JP6149440A patent/JP2625385B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-27 CA CA002152752A patent/CA2152752C/en not_active Expired - Fee Related
- 1995-06-28 EP EP95110076A patent/EP0690384B1/en not_active Expired - Lifetime
- 1995-06-28 DE DE69526751T patent/DE69526751T2/de not_active Expired - Fee Related
- 1995-06-29 AU AU23331/95A patent/AU697464B2/en not_active Ceased
- 1995-06-30 US US08/497,447 patent/US5649141A/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 並列処理シンポジウムＪＳＰＰ’９３論文集、平成５年５月、「Ｍｅｍｏｒｙ−Ｂａｓｅｄ Ｐｒｏｃｅｓｓｏｒによる分散共有メモリ」、Ｐ．２４５−２５２ |
| 並列処理シンポジウムＪＳＰＰ’９４論文集、平成６年５月、「分散共有記憶型超並列オペレーティングシステムＣＯＳマイクロカーネルの保護機構」、Ｐ．３４９−３５６ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2152752C (en) | 1999-09-28 |
| DE69526751T2 (de) | 2002-10-02 |
| AU2333195A (en) | 1996-01-18 |
| US5649141A (en) | 1997-07-15 |
| EP0690384A3 (en) | 1997-08-06 |
| EP0690384A2 (en) | 1996-01-03 |
| DE69526751D1 (de) | 2002-06-27 |
| JPH0816536A (ja) | 1996-01-19 |
| CA2152752A1 (en) | 1995-12-31 |
| AU697464B2 (en) | 1998-10-08 |
| EP0690384B1 (en) | 2002-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625385B2 (ja) | マルチプロセッサシステム | |
| US6505286B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
| JP2977688B2 (ja) | マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ | |
| EP0497600B1 (en) | Memory access method and apparatus | |
| US5117350A (en) | Memory address mechanism in a distributed memory architecture | |
| US6055617A (en) | Virtual address window for accessing physical memory in a computer system | |
| JP2974526B2 (ja) | データ転送処理方法及びデータ転送処理装置 | |
| US20050038941A1 (en) | Method and apparatus for accessing a memory | |
| JPS60160463A (ja) | プロセツサシステム | |
| JPS6118053A (ja) | デ−タ処理システム | |
| JPH11512857A (ja) | クラスタ・コンピュータ・システムにおけるアドレス変換 | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| JPH0512126A (ja) | 仮想計算機のアドレス変換装置及びアドレス変換方法 | |
| US5440708A (en) | Microprocessor and storage management system having said microprocessor | |
| JP2768503B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPH10187631A (ja) | 拡張された対称マルチプロセッサ・アーキテクチャ | |
| US4654791A (en) | Input/output paging mechanism in a data processor | |
| US20020161452A1 (en) | Hierarchical collective memory architecture for multiple processors and method therefor | |
| JP2830780B2 (ja) | マルチプロセッサシステム | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JPH04288643A (ja) | マルチプロセッサシステムのメモリマッピング方式 | |
| EP1396790A2 (en) | Remote translation mechanism of a virtual address from a source a node in a multi-node system | |
| JPS5858752B2 (ja) | アドレス変換装置 | |
| JP3877186B2 (ja) | 並列計算機 | |
| JPH1097512A (ja) | プロセッサ間データ転送方法及び並列計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |