JP3169624B2 - プロセッサ間通信方法およびそのための並列プロセッサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算の高速化を目的と
する並列プロセッサ、特にＭＩＭＤ型で分散したメモリ
を持つ並列プロセッサのプロセッサ間データ転送に係
る。

【０００２】

【従来の技術】従来、複数のプロセッサを用いて計算を
高速化する技術には、大別して次の２種類があった。

【０００３】第１の種類の技術は、数１０台以上のプロ
セッサを用い、１台のプロセッサに比べて著しい性能向
上をねらう並列プロセッサを構成するための技術であ
る。この種の技術においては、多数のプロセッサを用い
ることが前提になるため、１台のプロセッサを小型にす
ることが重要であり、それゆえ各プロセッサの機能は汎
用大型計算機などに比べて限られていた。例えば、仮想
記憶を実現するためのアドレス変換機構の省略等がこれ
にあたる。特開昭６２−２７４４５１に記載された装置
のように、複数のプロセスを１台のプロセッサで実行で
きるプロセッサを多数用いる並列プロセッサ技術はあっ
たが、仮想記憶を実現する機能は備えていない。

【０００４】第２の種類の技術は、数台の汎用計算機を
ローカルエリアネットワーク等で結合する、いわゆる分
散処理技術である。例えば、ＡＴ＆Ｔ社が開発したｕｎ
ｉｘオペレーティングシステム（以下ＯＳ）を搭載する
ワークステーションにおける分散処理技術が該当する。
この種の技術においては、汎用計算機を用いることが前
提であるため、各プロセッサは汎用計算機として構成さ
れており、汎用計算機に通信用のアダプタを追加する形
式をとる。各プロセッサは汎用のＯＳを搭載しており、
通信用のアダプタはディスク入出力装置と同等にＯＳが
管理する資源として扱われている。そのため、プロセッ
サ間通信はシステムコールを経由して実行する形式をと
る。すなわち、ユーザが作成したプログラムを実行する
プロセスが、他のプロセスにデータを送信するときに
は、ＯＳのプログラムを呼び出し、これを実行する必要
がある。

【０００５】図１４は、第２の種類の従来技術によるデ
ータ転送の動作を示している。まずデータを送信するプ
ロセスが、送信のためのシステムコールを実行する。す
るとこのシステムコールを受けたＯＳは、送信先プロセ
スに関連するパラメータとともに、送信すべきデータを
ＯＳ内部にあるバッファにコピーする。続いてパラメー
タをチェックし、ＯＳ内部にあるバッファ領域から送信
回路へパラメータとデータを設定し、送信回路にデータ
送信を指令する。

【０００６】送信回路がデータを送信し、受信するプロ
セッサの受信回路に到着すると、パラメータおよびデー
タを受信回路内部のバッファへストアし、受信するプロ
セッサにあるＯＳに通知する。これを受けたＯＳは、受
信回路内のバッファからパラメータおよびデータをＯＳ
内部のバッファにコピーし、パラメータおよびデータを
検査し、検査の結果問題がなければ、送信元のプロセッ
サへＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ信号）を送る。Ａ
ＣＫを送られたプロセッサは、ＯＳ内部にあり、ＡＣＫ
を送る原因になったパラメータおよびデータの転送を依
頼されたときに確保したバッファ領域を開放する。

【０００７】データを受信するプロセスが受信のための
システムコールを実行したときに、これを受けたＯＳ必
要なデータが到着しているか否かを検査し、すでに到着
していれば、データを格納しているＯＳ内部の領域から
システムコールを実行したプロセスの内部の領域へデー
タをコピーする。まだ到着していなければ、到着を待っ
て以上の受信の動作を実行する。

【０００８】

【発明が解決しようとする課題】上記の第１の従来技術
においては、各プロセッサの機能は限られており、ユー
ザは限られた機能の中で、各プロセッサの持つメモリ容
量などのハードウェア諸元を十分に意識してプログラム
を作成する必要がある。さらに、この従来技術において
は、各プロセッサをメモリ共有型マルチプロセッサに
し、一層の高速化を図るために必要な方法も提示されて
いない。

【０００９】上記の第２の従来技術においては、各プロ
セッサには豊富な機能が備えられているが、データを送
信するたびにＯＳを呼び、さらに呼び出されたＯＳが送
信すべきデータのコピーを繰り返すため、データ送信の
オーバヘッドが極めて大きく、多数のプロセッサを用い
て計算を高速に実行しようとしても、プロセッサ数を多
くすればするほどいわゆる粒度が低下し、従ってデータ
送信のためのオーバヘッドが顕在化するため、計算は高
速にならない。

【００１０】本発明の目的は、各プロセッサが共有メモ
リ型マルチプロセッサ構成を持ち、これを多数結合す
る、いわゆるマルチクラスタ型並列プロセッサにおい
て、各プロセッサの機能を汎用計算機と同等に保ちなが
ら、高速のデータ転送を提供することにある。

【００１１】

【課題を解決するための手段】本発明の目的を達成する
ためには、独立に動作可能な１台以上のプロセッサとこ
の１台以上のプロセッサに共有されるメモリとからなる
クラスタを複数用いて構成され、複数のクラスタを接続
するネットワークを有し、複数のクラスタのそれぞれに
おいて少なくとも１つの仮想空間が割り当てられ、仮想
空間において少なくとも１つのプロセスがＯＳの制御下
で実行される並列プロセッサにおいて、あるクラスタで
実行中のプロセスからの、データ送信を要求する命令に
応答して、まず、この命令で指定され、データの送信先
プロセスを識別するための送信先プロセス識別記号か
ら、送信先プロセスの存在するクラスタの識別記号およ
び送信先プロセスを一意に識別するための一意識別記号
を求め、次に、この命令で指定され、この命令を実行し
たプロセスが実行されている仮想空間内の送信元仮想ア
ドレスにあるデータをメモリから直接読みだして、送信
先クラスタの識別記号と、上記の一意識別記号と、命令
で指定され、送信先プロセスが実行される仮想空間内の
送信先仮想アドレスとともに該ネットワークに送信する
一連の動作を、この命令を実行したプロセスの存在する
クラスタにあるＯＳを用いることなく実行するととも
に、あるクラスタが、クラスタ内で実行されているプロ
セスを一意に識別する一意識別記号と、この一意識別記
号で識別されるプロセスが実行される仮想空間内の仮想
アドレスとデータのネットワークからの到着に対応し
て、一意識別記号と仮想アドレスからこの仮想アドレス
に対応する実アドレスを求め、この実アドレスで示され
るメモリ上の領域に到着したデータを直接格納する動作
を、ＯＳを用いることなく実行することにより達成され
る。

【００１２】

【作用】本発明に係る並列プロセッサにおいては、上述
の動作にあるように、あるプロセスが他のクラスタにあ
るプロセスにデータを転送するための命令を実行するこ
とによってＯＳを介在することなく、また、ＯＳ内部の
バッファ領域へのコピーすることなく、データを送信す
るプロセスの仮想空間内からデータをネットワークに直
接送出できる。

【００１３】また、ネットワークからデータが到着した
場合にも、やはりＯＳを介在することなく、また、ＯＳ
内部のバッファを利用することなくデータの宛先である
プロセスの仮想空間内の領域にネットワークからデータ
を直接書き込むことができる。

【００１４】

【実施例】（第１の実施例） 本発明の第１の実施例を図によって説明する。図１は、
本発明の第１の実施例に係る並列プロセッサの構成を示
す図である。図１において、１、２、３および４はプロ
セッサであり、すべて同一の構成を取る。５はプロセッ
サ１と２に共有されるメモリ、６はプロセッサ３と４に
共有されるメモリである。プロセッサ１と２およびメモ
リ５が第１のクラスタを構成する。プロセッサ３と４お
よびメモリ６が第２のクラスタを構成する。７は第１の
クラスタに接続される送信回路である。８は第２のクラ
スタに接続される受信回路である。第１のクラスタには
第２のクラスタの受信回路８と同様の受信回路がある
が、簡単のため図１では省略してある。同様に第２クラ
スタには第１のクラスタの送信回路と同様の送信回路が
あるが省略してある。９は、第１のクラスタと第２のク
ラスタを結合するネットワークである。ネットワーク９
は、クラスタの送信回路７から指定された宛先に、メッ
セージを転送する。

【００１５】本実施例では簡単のため、クラスタを構成
するプロセッサを２台、クラスタの台数を２台にしてあ
るが、本発明に係る技術はクラスタを構成するプロセッ
サの台数が３台以上有ることを妨げない。また、クラス
タの台数が３台以上であることを妨げない。

【００１６】続いてプロセッサ１ないし４の構成を説明
する。プロセッサ１ないし４は、後述の新設命令を持つ
ことを除き、従来技術によるマイクロプロセッサ、例え
ば（株）日立製作所のマイクロプロセッサＨ３２と同様
な構成であってよい。図では簡単のためプロセッサ１に
ついてのみ内部の構成を示している。図中、１０は実行
制御回路であり、プロセッサ１の命令実行シーケンスを
制御する。１１はＰＳＷ（プログラム状態語）である。
１１−１はＰＳＷ１１の中にあリ、１ビットの幅を持つ
特権状態表示フィールドである。１１−１が１の時には
プロセッサ１は特権状態にあり、１１−１が０の時に非
特権状態にある。１１−２はＰＣ（プログラムカウン
タ）であり、実行中の命令のアドレスを格納している。
１２は命令レジスタであり、実行中の命令を格納してい
る。１３は命令デコーダである。１４は後述のＰＡＴＨ
テーブルのあるメモリアドレスを格納するＰＡＴＨテー
ブルベースレジスタである。１５はＰＡＴＨテーブル長
レジスタである。１６は加算器、１７は比較器である。
１８はアドレス変換機構であり、命令で指定された仮想
アドレスを実アドレスに変換する。アドレス変換機構１
８は、従来技術により容易に構成することができる。１
９は条件コードレジスタであり、命令の実行結果によ
り、命令仕様で定義された値を格納する。２０および２
１はメモリ５を読出すための読み出し回路である。２２
は特権命令実行判定回路、２３は不当アクセス判定回路
である。２４および２５はＡＮＤ回路である。

【００１７】メモリ５には以下がある。２８はオペレー
ティングシステム（以下ＯＳ）領域アクセス許可回路で
ある。２９はＯＳ領域である。ＯＳ領域２９にアクセス
するためには、ＯＳ領域アクセス許可回路２８に信号を
入力する必要がある。他のエリアへのアクセスはＯＳ領
域アクセス許可回路に信号を入力しなくてもアクセスで
きる。３０は後述するＰＡＴＨテーブルである。ＰＡＴ
Ｈテーブル３０のエントリは図２に示されている形式を
持つ。３１はプロセッサ１で実行中のプロセスのコンテ
クストである。３２はプロセッサ１で実行中のプロセス
に対応する仮想空間である。図１では簡単のためプロセ
ッサ１が実行中のプロセスに対応する仮想空間のみを示
しているが、本発明は他の仮想空間があることを妨げな
い。仮想空間は従来技術により容易に構成できる。３３
は仮想空間中の転送すべきデータを示す。

【００１８】送信回路７はプロセッサ１あるいはプロセ
ッサ２の指令のもとに、データをネットワーク９に送信
する機能を持つ。３４は送信レジスタであり、ネットワ
ークに送信すべきメッセージを格納する。２６は送信制
御回路であり、線Ｌ７を介してネットワーク９より送信
中断信号が入力されないかぎり、送信レジスタ３４の内
容を線Ｌ６を介してネットワークに送出する。

【００１９】受信回路８は、以下の要素から構成され
る。３５は受信レジスタであり、ネットワーク９から到
着したメッセージを線Ｌ１８、受信制御回路２７を介し
て格納する。３６はアドレス変換回路であり、受信レジ
スタ３５に含まれているＰＴＯ（ページテーブルオリジ
ン）とＶＡ（仮想アドレス）から実アドレスを得ること
ができるか否かを判定し、可能ならば得られた実アドレ
スをＬ１０に出力する。不可能ならば、Ｌ１１に信号を
出力する。３７はアドレス生成回路である。３８および
３９は、メモリ６にデータを書き込むための書き込み回
路である。

【００２０】メモリ６には以下がある。４８はＯＳ領域
アクセス許可回路である。４９はＯＳ領域である。メモ
リ５と同様に、ＯＳ領域４９にアクセスするためには、
ＯＳ領域アクセス許可回路４８に信号を入力する必要が
ある。５０はページテーブルである。５１は本実施例で
説明するデータ転送においてデータを書き込むべき仮想
空間である。５２は仮想空間５１中のデータ格納領域を
示す。５３は受信代行バッファである。５４は受信代行
バッファの中にあるデータ格納領域である。

【００２１】続いて本発明に係る並列プロセッサの動作
を説明する。本発明に係る並列プロセッサでは、第１の
クラスタおよび第２のクラスタはそれぞれ密結合型マル
チプロセッサであり、電源投入後には従来技術による密
結合型マルチプロセッサと同様にしてイニシャルプログ
ラムロードを実行しＯＳがそれぞれのクラスタにて独立
に起動する。このときメモリ５、６のそれぞれに、ＯＳ
領域２９、４９を確保する。起動に必要な装置、例えば
磁気ディスク装置は簡単のため図から省略してある。

【００２２】ＯＳの起動後に、いずれかのクラスタにユ
ーザプログラムの起動指示が入力されると、そのクラス
タのＯＳは仮想空間を生成し、さらにその中にユーザプ
ログラムの実行に必要なプロセスを生成する。このよう
にして生成されたユーザプロセスが、ユーザプログラム
の実行に必要なプロセスを自クラスタおよび他クラスタ
に順次生成する。このようにして、ひとつの起動指示に
よって直接的に、あるいは間接的に生成されたユーザプ
ロセス群をジョブと呼ぶ。ジョブにはジョブ識別記号が
ＯＳによって与えられる。各ユーザプロセスには、その
生成に際してジョブ内で一意であるようにユーザによっ
て名前が与えられている。ユーザプログラムの誤りなど
によってジョブ内で名前の重複するプロセスを生成しよ
うしたときには、ＯＳがこれを検出して当該ジョブを異
常終了させる。ユーザプロセスの生成に際しては、ひと
つのクラスタに複数のプロセスを生成しても良い。生成
の方法は、従来技術、例えばローカルエリアネットワー
クにより結合された分散処理システムにおいて用いられ
ている方法と同様であってよい。上記の手段によって生
成されたプロセスは、互いにデータを送信しながらプロ
グラムによって指示された計算を実行する。

【００２３】すでに述べたように、プロセッサ１ないし
４は、従来技術により構成することができるマイクロプ
ロセッサに、本発明に係る命令実行回路を追加した構成
を持つ。そのため、各プロセッサが実行するプロセスの
命令列のうち、演算命令などの当該プロセッサの内部で
実行できる命令については従来技術によるマイクロプロ
セッサと同様にして処理される。

【００２４】本発明に係る並列プロセッサを構成する各
プロセッサは、従来技術によるマイクロプロセッサと同
様なアドレス変換機構を有し、仮想空間をサポートす
る。各プロセスはひとつの仮想空間に一意に対応してお
り、その仮想空間の中でプログラムを実行する。従っ
て、各クラスタの中では仮想空間を指定することと、プ
ロセスを指定することは等価である。

【００２５】続いて、図１を用いてプロセス生成の動作
を説明する。本発明に係る並列プロセッサにおいては、
ＯＳがユーザプロセスを生成するときに、生成するプロ
セスに対応するＰＡＴＨテーブルをＯＳ領域２９内の実
記憶上に生成する（ＯＳは特権状態で実行されるため、
特権状態表示フィールド１１−１の値１が、信号として
ＯＳ領域アクセス許可回路２８に入力されており、それ
ゆえＰＡＴＨテーブルをＯＳ領域２９に生成することが
可能である。非特権状態の場合にはＯＳ領域２９内部に
あるＰＡＴＨテーブルを書き替えることはできない）。
図１の中で、第１のクラスタには仮想空間３２の中で実
行されるユーザプロセスに対応してＰＡＴＨテーブル３
０が生成される。このとき、ＰＡＴＨテーブル３０の全
エントリのＶフィールドを１に初期化する。ＰＡＴＨテ
ーブルは、その先頭アドレスであるＢＡＳＥと、その長
さであるＬＥＮによって管理される。ＢＡＳＥおよびＬ
ＥＮはそのプロセスのコンテクストの一部として扱われ
る。図３はプロセスのコンテクストの内容を示す。図
中、１０３にはＰＳＷの内容が、１０４にはレジスタの
内容が、１０５にはその他の制御情報が格納されている
が、これらは従来技術によるＯＳが管理するコンテクス
トと同様である。コンテクストの中で、１０６および１
０７はそれぞれ上述のＢＡＳＥおよびＬＥＮを格納する
フィールドであり、本発明により新たに導入される。

【００２６】第１のクラスタのＯＳは、仮想空間３２に
対応するプロセスをプロセッサ１にスケジュールする場
合に、コンテクスト３１の内容をプロセッサ１の中にあ
るレジスタに格納する。本発明に係る並列プロセッサで
は、コンテクストの一部として新たに導入した上述のＢ
ＡＳＥおよびＬＥＮを格納するための専用のレジスタと
して、それぞれＰＡＴＨテーブルベースレジスタ１４と
ＰＡＴＨテーブル長レジスタ１５をプロセッサ１に設け
ている。さらに、これらのレジスタに値を格納するため
の命令として、ＢＡＳＥ設定命令とＬＥＮ設定命令を持
つ。いずれの命令も特権命令であり、非特権状態でこれ
らの命令を実行しようとするとプロセッサ１に割込みが
発生する。プロセッサ１にて実行中のプロセスがなんら
かの理由でプロセススイッチし、プロセッサ１を解放す
る場合には、上記とは逆に、プロセッサ１のレジスタの
値がコンテクスト３１に格納される。

【００２７】続いて、プロセッサ１における命令実行の
概略を説明する。まず実行制御回路１０の中にあるＰＳ
Ｗ１１のフィールド１１−２に従って命令をメモリ５か
ら読み出し、命令が命令レジスタ１２に格納される。命
令レジスタ１２のフィールドＯＰに格納されたオペレー
ションコードは、特権命令実行判定回路２２に入力され
る。特権命令実行判定回路２２には、特権状態表示フィ
ールド１１−１も入力されている。この回路は、入力し
たオペレーションコードが特権命令を示し、かつ特権状
態表示フィールド１１−１が非特権状態を示している場
合にのみ、実行制御回路１０に信号を出力する。これに
より、プロセッサ１に割込みが発生する。これ以外の場
合には、オペレーションコードを命令デコーダ１３がデ
コードし、デコードされた命令の動作に必要な信号を生
成することにより命令が実行される。 図４に上述のＢ
ＡＳＥ設定命令のフォーマットを示す。図において、１
０８はこの命令のオペレーションコード、第１オペラン
ド１０９はＰＡＴＨテーブルベースレジスタ１４に設定
する値を格納する。１１０および１１１に格納されてい
る値は使用されない。プロセッサ１において本命令は以
下の順序で実行される。

【００２８】まず、上述のようにして命令デコーダ１３
が本命令をデコードし、その結果読み出した命令がＢＡ
ＳＥ設定命令であることがわかると、線Ｌ１に信号が出
力される。本命令は特権命令なので、１１−１が１でな
い場合には実行されない。１１−１が１のときには、Ａ
ＮＤ回路２４から信号が出力される。この信号によっ
て、命令レジスタ１２のＯＰ１フィールドに格納されて
いる値がＰＡＴＨテーブルベースレジスタ１４にセット
される。

【００２９】図５に上述のＬＥＮ設定命令のフォーマッ
トを示す。図において、１１２はこの命令のオペレーシ
ョンコード、第１オペランド１１３はＰＡＴＨテーブル
ベースレジスタ１４に設定する値を格納する。１１４お
よび１１５に格納されている値は使用されない。プロセ
ッサ１において本命令は以下の順序で実行される。

【００３０】まず、上述のようにして命令デコーダ１３
が本命令をデコードし、その結果読み出した命令がＢＡ
ＳＥ設定命令であることがわかると、線Ｌ２に信号が出
力される。本命令は特権命令なので、１１−１が１でな
い場合には実行されない。１１−１が１のときには、Ａ
ＮＤ回路２５から信号が出力される。この信号によっ
て、命令レジスタ１２のＯＰ１フィールドに格納されて
いる値がＰＡＴＨテーブル長レジスタ１５にセットされ
る。

【００３１】上述のＢＡＳＥ設定命令、ＬＥＮ設定命令
などの実行によってコンテクストをレジスタにロードさ
れ、プロセッサ１にスケジュールされたプロセスは、同
一ジョブ内の他のプロセスへのデータ転送に先立って転
送のためのＰＡＴＨを設定する。

【００３２】まず、プロセスがＰＡＴＨ設定のためのシ
ステムコールを実行する。このシステムコールの仕様は
以下のとおりである。

【００３３】ｐａｔｈ＝ｏｐｅｎｐａｔｈ（ｎａｍ
ｅ）； ｎａｍｅ：相手プロセスの名前（ジョブ内で一意） ｐａｔｈ：ＯＳが返すＰＡＴＨの値 ＰＡＴＨの設定は以下の順序で実行される。

【００３４】まず、システムコールを実行したプロセス
と同一のジョブに属するプロセスを持つクラスタのＯＳ
に、指定された名前を持つプロセスがあるか否かを問い
合わせる。指定された名前のプロセスが存在するクラス
タのＯＳは、クラスタの番号と、指定されたプロセスに
一意に対応する仮想空間を構成するためのページテーブ
ルオリジンを問い合わせ元のクラスタに知らせる。それ
以外の場合には、指定された名前のプロセスが存在しな
いことを問い合わせ元のクラスタに知らせる。その結
果、指定された名前を持つプロセスが発見できない場合
には、本システムコールは、発見できないことを示す特
別の値をユーザプロセスに返す。

【００３５】指定された名前を持つクラスタが発見でき
た場合には、当該システムコールを実行したユーザプロ
セスに対応するＰＡＴＨテーブル３０の中からＶフィー
ルドが１であるエントリを任意にひとつ選択し、そのＶ
フィールドに０を、ＣＬフィールドに発見されたプロセ
スが存在するクラスタの番号を、ＰＴＯフィールドに発
見されたプロセスに対応する仮想空間のページテーブル
オリジンを書き込んだ後、当該エントリの番号をユーザ
プロセスに返す。すなわち、ＰＡＴＨテーブル３０のエ
ントリの番号が、ＰＡＴＨの値になる。

【００３６】以上の準備が完了すると、プロセスは他の
プロセスにデータを転送できるようになる。続いてデー
タを転送するためのリモートストア命令の仕様を説明す
る。リモートストア命令は非特権命令であり、図６に示
すフォーマットを持つ。図中、１１６はオペレーション
コード、１１７は転送するＰＡＴＨの値、１１８は本命
令を実行するプロセスの仮想空間の中にある転送すべき
データの仮想アドレス、１１９は転送すべきデータを格
納するための、相手プロセスに対応する仮想空間内の仮
想アドレスである。本命令は以下のように実行される。
本命例の動作概要を図７に示す。

【００３７】・ユーザプロセスによるリモートストア命
令の実行（図７の１５０）まず実行制御回路１０の中に
あるＰＳＷ１１のフィールド１１−２に従って命令をメ
モリ５から読み出し、命令が命令レジスタ１２に格納さ
れる。本命令は非特権命令であるため、特権命令実行判
定回路２２は信号を出力しない。命令デコーダ１３は命
令レジスタ１２のフィールドＯＰに格納されたオペレー
ションコードをデコードし、その結果読み出した命令が
リモートストア命令であることがわかると、線Ｌ３に信
号が出力され、以下の一連の動作が開始される。

【００３８】・第１の検査（図７の１５１）第１オペラ
ンド（図６の１１７）に格納されたＰＡＴＨの値と、Ｐ
ＡＴＨテーブルベースレジスタ１４に格納されている値
を加算器１６で加算することにより、ＰＡＴＨテーブル
３０の中の当該ＰＡＴＨに対応するエントリアドレスを
計算し、読みだし回路２０に出力する。読みだし回路２
０は、線Ｌ３から信号を受けて、加算器１６が出力した
エントリアドレスによってメモリ５を参照し（このメモ
リ参照はＯＳ領域２９へのアクセスであるが、線Ｌ３よ
りＯＳ領域許可回路２８に信号が入力されるので、特権
状態でない場合であっても読みだし回路２０による読み
だしは可能）、当該エントリのＶフィールドの値が１の
ときには線Ｌ４に信号を出力する。

【００３９】また、第１オペランドに格納されたＰＡＴ
Ｈの値と、ＰＡＴＨテーブル長レジスタ１５の内容を比
較器１７で比較する。比較の結果、ＰＡＴＨの値がＰＡ
ＴＨテーブル長レジスタ１５の内容より大きい場合に、
線Ｌ１２に信号を出力する。不当アクセス判定回路２３
は、線Ｌ３、Ｌ４、Ｌ１２の信号により、本命令で指定
されたＰＡＴＨの値が正当なデータ転送であるか不当で
あるかを判定し、不当な場合には信号を実行制御回路１
０に出力する。ここで不当な場合とは、本命令を実行
し、それにより線Ｌ４あるいは線Ｌ１２の少なくとも一
方に信号が出力された場合のことである。

【００４０】以上が第１の検査であり、その結果として
不当アクセス判定回路２３から信号を受けると、実行制
御回路１０は本命令の実行を抑止し、プロセッサ１に割
込みを発生する。

【００４１】・第２の検査（図７の１５２）線Ｌ３から
の信号により、送信制御回路２６の状態を調べる。

【００４２】この第２の検査により、以前に実行したリ
モートストア命令によって送信レジスタ３４にセットさ
れた値のネットワーク９への送信が終了していないこと
が判明した場合には、線Ｌ１３により条件コードレジス
タ１９に条件コード１を設定し本命令の実行を終了す
る。以前に実行したリモートストア命令によって、送信
レジスタ３４にセットされていた値のネットワーク９へ
の送信が終了している場合には以下の動作を実施する。

【００４３】・ＣＬ、ＰＴＯフィールド設定（図７の１
５３）まず、第１の検査の場合と同様にして読み出し回
路２０が、加算器１６の出力したエントリアドレスによ
ってメモリ５を参照し、当該エントリのＣＬフィールド
およびＰＴＯフィールドの内容を、線Ｌ５に出力する。
送信レジスタ３４は線Ｌ３の信号により、線Ｌ５に出力
された値をＣＬフィールドおよびＰＴＯフィールドに設
定する。

【００４４】・ＶＡフィールド設定（図７の１５４）次
に、線Ｌ３の信号により、第３オペランド（図６の１１
９）に格納された仮想アドレスが、そのまま送信レジス
タ３４のＶＡフィールドに設定される。

【００４５】・データフィールドの設定（図７の１５
５）続いて、アドレス変換回路１８が、第２オペランド
（図６の１１８）に格納された仮想アドレスを実アドレ
スに変換し、読みだし回路２１に出力する。読みだし回
路２１は線Ｌ３の信号により、この実アドレスによりメ
モリ５を読みだし、送信すべきデータを送信レジスタ３
４のデータフィールドに向けて出力する。送信レジスタ
３４は、線Ｌ３の信号により上記の送信すべきデータを
データフィールドに設定する。

【００４６】・データの送出（図７の１５６）以上のよ
うにして送信レジスタ３４への設定が終了すると、線Ｌ
１３により条件コードレジスタ１９に条件コード０を設
定し、本命令の実行を終了する。線Ｌ３の信号を受けた
送信制御回路２６は、送信レジスタ３４の内容のネット
ワーク９への送出を開始する。

【００４７】以上でリモートストア命令の動作が終了す
るため、プロセッサ１は次命令を実行する（図７の１５
７）。

【００４８】ネットワークへの送出に成功したか否か
は、条件コードの値を反映する条件分岐命令により調べ
ることができる。条件コードの値により、送出に成功し
なかったことが判明した場合には、再度本命令を実行す
ればよい。

【００４９】ネットワーク９はメッセージをメッセージ
の中で指定されたクラスタの受信回路、例えば受信回路
８に送信する。その結果、送信レジスタ３４のＰＴＯフ
ィールド、ＶＡフィールド、データフィールドが、受信
制御回路２７を経由してそれぞれ受信レジスタ３５のＰ
ＴＯフィールド、ＶＡフィールド、データフィールドに
セットされる。

【００５０】・アドレス変換可能性の検査（図７の１６
０）メッセージが到着すると、受信回路８は受信レジス
タ３５のＰＴＯフィールドとＶＡフィールドの内容をア
ドレス変換回路３６に送る。これを受けたアドレス変換
回路３６は、ＰＴＯフィールドの中に格納されているペ
ージテーブルオリジンと、これに対応する仮想空間５１
の仮想アドレス（ＶＡフィールドの内容）により、アド
レス変換回路３６は線Ｌ１９を介してＯＳ領域アクセス
許可回路４８に信号を出力し、ＯＳ領域の参照を可能に
した上で、線Ｌ２０を介してページテーブル５０を参照
し、メモリ６の実アドレスを求められるか否か確認す
る。

【００５１】・アドレス変換（図７の１６１）仮想アド
レスに対応する実メモリ領域が存在し、アドレス変換が
可能な場合には、上と同様にＯＳ領域の参照を可能にし
た上で、ＯＳ領域４９にあり、受信レジスタ３５のＰＴ
Ｏフィールドに対応する仮想空間５１に対応するページ
テーブル５０を線Ｌ２０を介して参照することにより、
受信レジスタ３５のＶＡフィールドにある仮想アドレス
から実アドレスを求めるためのアドレス変換を行ない、
変換の結果得られた実アドレスと書き込み要求信号とを
線Ｌ１０に出力する。

【００５２】・データの書き込み（図７の１６２）これ
を受けた書き込み回路３９は、Ｌ１０から入力されたア
ドレスをＬ１４に、受信レジスタ３５のデータフィール
ドの内容を線Ｌ１５に出力することにより、仮想空間５
１のデータ格納領域５２にレジスタ３５のデータフィー
ルドの内容を書き込み、動作を終了する。

【００５３】・アドレス生成（図７の１７０）上記でア
ドレス変換が不可の場合、すなわちページアウトにより
実アドレスが求められない場合には、アドレス変換回路
３６が線Ｌ１１に信号を出力する。これによりアドレス
生成回路３７が、受信代行バッファ５３の内部にあり、
受信レジスタ３５の内容を格納することができる領域の
アドレスを生成する。

【００５４】なお、受信代行バッファ５３は、当該クラ
スタのＯＳによってあらかじめメモリ６のＯＳ領域４９
の内部に確保されている。

【００５５】・受信レジスタの退避（図７の１７１）ア
ドレス生成回路３７の生成したアドレスが線Ｌ１７を介
して書き込み回路３８に伝えられると、書き込み回路３
８は線Ｌ１８を介してＯＳ領域アクセス許可回路４８に
信号を出力することでＯＳ領域４９への書き込みを可能
にしておいた上で、上記アドレスを線Ｌ３０でメモリに
出力し、受信レジスタ３５の各フィールドの内容を線Ｌ
３１を介して書き込む。

【００５６】・割込みによるＯＳ呼び出し（図７の１７
２）続いて、アドレス生成回路３７は、線Ｌ２１にてプ
ロセッサ３あるいは４のいずれかに割込みを発生する。

【００５７】・ページイン処理（図７の１８０）割込み
が発生したプロセッサにおいては、ＯＳがページイン処
理によって、割込みの原因になった仮想アドレスに実ア
ドレス領域を割当てる。

【００５８】・受信回路のシミュレート（図７の１８
１）受信代行バッファ５３からメッセージを取り出し、
本来ならば受信回路８が実行するデータの格納の処理を
ＯＳがシミュレート実行する。

【００５９】以上のようにしてデータ転送が完了する。

【００６０】なお、上記のアドレス生成（図７の１７
０）において、受信代行バッファ５３に余裕がないため
に、アドレスを生成することができない場合には、アド
レス生成回路３７は線Ｌ１６を介して受信制御回路２７
に信号を送る。信号を送られた受信制御回路２７は、線
Ｌ９によりネットワーク９に対して受信中断の信号を送
り、ネットワーク９による線Ｌ８を介したメッセージの
送りこみを中断させる。さらに、アドレス生成回路３７
は線Ｌ２１を経由してプロセッサ３または４に割込みを
発生することでＯＳを呼び出し、受信代行バッファ５３
の拡大を依頼する。拡大が終了するとＯＳは線Ｌ２１に
より、アドレス生成回路３７にその旨を通知する。これ
を受けたアドレス生成回路３７は線Ｌ１６にて受信制御
回路２７に、受信再開を指示する。受信制御回路２７は
これを受けて線Ｌ９によりネットワーク９に受信再開を
通知する。

【００６１】必要なデータ転送がすべて終了すると、プ
ロセスはＰＡＴＨ解放のためのシステムコールを実行す
る。このシステムコールの仕様は以下のとおりである。

【００６２】ｃｌｏｓｅｐａｔｈ（ｐａｔｈ）； ｐａｔｈ：ＰＡＴＨの値 ＰＡＴＨの解放のためには、システムコールを実行した
プロセスに対応するＰＡＴＨテーブル３０の中の、引数
ｐａｔｈで指定されるエントリのＶフィールドを１にす
る。

【００６３】（第２の実施例）本発明の第２の実施例を
図によって説明する。第２の実施例は、第１の実施例の
変形であるため、相違点を中心に説明する。図８は第２
の実施例に係る並列プロセッサの構成を示す。図８にお
いて、図１と同一の番号を持つ要素の構成は、第１の実
施例の要素と同一である。

【００６４】図８において、１ａ、２ａ、３ａ、４ａは
プロセッサであり、同一の構成になっている。５、６は
メモリである。７ａは送信回路、８は受信回路である。
９はネットワークである。

【００６５】プロセッサ１ａにおいて、１２ａは命令レ
ジスタである。第１の実施例の命令レジスタ１２は、３
つのオペランドを格納できるが、１２ａは２つのオペラ
ンドを格納する点が異なる。プロセッサ１ａの他の構成
要素は、図１のプロセッサ１の中にあり、同一の番号の
構成要素と同一である。

【００６６】送信回路７ａにおいて、３４ａ−１、３４
ａ−２は送信レジスタである。第１の実施例の送信レジ
スタ３４を図のように２つに分けたレジスタである。

【００６７】本実施例では、第１の実施例におけるリモ
ートストア命令を削除し、リモートストア準備命令とリ
モートストア実行命令の２命令を新たに追加する。追加
する２命令はいずれも非特権命令である。

【００６８】図９はリモートストア準備命令のフォーマ
ットを示す。図において、２００はこの命令のオペレー
ションコード、第１オペランド２０１はＰＡＴＨの値で
ある。２０２に格納されている値は使用されない。

【００６９】図１０はリモートストア実行命令のフォー
マットを示す。図において、２０４はこの命令のオペレ
ーションコード、第１オペランド２０５は転送すべきデ
ータを格納するための、相手プロセスに対応する仮想空
間内の仮想アドレスである。第３オペランド２０６は、
本命令を実行するプロセスに対応する仮想空間の中にあ
る転送すべきデータの仮想アドレスである。

【００７０】続いて、本実施例に係る並列プロセッサの
動作を説明する。本実施例に係る並列プロセッサの動作
は、第１の実施例から削除したリモートストア命令の動
作を、追加したリモートストア準備命令とリモートスト
ア実行命令の２命令で実行する点以外は同一であるた
め、上記２命令の動作を図８および図１１を用いながら
説明する。

【００７１】まずリモートストア準備命令の動作を説明
する。本命令の実行は以下のようにして行なわれる。

【００７２】・ユーザプロセスによるリモートストア準
備命令の実行（図１１の１８２）まず実行制御回路１０
の中にあるＰＳＷ１１のフィールド１１−２に従って命
令をメモリ５から読みだし、命令が命令レジスタ１２ａ
に格納される。本命令は非特権命令であるため、特権命
令実行判定回路２２は信号を出力しない。命令デコーダ
１３は命令レジスタ１２ａのフィールドＯＰに格納され
たオペレーションコードをデコードし、その結果読みだ
された命令がリモートストア準備命令であることがわか
ると、線Ｌ３に信号が出力され、以下の一連の動作が開
始される。・第１の検査（図１１の１５１） 第１オペランド（図９の２０１）に格納されたＰＡＴＨ
の値と、ＰＡＴＨテーブルベースレジスタ１４に格納さ
れている値を加算器１６で加算することにより、ＰＡＴ
Ｈテーブル３０の中の当該ＰＡＴＨに対応するエントリ
アドレスを計算し、読みだし回路２０に出力する。読み
だし回路２０は、線Ｌ３から信号を受けて、加算器１６
が出力したエントリアドレスによってメモリ５を参照し
（このメモリ参照はＯＳ領域２９へのアクセスである
が、線Ｌ３よりＯＳ領域許可回路２８に信号が入力され
るので、特権状態でない場合であっても読みだし回路２
０による読みだしは可能）、当該エントリのＶフィール
ドの値が１のときには線Ｌ４に信号を出力する。

【００７３】また、第１オペランドに格納されたＰＡＴ
Ｈの値と、ＰＡＴＨテーブル長レジスタ１５の内容を比
較器１７で比較する。比較の結果、ＰＡＴＨの値がＰＡ
ＴＨテーブル長レジスタ１５の内容より大きい場合に、
線Ｌ１２に信号を出力する。不当アクセス判定回路２３
は、線Ｌ３、Ｌ４、Ｌ１２の信号により、本命令で指定
されたＰＡＴＨの値が正当なデータ転送であるか不当で
あるかを判定し、不当な場合には信号を実行制御回路１
０に出力する。ここで不当な場合とは、本命令を実行
し、それにより線Ｌ４あるいは線Ｌ１２の少なくとも一
方に信号が出力された場合のことである。

【００７４】以上が第１の検査であり、その結果として
不当アクセス判定回路２３から信号を受けると、実行制
御回路１０は本命令の実行を抑止し、プロセッサ１ａに
割込みを発生する。

【００７５】・第２の検査（図１１の１５２）線Ｌ３か
らの信号により、送信制御回路２６の状態を調べる。

【００７６】この第２の検査により、以前に実行したリ
モートストア実行命令によって送信レジスタ３４ａ−１
および３４ａ−２にセットされた値のネットワーク９へ
の送信が終了していないことが判明した場合には、線Ｌ
１３により条件コードレジスタ１９に条件コード１を設
定し本命令の実行を終了する。以前に実行したリモート
ストア実行命令によって、送信レジスタ３４ａ−１およ
び３４ａ−２にセットされていた値のネットワーク９へ
の送信が終了している場合には以下の動作を実施する。

【００７７】・ＣＬ、ＰＴＯフィールド設定（図１１の
１５３）まず、第１の検査の場合と同様にして読み出し
回路２０が、加算器１６の出力したエントリアドレスに
よってメモリ５を参照し、当該エントリのＣＬフィール
ドおよびＰＴＯフィールドの内容を、線Ｌ５に出力す
る。送信レジスタ３４ａ−１は線Ｌ３の信号により、線
Ｌ５に出力された値をＣＬフィールドおよびＰＴＯフィ
ールドに設定する。

【００７８】以上がリモートストア準備命令の動作であ
る。

【００７９】続いて、リモートストア実行命令の動作を
説明する。本命令は以下のように実行される。

【００８０】・ユーザプロセスによるリモートストア実
行命令の実行（図１１の１８３）まず実行制御回路１０
の中にあるＰＳＷ１１のフィールド１１−２に従って命
令をメモリ５から読みだし、命令が命令レジスタ１２ａ
に格納される。本命令は非特権命令であるため、特権命
令実行判定回路２２は信号を出力しない。命令デコーダ
１３は命令レジスタ１２ａのフィールドＯＰに格納され
たオペレーションコードをデコードし、その結果読みだ
された命令がリモートストア実行命令であることがわか
ると、線Ｌ９９に信号が出力され以下の一連の動作が開
始される。・ＶＡフィールド設定（図１１の１５４） 次に、線Ｌ９９の信号により、第１オペランド（図１０
の２０５）に格納された仮想アドレスが、そのまま送信
レジスタ３４ａ−２のＶＡフィールドに設定される。

【００８１】・データフィールドの設定（図１１の１５
５）続いて、アドレス変換回路１８が、第２オペランド
（図１０の２０６）に格納された仮想アドレスを実アド
レスに変換し、読みだし回路２１に出力する。読みだし
回路２１は線Ｌ９９の信号により、この実アドレスによ
りメモリ５を読みだし、送信すべきデータを送信レジス
タ３４ａ−２のデータフィールドに出力する。送信レジ
スタ３４ａ−２は、線Ｌ９９の信号により上記の送信す
べきデータをデータフィールドに設定する。

【００８２】・データの送出（図１１の１５６）以上の
ようにして送信レジスタ３４ａ−１および３４ａ−２へ
の設定が終了すると、線Ｌ１３により条件コードレジス
タ１９に条件コード０を設定し、本命令の実行を終了す
る。線Ｌ９９の信号を受けた送信制御回路２６は送信レ
ジスタ３４ａ−１および３４ａ−２の内容をネットワー
ク９への送出を開始する。

【００８３】以上でリモートストア実行命令の動作が終
了する。

【００８４】以上の説明からわかるように、リモートス
トア準備命令実行することによって送信レジスタ３４ａ
−１に値を設定し、その後にリモートストア実行命令を
実行すれば、第１の実施例におけるリモートストア命令
を実行したのと同じ効果がえられる。従って、データを
受信するプロセッサの動作は、第１の実施例の場合と全
く同一である。

【００８５】以上が本発明の第２の実施例の説明であ
る。

【００８６】本実施例によれば、同一のプロセスに繰返
しデータを転送する場合には、第１の実施例では繰返し
リモートストア命令を実行することになるが、リモート
ストア準備命令を１回だけ実行し、あとはリモートスト
ア実行命令を必要回数だけ実行すればよい。すると、第
１の実施例のリモートストア命令を、より処理の簡単な
リモートストア実行命令に置き換えることができるの
で、データ転送に必要なオーバヘッドをさらに削減する
効果がある。

【００８７】（第３の実施例）本発明の第３の実施例を
図によって説明する。第３の実施例は、第１の実施例の
変形であり、第１の実施例の利用方法に制約をつけるこ
とにより、より簡単な構成で本発明を実施する。

【００８８】第３の実施例において、新たに追加する制
約を説明する。第１の実施例では、リモートストア命令
のよって転送されるデータを受信するプロセスの仮想空
間中の仮想ページがＯＳによってページアウトされるこ
とを許容する実施例であった。本実施例においては、
「リモートストア命令によって転送されるデータを受信
するプロセスの仮想空間中の仮想ページが、必ず実記憶
に割り当てられている」という制約を付す。

【００８９】仮想ページが必ず実記憶に割り当てられて
おり、ページアウトされないようにすること、すなわ
ち、いわゆるページフィックスの処理は、従来の技術に
より容易である。

【００９０】本実施例に係る並列プロセッサの構成は、
第１の実施例から構成を要素の一部を除去するだけです
む。図１２に本実施例に係る並列プロセッサの構成を示
す。図１２は、図１の並列プロセッサから、アドレス生
成回路３７、書き込み回路３８、受信代行バッファ５３
およびその中のデータ格納領域５４とこれらの要素に接
続された線を除去した構成になっている。

【００９１】本実施例に係る並列プロセッサの動作は、
第１の実施例の並列プロセッサとほぼ同じであるため、
相違点のみを説明する。

【００９２】第１の相違点は、リモートストア命令によ
って転送されるデータを受信するプロセスの初期化にあ
る。本実施例では、プロセスを生成するために仮想空間
を生成するＯＳの処理において、空間を生成した後に、
プロセスのコード領域やデータ領域に必要な仮想ページ
と同一容量の実記憶領域を確保し、これを仮想ページに
もれなく割り当て、さらにすべての仮想ページにたいし
てページフィクスの処理を実行する。

【００９３】第２の相違点は、リモートストア命令によ
り転送されたデータを受信する側のプロセスにおける受
信の動作にある。前述のように、このプロセスの仮想ペ
ージには必ず実記憶が割り当てられていることになるた
め、第１の実施例の動作を示す図７において、アドレス
変換可能性検査１６０の処理が不要になる。また、１７
０からの一連の動作も必要ない。従って、図７におい
て、データの送出１５６によって送られたデータを受け
取るプロセってでは、まずアドレス変換１６１を実施
し、続いてデータのストア１６２を実行すればよい。

【００９４】以上が本発明に係る第３の実施例の説明で
ある。

【００９５】第３の実施例によれば、受信代行バッファ
が不要になるため、受信代行バッファのために必要な実
記憶領域とその管理が不要になる。そのため、データを
受信する側のプロセッサでのオーバヘッドが削減される
効果がある。

【００９６】（第４の実施例）本発明の第４の実施例を
図によって説明する。本発明の第４の実施例は、第３の
実施例の変形であるため共通点が多い。それゆえ、相違
点を中心に説明する。図１３は第４の実施例に係る並列
プロセッサの構成を示す。図１３において、図１と同一
の番号を持つ要素の構成は、第１の実施例の要素と同一
である。

【００９７】図１３において、１ｃ、２ｃ、３ｃ、４ｃ
はプロセッサであり、同一の構成になっている。５、６
はメモリである。７ｃは送信回路、８ｃは受信回路であ
る。９はネットワークである。

【００９８】プロセッサ１ｃにおいて、９９９は本実施
例のために新たに導入した構成要素であるアドレス変換
回路である。プロセッサ１ｃの他の構成要素は、図１の
プロセッサ１の中にあり、同一の番号の構成要素と同一
である。

【００９９】メモリ５において、３０ｃはＰＡＴＨテー
ブルである。３０ｃの各エントリはフィールドＶと、フ
ィールドＣＬからなる。３０ｃは、第１の実施例のＰＡ
ＴＨテーブル３０から、ＰＴＯフィールドを除いたテー
ブルである。

【０１００】送信回路７ｃにおいて、３４ｃは送信レジ
スタである。３４ｃはＣＬ、ＲＡ、データの３つのフィ
ールドから構成される。

【０１０１】受信回路８ｃにおいて、３５ｃは受信レジ
スタである。

【０１０２】本実施例は、第３の実施例の動作におい
て、リモートストア命令によってデータを書き込まれる
仮想空間に関するアドレス変換の動作を送信側のプロセ
ッサで実行するようにした変形例である。第３の実施例
との相違点は、第３の実施例におけるシステムコールで
あるｏｐｅｎｐａｔｈの動作とリモートストア命令の動
作にのみあるので、これを中心に説明する。ちなみに、
第３の実施例におけるｏｐｅｎｐａｔｈは第１の実施例
と同じである。

【０１０３】初めに、ｏｐｅｎｐａｔｈの動作を説明す
る。ｏｐｅｎｐａｔｈの仕様は第３の実施例と同じであ
る。このシステムコールは以下のように実行される。

【０１０４】まず、システムコールを実行したプロセス
と同一のジョブに属するプロセスを持つクラスタのＯＳ
に、指定された名前を持つプロセスがあるか否かを問い
合わせる。指定された名前のプロセスが存在するクラス
タのＯＳは、クラスタの番号と、指定されたプロセスに
一意に対応する仮想空間の仮想アドレスから実アドレス
を求めるための情報を問い合わせ元のクラスタに知らせ
る。それ以外の場合には、指定された名前のプロセスが
存在しないことを問い合わせ元のクラスタに知らせる。

【０１０５】その結果、指定された名前を持つプロセス
が発見できない場合には、本システムコールは、発見で
きないことを示す特別の値をユーザプロセスに返す。

【０１０６】指定された名前を持つクラスタが発見でき
た場合には、当該システムコールを実行したユーザプロ
セスに対応するＰＡＴＨテーブル３０の中からＶフィー
ルドが１であるエントリを任意にひとつ選択し、そのＶ
フィールドに０を、ＣＬフィールドに発見されたプロセ
スが存在するクラスタの番号を書き込む。さらに、指定
されたプロセスに一意に対応する仮想空間の仮想アドレ
スから実アドレスを求めるための情報と、ＰＡＴＨテー
ブルのエントリの番号対にしてをアドレス変換回路９９
９に設定した後、当該エントリの番号をユーザプロセス
に返す。すなわち、ＰＡＴＨテーブル３０のエントリの
番号が、ＰＡＴＨの値になる。

【０１０７】その結果、アドレス変換回路９９９は、Ｐ
ＡＴＨの値と、それに対応する仮想空間の仮想アドレス
から、その仮想アドレスに対応する実アドレスを求める
ことができるようになる。このようなアドレス変換回路
９９９は従来技術によって構成することができる。

【０１０８】続いて、リモートストア命令の動作を説明
する。

【０１０９】・ユーザプロセスによるリモートストア命
令の実行 まず実行制御回路１０の中にあるＰＳＷ１１のフィール
ド１１−２に従って命令をメモリ５から読み出し、命令
が命令レジスタ１２に格納される。本命令は非特権命令
であるため、特権命令実行判定回路２２は信号を出力し
ない。命令デコーダ１３は命令レジスタ１２のフィール
ドＯＰに格納されたオペレーションコードをデコード
し、その結果読み出した命令がリモートストア命令であ
ることがわかると、線Ｌ３に信号が出力され、以下の一
連の動作が開始される。

【０１１０】・第１の検査 第１オペランドに格納されたＰＡＴＨの値と、ＰＡＴＨ
テーブルベースレジスタ１４に格納されている値を加算
器１６で加算することにより、ＰＡＴＨテーブル３０の
中の当該ＰＡＴＨに対応するエントリアドレスを計算
し、読みだし回路２０に出力する。読みだし回路２０
は、線Ｌ３から信号を受けて加算器１６が出力したエン
トリアドレスによってメモリ５を参照し、当該エントリ
のＶフィールドの値が１のときには線Ｌ４に信号を出力
する。

【０１１１】また、第１オペランドに格納されたＰＡＴ
Ｈの値と、ＰＡＴＨテーブル長レジスタ１５の内容を比
較器１７で比較する。比較の結果、ＰＡＴＨの値がＰＡ
ＴＨテーブル長レジスタ１５の内容より大きい場合に、
線Ｌ１２に信号を出力する。不当アクセス判定回路２３
は、線Ｌ３、Ｌ４、Ｌ１２の信号により、本命令で指定
されたＰＡＴＨの値が正当なデータ転送であるか不当で
あるかを判定し、不当な場合には信号を実行制御回路１
０に出力する。ここで不当な場合とは、本命令を実行
し、それにより線Ｌ４あるいは線Ｌ１２の少なくとも一
方に信号が出力された場合のことである。

【０１１２】以上が第１の検査であり、その結果として
不当アクセス判定回路２３から信号を受けると、実行制
御回路１０は本命令の実行を抑止し、プロセッサ１に割
込みを発生する。

【０１１３】・第２の検査 線Ｌ３からの信号により、送信制御回路２６の状態を調
べる。

【０１１４】この第２の検査により、以前に実行したリ
モートストア命令によって送信レジスタ３４にセットさ
れた値のネットワーク９への送信が終了していないこと
が判明した場合には、線Ｌ１３により条件コードレジス
タ１９に条件コード１を設定し本命令の実行を終了す
る。以前に実行したリモートストア命令によって、送信
レジスタ３４にセットされていた値のネットワーク９へ
の送信が終了している場合には以下の動作を実施する。

【０１１５】・ＣＬフィールド設定 まず、第１の検査の場合と同様にして読み出し回路２０
が、加算器１６の出力したエントリアドレスによってメ
モリ５を参照し、当該エントリのＣＬフィールドの内容
を、線Ｌ５に出力する。送信レジスタ３４ｃは線Ｌ３の
信号により、線Ｌ５に出力された値をＣＬフィールドに
設定する。

【０１１６】・ＲＡフィールド設定 次に、第１オペランドに格納されたＰＡＴＨの値と、第
３オペランドに格納された仮想アドレスとをアドレス変
換回路９９９に入力することにより、アドレス変換回路
９９９はデータの送信先の実アドレスを出力する。送信
レジスタ３４ｃは線Ｌ３の信号により、アドレス変換回
路の出力した値をＲＡフィールドに設定する。

【０１１７】・データフィールドの設定 続いて、アドレス変換回路１８が、第２オペランドに格
納された仮想アドレスを実アドレスに変換し、読みだし
回路２１に出力する。読みだし回路２１は線Ｌ３の信号
により、この実アドレスによりメモリ５を読みだし、送
信すべきデータを送信レジスタ３４ｃのデータフィール
ドに出力する。送信レジスタ３４ｃは、線Ｌ３の信号に
より上記の送信すべきデータをデータフィールドに設定
する。

【０１１８】・データの送出 以上のようにして送信レジスタ３４ｃへの設定が終了す
ると、線Ｌ１３により条件コードレジスタ１９に条件コ
ード０を設定し、本命令の実行を終了する。線Ｌ３の信
号を受けた送信制御回路２６は、送信レジスタ３４ｃの
内容をネットワーク９への送出を開始する。

【０１１９】ネットワークへの送出に成功したか否か
は、条件コードの値を反映する条件分岐命令により調べ
ることができる。条件コードの値により、送出に成功し
なかったことが判明した場合には、再度本命令を実行す
ればよい。

【０１２０】ネットワーク９はメッセージをメッセージ
の中で指定されたクラスタの受信回路、例えば受信回路
８ｃに送信する。その結果、送信レジスタ３４ｃのＲＡ
フィールド、データフィールドが、受信制御回路２７を
経由してそれぞれ受信レジスタ３５ｃのＲＡフィール
ド、データフィールドにセットされる。

【０１２１】続いて以下の動作が行なわれる。

【０１２２】・データの書き込み 書き込み回路３９は、Ｌ１４に受信レジスタのＲＡフィ
ールドの内容を、受信レジスタ３５ｃのデータフィール
ドの内容を線Ｌ１５に出力することにより、仮想空間５
１のデータ格納領域５２にレジスタ３５ｃのデータフィ
ールドの内容を書き込み、動作を終了する。

【０１２３】以上のようにしてデータ転送が完了する。

【０１２４】本実施例によれば、データを受信するプロ
セスが存在するクラスタの受信回路の動作が簡略化され
るので、第３の実施例に比べ、ひとつのクラスタに多数
のプロセスからのデータ転送が集中する場合にデータを
取りこみメモリに格納する動作がさらに高速になるため
通信のオーバヘッドをさらに低減することができる。 （第５の実施例）本発明の第５の実施例を説明する。第
５の実施例は、プロセッサが外部機器、例えば入出力機
器にデータを要求する場合に関係する。

【０１２５】従来の技術では、プロセッサが外部機器に
データを要求する場合、ＯＳがまず外部機器がデータを
書き込むためのメモリ領域を用意し、さらにこのメモリ
領域がページアウトされないようにする。このために
は、例えばメモリ領域を実記憶に確保する方法や、メモ
リ領域をページフィックスした仮想記憶領域に確保する
方法がある。これに続いて外部機器にそのアドレスを含
むコマンドを送信する。コマンドを受けた外部機器が、
メモリ領域に書き込むデータを用意し終えると、上述の
ページアウトされない領域に書き込む。

【０１２６】上述の従来の技術では、外部機器の動作速
度がプロセッサの動作速度に比べて遅い場合に、外部機
器のレスポンスタイムの間は、外部機器のために用意さ
れたメモリ領域をプロセッサのプログラム実行のために
利用することはできない。

【０１２７】そこで、本実施例では、外部機器がデータ
を書き込むためのメモリ領域がページアウトされても構
わない方法を示す。

【０１２８】上記目的を達成するためには、本発明の第
１の実施例で説明した受信代行バッファを用いればよ
い。すなわち、外部機器とプロセッサの間に、第１の実
施例で示した受信回路８と、受信代行バッファ５３を設
ける。

【０１２９】プロセッサが外部機器にデータの書き込み
を要求する場合に、書き込みのための領域を通常の仮想
記憶領域上に確保し、この仮想アドレスとこの領域を含
む仮想空間に対応するＰＴＯ（ページテーブルオリジ
ン）をコマンドを外部機器に伝える。外部機器が、例え
ばディスク装置を読みだすような動作をし、書き込むべ
きデータを用意すると、データを要求したプロセッサに
接続されている受信回路に、ＰＴＯと仮想アドレスとデ
ータを送信する。すると、受信回路は、第１の実施例と
同様にして、アドレス変換機構によりデータを書き込む
べき仮想記憶領域に対応する実記憶領域が割り当てられ
ているか否かを判定する。割り当てられているならば、
そこにデータを書き込む。ページアウトにより割り当て
られていないならば、受信回路８の中にあるアドレス生
成回路３７と同様にして、受信代行バッファの中の利用
可能な領域を割り当て、そこにＰＴＯ、仮想アドレスお
よびデータを書き込み、プロセッサに割込みを発生す
る。これによりプロセッサは、受信代行バッファに格納
されたＰＴＯ、仮想アドレスよりページアウトされた領
域をページインし、その後その領域にデータを書き込
む。

【０１３０】本実施例によれば、外部機器がデータを書
き込むべき領域を通常のページングの対象にすることが
できる。そのため、外部機器の動作速度がプロセッサの
動作速度に比べて遅い場合であっても、外部機器のレス
ポンスタイムの間、外部機器のために用意されたメモリ
領域を外部機器が占有することはなく、プロセッサのプ
ログラム実行のために利用することができる。

【０１３１】

【発明の効果】本発明によれば、プロセス間のデータ転
送において、初期化のフェーズにのみオペレーティング
システムが介入するものの、実際の転送においては非特
権状態のままで転送が可能でありオペレーティングシス
テムが介入する必要がない。また、データの送信におい
て仮想空間にあるユーザプロセスのデータ領域からデー
タを直接読みだしてネットワークに送信するため、ＯＳ
内部のバッファへデータをコピーする必要がない。さら
に、データをネットワークから受信する場合に、ネット
ワークから受信したデータを仮想空間にあるユーザプロ
セスのデータ領域に直接書き込むことができるため、Ｏ
Ｓ内部のバッファへコピーする必要がない。しかも、プ
ログラムの誤りなどによるデータの破壊もない。そのた
め、極めて小さいオーバヘッドで安全にデータ転送を実
行することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る並列プロセッサの
構成図。

【図２】仮想的な通信路であるＰＡＴＨを物理的な通信
路に変換するＰＡＴＨテーブルのエントリを示す図。

【図３】本発明に係る並列プロセッサで実行されるプロ
セスのコンテクストを示す図。

【図４】新設したＢＡＳＥ設定命令のフォーマットを示
す図。

【図５】新設したＬＥＮ設定命令のフォーマットを示す
図。

【図６】第１の実施例に関連して新設したリモートスト
ア命令のフォーマット示す図。

【図７】第１の実施例におけるデータ転送命令の動作を
示す図。

【図８】本発明の第２の実施例に係る並列プロセッサの
構成図。

【図９】第２の実施例に関連して新設したリモートスト
ア準備命令のフォーマット示す図。

【図１０】第２の実施例に関連して新設したリモートス
トア実行命令のフォーマット示す図。

【図１１】第２の実施例におけるデータ転送命令の動作
を示す図。

【図１２】本発明の第３の実施例に係る並列プロセッサ
の構成図。

【図１３】本発明の第４の実施例に係る並列プロセッサ
の構成図。

【図１４】従来の技術によるプロセッサ間通信の動作を
説明するための図。

【符号の説明】

１〜４・・・プロセッサ、５〜６・・・メモリ、７・・
・送信回路、８・・・受信回路、９・・・ネットワー
ク、１０・・・実行制御回路、１１・・・ＰＳＷ、１２
・・・命令レジスタ、１３・・・命令デコーダ、１４・
・・ＰＡＴＨテーブルベースレジスタ、１５・・・ＰＡ
ＴＨテーブル長レジスタ、１６・・・加算器、１７・・
・比較器、１８・・・アドレス変換機構、１９・・・条
件コードレジスタ、２０・・・読みだし回路、２１・・
・読みだし回路、２２・・・特権命令実行判定回路、２
３・・・不当アクセス判定回路、２４・・・ＡＮＤ回
路、２５・・・ＡＮＤ回路、２６・・・送信制御回路、
２７・・・受信制御回路、２８・・・ＯＳ領域アクセス
許可回路、２９・・・ＯＳ領域、３０・・・ＰＡＴＨテ
ーブル、３１・・・コンテクスト、３２・・・仮想空
間、３３・・・転送すべきデータ、３４・・・送信レジ
スタ、３５・・・受信レジスタ、３６・・・アドレス変
換回路、３７・・・アドレス生成回路、３８・・・書き
込み回路、３９・・・書き込み回路、４８・・・ＯＳ領
域アクセス許可回路、４９・・・ＯＳ領域、５０・・・
ページテーブル、５１・・・仮想空間、５２・・・デー
タ格納領域、５３・・・受信代行バッファ、５４・・・
データ格納領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 達雄 東京都国分寺市東恋ケ窪１丁目280番地 株式会社 日立製作所中央研究所内 (72)発明者 千葉 寛之 東京都国分寺市東恋ケ窪１丁目280番地 株式会社 日立製作所中央研究所内 (72)発明者 首藤 信一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社 日立製作所中央研究所内 (72)発明者 武内 茂雄 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 緒方 康洋 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 鳥羽 達 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (56)参考文献 特開 平２−311050（ＪＰ，Ａ) 特開 平２−171063（ＪＰ，Ａ) 特開 平２−28748（ＪＰ，Ａ) 特開 昭62−107364（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 15/177 676 G06F 9/46 340 G06F 15/16 640

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】それぞれが、プロセッサと、データ及び該
   プロセッサで実行されるプログラムを保持するメモリと
   を有し、それぞれのオペレーティング・システムの制御
   下で仮想アドレス空間に割り当てられたプロセスを実行
   する複数のクラスタと、 上記複数のクラスタ間を接続するネットワークとを有
   し、 上記クラスタは、上記プロセスによって指定された送信
   データと、送信先のクラスタ内で実行される上記プロセ
   スを一意に識別する識別情報と、上記プロセスが実行さ
   れる上記仮想空間内の仮想ライトアドレスとを有するパ
   ケットを上記ネットワークを介して上記送信先のクラス
   タに送信する送信回路を有することを特徴とする並列プ
   ロセッサ。
2. 【請求項２】上記識別情報は、上記送信先の上記クラス
   タ内の上記メモリに保持され、上記仮想ライトアドレス
   から実ライトアドレスへの変換に用いるアドレス変換テ
   ーブルを読み出すためのアドレス情報であることを特徴
   とする請求項１に記載の並列プロセッサ。
3. 【請求項３】第１のプロセッサと、データ及び上記第１
   のプロセッサで実行されるプログラムを保持する第１の
   メモリとを有し、第１のオペレーティング・システムの
   制御下で第１の仮想アドレス空間に割り当てられた第１
   のプロセスを実行する第１のクラスタと、 第２のプロセッサと、データ及び上記第２のプロセッサ
   で実行されるプログラムを保持する第２のメモリとを有
   し、第２のオペレーティング・システムの制御下で第２
   の仮想アドレス空間に割り当てられた第２のプロセスを
   実行する第２のクラスタと、 上記第１のクラスタと上記第２のクラスタとを接続する
   ネットワークとを有し、 上記第１のクラスタは、 上記ネットワークに接続され、上記第１のプロセッサの
   指令のもとに、上記第１のプロセスによって指定された
   送信データと、上記送信データが上記第２の仮想空間内
   に書き込まれるべき仮想ライトアドレスと、上記仮想ラ
   イトアドレスのアドレス変換に使用されるページテーブ
   ルの先頭アドレスとを有するパケットを上記ネットワー
   クを介して上記第２のクラスタに送信する送信回路を有
   することを特徴とする並列プロセッサ。
4. 【請求項４】上記第２のクラスタは、 上記ネットワークに接続され、上記ネットワークを介
   し、上記送信データと上記仮想ライトアドレスと上記先
   頭アドレスとを受信する受信回路と、 上記第２のメモリと上記受信回路とに接続され、受信し
   た上記先頭アドレスに応じて、上記第２のメモリに保持
   される上記ページテーブルを読み出し、受信した上記仮
   想ライトアドレスを実ライトアドレスに変換するアドレ
   ス変換回路と、 上記第２のメモリと上記アドレス変換回路とに接続さ
   れ、受信した上記送信データを上記第２のメモリの上記
   実ライトアドレスに書き込む書き込み回路とを有するこ
   とを特徴とする請求項３に記載の並列プロセッサ。
5. 【請求項５】上記第２のオペレーティング・システム
   は、上記第２の仮想アドレス空間に割り当てられた上記
   第２のプロセスに応じた領域を予め上記第２のメモリに
   確保するよう制御することを特徴とする請求項４記載の
   並列プロセッサ。