JP2624666B2 - 超伝導素子 - Google Patents
超伝導素子Info
- Publication number
- JP2624666B2 JP2624666B2 JP62040236A JP4023687A JP2624666B2 JP 2624666 B2 JP2624666 B2 JP 2624666B2 JP 62040236 A JP62040236 A JP 62040236A JP 4023687 A JP4023687 A JP 4023687A JP 2624666 B2 JP2624666 B2 JP 2624666B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- channel
- thin film
- control electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は極低温で動作する超伝導素子に係り、特に制
御電極に印加する電圧で２ての超伝導電極間にチヤネル
を介して流れる電流を制御する超伝導スイツチングデバ
イスに関する。
御電極に印加する電圧で２ての超伝導電極間にチヤネル
を介して流れる電流を制御する超伝導スイツチングデバ
イスに関する。
半導体に接して設けられた２つの超伝導電極の間に流
れる超伝導電流の値を、制御電極に印加した電圧により
超伝導近接効果を変化させることによつて制御すること
を動作原理とする超伝導トランジスタについては、テイ
ー・デイー・クラーク（T.D.Clark）によつてジヤーナ
ル・オブ・アプライド・フイジイツクス（Journal of A
pplied Physics）51巻2736ページ（1980年）に論じられ
ている。
れる超伝導電流の値を、制御電極に印加した電圧により
超伝導近接効果を変化させることによつて制御すること
を動作原理とする超伝導トランジスタについては、テイ
ー・デイー・クラーク（T.D.Clark）によつてジヤーナ
ル・オブ・アプライド・フイジイツクス（Journal of A
pplied Physics）51巻2736ページ（1980年）に論じられ
ている。
電界効果型の超伝導素子を作製する際には、半導体基
板上に一定の距離Ｌだけ離して対向させた一対の超伝導
電極を設け、この対向部に制御電極を設けている。距離
Ｌの値は半導体中のコヒーレンス長さξｎの５〜10倍に
選ばれる。Ｌの値がこの範囲よりも大きいと超伝導電流
が流れない。すなわち約0.5μｍ以下に近接させる必要
があり高い精度の加工技術が必要であつた。また、制御
電圧を印加していない状態でも超伝導電極間の抵抗が小
さくなり電流が流れてしまい、素子の利得を向上させる
ことができないという欠点があつた。
板上に一定の距離Ｌだけ離して対向させた一対の超伝導
電極を設け、この対向部に制御電極を設けている。距離
Ｌの値は半導体中のコヒーレンス長さξｎの５〜10倍に
選ばれる。Ｌの値がこの範囲よりも大きいと超伝導電流
が流れない。すなわち約0.5μｍ以下に近接させる必要
があり高い精度の加工技術が必要であつた。また、制御
電圧を印加していない状態でも超伝導電極間の抵抗が小
さくなり電流が流れてしまい、素子の利得を向上させる
ことができないという欠点があつた。
本発明の目的は動作速度が速く、利得が高い集積回路
への応用に適した超伝導素子を提供することにある。
への応用に適した超伝導素子を提供することにある。
上記目的は、チヤネルに超薄膜を積層してなる超格子
構造をもつ膜を用いることにより達成される。
構造をもつ膜を用いることにより達成される。
厚さ10nm程度の超伝導薄膜と不純物を導入したｎ型あ
るいはｐ形は半導体を積層させ液体ヘリウム中の極低温
に冷却すると、超伝導体側から接触した半導体側に超伝
導素子がしみ出す。この様子を第３図に示す。このよう
に超伝導波動関数が半導体中に入り込み減衰する。制御
電極に電圧を印加しない状態での超伝導電子の存在確率
の変化の様子を第３図（ａ）に示す。超伝導薄膜７には
さまれた半導体薄膜中には、両超伝導体から超伝導電子
がしみ出す。このしみ出す範囲が互いに重なりを持たな
い。したがつてこの超格子層には超伝導電流が流れな
い。制御電極に電圧を印加すると半導体薄膜中のキヤリ
ア濃度が増し、第３図（ｂ）に示すように、半導体薄膜
中でしみ出す範囲が重なり（図中の斜線部）、超伝導電
流が流れるようになる。この電流は、超格子層に接触し
た超伝導よりなるソース，ドレイン電極に流れ込む。
るいはｐ形は半導体を積層させ液体ヘリウム中の極低温
に冷却すると、超伝導体側から接触した半導体側に超伝
導素子がしみ出す。この様子を第３図に示す。このよう
に超伝導波動関数が半導体中に入り込み減衰する。制御
電極に電圧を印加しない状態での超伝導電子の存在確率
の変化の様子を第３図（ａ）に示す。超伝導薄膜７には
さまれた半導体薄膜中には、両超伝導体から超伝導電子
がしみ出す。このしみ出す範囲が互いに重なりを持たな
い。したがつてこの超格子層には超伝導電流が流れな
い。制御電極に電圧を印加すると半導体薄膜中のキヤリ
ア濃度が増し、第３図（ｂ）に示すように、半導体薄膜
中でしみ出す範囲が重なり（図中の斜線部）、超伝導電
流が流れるようになる。この電流は、超格子層に接触し
た超伝導よりなるソース，ドレイン電極に流れ込む。
チヤネル部にこのように超格子層を用いると、電圧状
態での抵抗が大きくなる。例えば、超伝導体薄膜と半導
体薄膜を９層交互に積み上げた超格子層からなるチヤネ
ル部が電圧状態となつた場合の抵抗は、半導体のみから
なるチヤネルの抵抗の４倍もの値をもつことになる。し
たがつてデバイスとしてみた場合のリーク電流が減少
し、回路利得が向上することになる。
態での抵抗が大きくなる。例えば、超伝導体薄膜と半導
体薄膜を９層交互に積み上げた超格子層からなるチヤネ
ル部が電圧状態となつた場合の抵抗は、半導体のみから
なるチヤネルの抵抗の４倍もの値をもつことになる。し
たがつてデバイスとしてみた場合のリーク電流が減少
し、回路利得が向上することになる。
以下、本発明を実施例を参照して詳細に説明する。
第１図を用いて本発明の第１の実施例を説明する。基
板８上に分子線成長法によつて厚さ約300nmのNbよりな
る超伝導体のソース電極１を形成したのち、大気中にさ
らすことなく真空に保つたままその表面に厚さ約10nmで
ホウ素不純物濃度５×1024m-3を含むSiよりなる半導体
薄膜と、厚さ約1nmでNbよりなる超伝導薄膜を分子線成
長法により交互に堆積して超格子層５を形成する。続い
てやはり大気中にとり出すことなく真空に保つた状態で
その表面に分子線成長法によつて厚さ約300nmのNbより
なるドレイン電極２を形成する。次にこれをホトレジス
トをマスクとしたイオンエツチング法によつて角度をつ
けた所望形状に加工し、この表面を酸素プラズマによつ
て酸化し、約15nmの絶縁膜４を得た。最後にDCマグネト
ロンスパツタ法によつてNbを約500nm堆積させ、CF4ガス
によるイオンエツチングによつてこれを加工し、制御電
極３を得る。以上によつて第１図に示した構造の超伝導
素子を作製することができた。
板８上に分子線成長法によつて厚さ約300nmのNbよりな
る超伝導体のソース電極１を形成したのち、大気中にさ
らすことなく真空に保つたままその表面に厚さ約10nmで
ホウ素不純物濃度５×1024m-3を含むSiよりなる半導体
薄膜と、厚さ約1nmでNbよりなる超伝導薄膜を分子線成
長法により交互に堆積して超格子層５を形成する。続い
てやはり大気中にとり出すことなく真空に保つた状態で
その表面に分子線成長法によつて厚さ約300nmのNbより
なるドレイン電極２を形成する。次にこれをホトレジス
トをマスクとしたイオンエツチング法によつて角度をつ
けた所望形状に加工し、この表面を酸素プラズマによつ
て酸化し、約15nmの絶縁膜４を得た。最後にDCマグネト
ロンスパツタ法によつてNbを約500nm堆積させ、CF4ガス
によるイオンエツチングによつてこれを加工し、制御電
極３を得る。以上によつて第１図に示した構造の超伝導
素子を作製することができた。
以上の超伝導素子を液体ヘリウム中の極低温で動作さ
せたところ、電圧状態でのソース，ドレイン電極間の抵
抗が大きくなり、リークが少なく利得が向上した。また
ソース，ドレイン電極それぞれと半導体との界面の汚染
を防ぐことができ、良好なシヨツトキ障壁特性をもつ素
子が得られた。また超伝導電子は、超格子層をトンネル
して通過するため高速なスイツチング素子が得られた。
せたところ、電圧状態でのソース，ドレイン電極間の抵
抗が大きくなり、リークが少なく利得が向上した。また
ソース，ドレイン電極それぞれと半導体との界面の汚染
を防ぐことができ、良好なシヨツトキ障壁特性をもつ素
子が得られた。また超伝導電子は、超格子層をトンネル
して通過するため高速なスイツチング素子が得られた。
次に第２図を用いて本発明の第２の実施例を説明す
る。
る。
超格子層５の上と下にドレイン電極２とソース電極１
を積層し、その側壁部に絶縁膜４によつて隔てられた制
御電極３が設けられている。
を積層し、その側壁部に絶縁膜４によつて隔てられた制
御電極３が設けられている。
基板８上に分子線成長法によつて厚さ300nmのNbから
なるソース電極１を形成した後、真空に保つた状態で分
子線成長法によつて厚さ約10nmのSiよりなる半導体薄膜
と厚さ約1nmのNbよりなる超伝導薄膜を交互に堆積して
超格子層５を形成する。その後、真空を保つた状態で分
子線成長法により厚さ約300nmのNbよりなるドレイン電
極２を形成する。次にホストレジストをマスクとしたイ
オンエツチング法によつて所望の形状に加工した後、溝
の表面を酸素プラズマによつて酸化し、約15nmの絶縁膜
４を得た。最後にDCマグネトロンスパツタ法でNbを約50
nm堆積させCF4ガスによるイオンエツチングによつてこ
れを加工し、制御電極３を得る。以上によつて第２図に
示した構造の超伝導素子を作製することができた。
なるソース電極１を形成した後、真空に保つた状態で分
子線成長法によつて厚さ約10nmのSiよりなる半導体薄膜
と厚さ約1nmのNbよりなる超伝導薄膜を交互に堆積して
超格子層５を形成する。その後、真空を保つた状態で分
子線成長法により厚さ約300nmのNbよりなるドレイン電
極２を形成する。次にホストレジストをマスクとしたイ
オンエツチング法によつて所望の形状に加工した後、溝
の表面を酸素プラズマによつて酸化し、約15nmの絶縁膜
４を得た。最後にDCマグネトロンスパツタ法でNbを約50
nm堆積させCF4ガスによるイオンエツチングによつてこ
れを加工し、制御電極３を得る。以上によつて第２図に
示した構造の超伝導素子を作製することができた。
本実施例によればソース，ドレイン電極間の抵抗が大
きくなるとともに、２つの超伝導素子を直列に接続でき
るため、一定の制御電圧に対する出力振幅を２杯にする
ことができ、利得が向上する。また、工程数も減少し、
加工も容易なため高集積化に適した素子が得られる。さ
らに、良好なシヨツトキ障壁をもつ高速なスイツチング
素子が得られた。
きくなるとともに、２つの超伝導素子を直列に接続でき
るため、一定の制御電圧に対する出力振幅を２杯にする
ことができ、利得が向上する。また、工程数も減少し、
加工も容易なため高集積化に適した素子が得られる。さ
らに、良好なシヨツトキ障壁をもつ高速なスイツチング
素子が得られた。
上記実施例では半導体材料にSiを用いたが、GaAs,Ge,
InAs,InP,InSb,GaSb等を用いてもよい。また半導体部分
の導電性を反対にしてもよい。また、超伝導体材料にNb
を用いたが、NbN,Nb3Ge,Nb3Sn,Nb3Al、などのNb化合
物、Pb−Au,Pb−In−Au,Pb−BiなどのPb合金を用いた場
合でも同様の結果が得られる。
InAs,InP,InSb,GaSb等を用いてもよい。また半導体部分
の導電性を反対にしてもよい。また、超伝導体材料にNb
を用いたが、NbN,Nb3Ge,Nb3Sn,Nb3Al、などのNb化合
物、Pb−Au,Pb−In−Au,Pb−BiなどのPb合金を用いた場
合でも同様の結果が得られる。
本発明によれば、電圧によつて制御する超伝導素子
を、再現制，均一性よく製造できる。また、超格子層と
チヤネルに用いることにより、利得が向上し、高速かつ
高集積の超伝導集積回路を実現できる効果がある。
を、再現制，均一性よく製造できる。また、超格子層と
チヤネルに用いることにより、利得が向上し、高速かつ
高集積の超伝導集積回路を実現できる効果がある。
第１図は本発明の第１の実施例を示す断面構造図、第２
図は第２の実施例を示す断面構造図、第３図は本発明の
動作原理を示す原理説明図である。 １……ソース電極、２……ドレイン電極、３……制御電
極、４……絶縁膜、５……半導体と超伝導体を交互に積
層してなる超格子層、６……半導体薄膜、７……超伝導
薄膜。
図は第２の実施例を示す断面構造図、第３図は本発明の
動作原理を示す原理説明図である。 １……ソース電極、２……ドレイン電極、３……制御電
極、４……絶縁膜、５……半導体と超伝導体を交互に積
層してなる超格子層、６……半導体薄膜、７……超伝導
薄膜。
Claims (6)
- 【請求項１】半導体薄膜と超伝導薄膜とを積層した超格
子構造を有するチャネルと、上記チャネルの最上層に接
して設けられた第一の超伝導電極と、上記チャネルの最
下層に接して設けられた第二の超伝導電極と、制御電極
とを有する超伝導素子であって、 上記制御電極は、絶縁膜によって隔てられて上記チャネ
ルと接し、かつ上記制御電極と上記チャネルとが接する
面は上記チャネルに積層された薄膜を含む面と０でない
角度を有することを特徴とする超伝導素子。 - 【請求項２】特許請求の範囲第１項記載の超伝導素子に
おいて、 上記チャネルに積層される半導体薄膜はｎ型あるいはｐ
型のいずれか一方の半導体薄膜であることを特徴とする
超伝導素子。 - 【請求項３】特許請求の範囲第１項記載の超伝導素子に
おいて、 上記チャネルに積層される超伝導薄膜は、Nb、Nb化合物
もしくはPb合金のいずれかよりなることを特徴とする超
伝導素子。 - 【請求項４】特許請求の範囲第１項記載の超伝導素子に
おいて、 上記制御電極は、絶縁膜によって隔てられて、上記第一
の超伝導電極及び上記第二の超伝導電極と接することを
特徴とする超伝導素子。 - 【請求項５】特許請求の範囲第１項記載の超伝導素子に
おいて、 上記制御電極と上記チャネルとが接する面は上記チャネ
ルに積層された薄膜を含む面とあらかじめ定められた所
定の角度を有することを特徴とする超伝導素子。 - 【請求項６】特許請求の範囲第１項記載の超伝導素子に
おいて、 上記制御電極と上記チャネルとが接する面は上記チャネ
ルに積層された薄膜を含む面とほぼ直交することを特徴
とする超伝導素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040236A JP2624666B2 (ja) | 1987-02-25 | 1987-02-25 | 超伝導素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040236A JP2624666B2 (ja) | 1987-02-25 | 1987-02-25 | 超伝導素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63208283A JPS63208283A (ja) | 1988-08-29 |
| JP2624666B2 true JP2624666B2 (ja) | 1997-06-25 |
Family
ID=12575085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62040236A Expired - Lifetime JP2624666B2 (ja) | 1987-02-25 | 1987-02-25 | 超伝導素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624666B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150879A (ja) * | 1989-11-08 | 1991-06-27 | Hitachi Ltd | 超電導スイッチ素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160273A (ja) * | 1986-12-23 | 1988-07-04 | Fujitsu Ltd | 高速半導体装置 |
-
1987
- 1987-02-25 JP JP62040236A patent/JP2624666B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63208283A (ja) | 1988-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416072A (en) | Superconducting device having an thin superconducting channel formed of oxide superconducting material | |
| US5621223A (en) | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same | |
| JP2624666B2 (ja) | 超伝導素子 | |
| JP3123164B2 (ja) | 超電導デバイス | |
| JPS62122287A (ja) | 超伝導トランジスタ | |
| JP2651143B2 (ja) | 超伝導トランジスタ | |
| JPS63250879A (ja) | 超伝導素子 | |
| JPH02194665A (ja) | 電界効果型超伝導装置及びその製造方法 | |
| JPS61269385A (ja) | 超伝導デバイス | |
| JP3076503B2 (ja) | 超電導素子およびその製造方法 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JP3212088B2 (ja) | 超電導デバイス | |
| JPH06151988A (ja) | 超電導三端子素子 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JPH04221866A (ja) | 超電導単一電子トンネル素子及びその作製方法 | |
| JPS61110481A (ja) | 超電導トランジスタ | |
| JPH0294677A (ja) | 超電導ショットキー接合構造および超電導素子 | |
| JPS63281482A (ja) | 超電導トランジスタ | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JP3281248B2 (ja) | 超電導共鳴トンネルダイオード素子 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP3002010B2 (ja) | 超電導トランジスタ | |
| JPH0291984A (ja) | 超伝導トランジスタ | |
| JP2907094B2 (ja) | 超電導トランジスタ | |
| JPS61206277A (ja) | 超電導トランジスタ |