JPS61110481A - 超電導トランジスタ - Google Patents
超電導トランジスタInfo
- Publication number
- JPS61110481A JPS61110481A JP59231310A JP23131084A JPS61110481A JP S61110481 A JPS61110481 A JP S61110481A JP 59231310 A JP59231310 A JP 59231310A JP 23131084 A JP23131084 A JP 23131084A JP S61110481 A JPS61110481 A JP S61110481A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- electrode
- insulating film
- superconductive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は極低温で動作する超電導デバイスに係り、特に
半導体中をトンネルする超電導及び常電導電子の数を制
御電極に印加する電圧によって制御する超電導スイッチ
ングデバイスに関する。
半導体中をトンネルする超電導及び常電導電子の数を制
御電極に印加する電圧によって制御する超電導スイッチ
ングデバイスに関する。
半導体を使用し、かつその特性を制御するためのt積構
造を有する超電導デバイスとしては、T。
造を有する超電導デバイスとしては、T。
D、CIarkによって提案されたJOFET(J、A
ppl、Phys、51.2736(1980))が知
られている。JOFETにおいては、半導体へのクーパ
対の供給源がゲート電極であるために、デバイスの電流
利得は1を超える事はできないという問題がある。その
ため回路利得が小さい。同種のデバイスとしては特開5
7−176781号公報に記載されたデバイスが開示さ
れている。このデバイスでは、超電導転位温度TC以下
の温度で超電導となり得る半導体材料を使用するが、こ
の場合にはTcは一般に液体He温度(4,2K)と同
じ程度か、もしくはそれよりも低く、そのため回路を安
定に動作させる為には4.2によりも低い温度に冷却す
る必要があった。
ppl、Phys、51.2736(1980))が知
られている。JOFETにおいては、半導体へのクーパ
対の供給源がゲート電極であるために、デバイスの電流
利得は1を超える事はできないという問題がある。その
ため回路利得が小さい。同種のデバイスとしては特開5
7−176781号公報に記載されたデバイスが開示さ
れている。このデバイスでは、超電導転位温度TC以下
の温度で超電導となり得る半導体材料を使用するが、こ
の場合にはTcは一般に液体He温度(4,2K)と同
じ程度か、もしくはそれよりも低く、そのため回路を安
定に動作させる為には4.2によりも低い温度に冷却す
る必要があった。
以上述べたように、従来の制御電極を有する超電導デバ
イスにおいては、回路利得及び回路の安定動作の点から
満足できるものが無かった。
イスにおいては、回路利得及び回路の安定動作の点から
満足できるものが無かった。
本発明の目的は、その特性が電圧により制御できる高速
スイッチング素子の構造と製造方法を提供する事にある
。
スイッチング素子の構造と製造方法を提供する事にある
。
本発明はこの目的を達成するために、半導体チャネルに
よって結ばれた、第1及び第2の超電導電極と、該半導
体と絶縁膜によって隔てられた第3の制御用電極を有し
、第1及び第2の超電導電圧の超電導弱結合状態を第1
または第2の超電導電極と第3の超電導電極との間に印
加した電圧によって制御する事を特徴とする。超電導体
と半導体が接した部分では、超電導体側のオーダパラメ
ータ(クーパー電子対の相関)が、半導体側に染みだし
ており、その空間的な距離は、半導体中の電子対のコヒ
ーレント長さξnによって表される。
よって結ばれた、第1及び第2の超電導電極と、該半導
体と絶縁膜によって隔てられた第3の制御用電極を有し
、第1及び第2の超電導電圧の超電導弱結合状態を第1
または第2の超電導電極と第3の超電導電極との間に印
加した電圧によって制御する事を特徴とする。超電導体
と半導体が接した部分では、超電導体側のオーダパラメ
ータ(クーパー電子対の相関)が、半導体側に染みだし
ており、その空間的な距離は、半導体中の電子対のコヒ
ーレント長さξnによって表される。
第1及び第2の超電導電極の空間的な距離りが、コヒー
レント長さの約10倍以下の場合、2つの超電導体は超
電導弱結合状態となりうる。Lの値は、本発明の超電導
トランジスタの場合には、第1及び第2の超電導電極の
間の層間絶縁膜の厚さに因って決まる。一方ξnの値は
J温度T及び半導体中のキャリヤ濃度N1半導体の種類
によって変化し、Nが大きいほどξnも大きくなる。す
なわちJ、5eto等がLow Temperatu
re Physics LT−13,Vol。
レント長さの約10倍以下の場合、2つの超電導体は超
電導弱結合状態となりうる。Lの値は、本発明の超電導
トランジスタの場合には、第1及び第2の超電導電極の
間の層間絶縁膜の厚さに因って決まる。一方ξnの値は
J温度T及び半導体中のキャリヤ濃度N1半導体の種類
によって変化し、Nが大きいほどξnも大きくなる。す
なわちJ、5eto等がLow Temperatu
re Physics LT−13,Vol。
3、NewYork:Plenum、1974゜pp、
328−333において発表しているようにξnNT
の依存性がある。ξnとLとの比、つ値、すなわちξ
n / Lの値が大きいほど、第1及びwc2の超1E
導電極の間の超電導結合状態は強くなる。従って、本発
明の超電導トランジスタにおいては、温度または半導体
中のキャリヤ濃度Nを変化させれば第1及び第2の超電
導電極の間の超電導結合状態を変化させる事ができる。
328−333において発表しているようにξnNT
の依存性がある。ξnとLとの比、つ値、すなわちξ
n / Lの値が大きいほど、第1及びwc2の超1E
導電極の間の超電導結合状態は強くなる。従って、本発
明の超電導トランジスタにおいては、温度または半導体
中のキャリヤ濃度Nを変化させれば第1及び第2の超電
導電極の間の超電導結合状態を変化させる事ができる。
キャリヤ濃度Nは、第3の電極と、第1または第2の超
電導電極の一方との間に電圧を印加することによって、
電荷を半導体中に蓄積して制御することができる。つま
り、本発明の超電導トランジスタに村いては、第3の電
極に印加する電圧によって、第1及び第2の超電導電極
の間の超電導結合状態を変化させる事ができるのである
。以上述べたように、本発明の超電導トランジスタは、
電圧によって半導体中のξnを変化させる事によって、
その特性を変化させる事ができるのである。ξnは半導
体の種類に依存するので、Lの値はトランジスタがON
の時にL/ξnの比が10以下となるように設計されて
いる必要がある。たとえば、チャネルにSi半導体を用
いた場合にあっては、Lの値は100から11000n
の範囲に選ばれることが望ましい。
電導電極の一方との間に電圧を印加することによって、
電荷を半導体中に蓄積して制御することができる。つま
り、本発明の超電導トランジスタに村いては、第3の電
極に印加する電圧によって、第1及び第2の超電導電極
の間の超電導結合状態を変化させる事ができるのである
。以上述べたように、本発明の超電導トランジスタは、
電圧によって半導体中のξnを変化させる事によって、
その特性を変化させる事ができるのである。ξnは半導
体の種類に依存するので、Lの値はトランジスタがON
の時にL/ξnの比が10以下となるように設計されて
いる必要がある。たとえば、チャネルにSi半導体を用
いた場合にあっては、Lの値は100から11000n
の範囲に選ばれることが望ましい。
本発明の超電導トランジスタにおいては、Lの値は層間
絶縁膜の厚さによって決められるので、・5%以下の均
一性に制御することは容易であって、製造の際のトラン
ジスタ特性の再現性、及び均一性がきわめて優れている
。この膜厚制御は超電導材料に対する制御性より遥かに
良好である。以上の記述から明らかなように層間絶縁膜
の厚さはLと同じ程度の値すなわち100かも1100
0nの範囲に選ばれていることが望ましい。
絶縁膜の厚さによって決められるので、・5%以下の均
一性に制御することは容易であって、製造の際のトラン
ジスタ特性の再現性、及び均一性がきわめて優れている
。この膜厚制御は超電導材料に対する制御性より遥かに
良好である。以上の記述から明らかなように層間絶縁膜
の厚さはLと同じ程度の値すなわち100かも1100
0nの範囲に選ばれていることが望ましい。
以下、実施例を用いて本発明の詳細な説明する。
第1図は本発明の実施例による超電導トランジスタの断
面図である。Si基板1の表面を熱酸化してS i02
より成る絶縁層2を形成する。DCマグネトロンスパッ
タ法によって厚さloOnmのSiO2絶縁膜8、厚さ
300nmのNb薄膜3、厚さ200nmのSiO2絶
縁膜9、厚さ300nmのNb薄膜4の順序に堆積させ
、これをホトレジストをマスクとしたイオンエツチング
法によって所望形状に加工して、第2図に示すような構
造を得た。このようにして第1の超電導電極3と第2超
電導電極4を形成した。次に、この表面に周知の気相成
長法あるいは分子線成長法によって厚さ約1100nの
Stよりなるチャネル層5を形成した。チャネル層5は
アモルファス状態、及び結晶状態のいずれの場合でも、
本発明の目的を達成することができた。統いて、チャネ
ル層5の表面を酸素プラズマによって酸化し、約15n
mの絶縁物6を得た。最後にDCマグネトロンスパッタ
法によってNbを約500nm堆積させ、CF4ガスに
よるイオンエツチングによってこれを加工し、第3の電
極7を得る。以上によって第1図に示した本発明の超電
導トランジスタを作製することかできた。本実施例にお
いては第1及び第2の超電導電極と第3の電極の材料に
Nbを用いたが、NbN、Nb3Ge、Nb3Sn、N
b3AlなどのNb化合物、あるいはPb−Au。
面図である。Si基板1の表面を熱酸化してS i02
より成る絶縁層2を形成する。DCマグネトロンスパッ
タ法によって厚さloOnmのSiO2絶縁膜8、厚さ
300nmのNb薄膜3、厚さ200nmのSiO2絶
縁膜9、厚さ300nmのNb薄膜4の順序に堆積させ
、これをホトレジストをマスクとしたイオンエツチング
法によって所望形状に加工して、第2図に示すような構
造を得た。このようにして第1の超電導電極3と第2超
電導電極4を形成した。次に、この表面に周知の気相成
長法あるいは分子線成長法によって厚さ約1100nの
Stよりなるチャネル層5を形成した。チャネル層5は
アモルファス状態、及び結晶状態のいずれの場合でも、
本発明の目的を達成することができた。統いて、チャネ
ル層5の表面を酸素プラズマによって酸化し、約15n
mの絶縁物6を得た。最後にDCマグネトロンスパッタ
法によってNbを約500nm堆積させ、CF4ガスに
よるイオンエツチングによってこれを加工し、第3の電
極7を得る。以上によって第1図に示した本発明の超電
導トランジスタを作製することかできた。本実施例にお
いては第1及び第2の超電導電極と第3の電極の材料に
Nbを用いたが、NbN、Nb3Ge、Nb3Sn、N
b3AlなどのNb化合物、あるいはPb−Au。
Pb−In−Au、Pb−B1などのpb金合金用いた
場合でも同様の結果を得ることができた。
場合でも同様の結果を得ることができた。
また第3の電極の材料にはこれらの超電導材料を用いる
ことが、信号の伝送損失が無いことから最も望ましいが
、AI、不純物を高濃度に含んだ多結晶Siまたは単結
晶Siなどを用いても本発明の目的を達成することがで
きた。
ことが、信号の伝送損失が無いことから最も望ましいが
、AI、不純物を高濃度に含んだ多結晶Siまたは単結
晶Siなどを用いても本発明の目的を達成することがで
きた。
またチャネル層5にはSi半導体の他にGe。
GaAs11nAs、InPl 1nSbなどを用いて
もよい。また絶縁lI6の材料としてはSi0あるいは
S i 3N4の薄膜を使用しても同様の効果を得るこ
とができた。各半導体の不純物濃度はSiにあ・ては1
019cm’以下、Geにあ・ては10 am 以
下、Ga、InPにあっては1鵡 −3 0am 以下、InAs、InSbにあってはlO1
′′7cm−3以下であることが、回路の利得を低下さ
せないためには望ましいが、ここに示した数値以上の不
純物濃度であっても第3の電極に印加する電圧を大きく
すれば、本発明の目的を達成することができた。
もよい。また絶縁lI6の材料としてはSi0あるいは
S i 3N4の薄膜を使用しても同様の効果を得るこ
とができた。各半導体の不純物濃度はSiにあ・ては1
019cm’以下、Geにあ・ては10 am 以
下、Ga、InPにあっては1鵡 −3 0am 以下、InAs、InSbにあってはlO1
′′7cm−3以下であることが、回路の利得を低下さ
せないためには望ましいが、ここに示した数値以上の不
純物濃度であっても第3の電極に印加する電圧を大きく
すれば、本発明の目的を達成することができた。
以上のようにして作製された超電導トランジスタは、直
流の定電圧源によって駆動することができ、また従来の
ジョセフソン接合素子のようなラッチング方式(ONか
らOFFへ1度スイッチしてしまうと電源を切らない限
りONへは復帰しない。)の回路を使用する必要がない
ため、回路が簡単化でき、熟的雑音に対する誤動作の確
率も小さくできる利点がある。また超電導電極間の距離
を決めるために絶縁物層の厚さを用いているので、トラ
ンジスタ間の特性のばらつきを抑えることができ、製造
時の歩留まりを高くするCζができた。
流の定電圧源によって駆動することができ、また従来の
ジョセフソン接合素子のようなラッチング方式(ONか
らOFFへ1度スイッチしてしまうと電源を切らない限
りONへは復帰しない。)の回路を使用する必要がない
ため、回路が簡単化でき、熟的雑音に対する誤動作の確
率も小さくできる利点がある。また超電導電極間の距離
を決めるために絶縁物層の厚さを用いているので、トラ
ンジスタ間の特性のばらつきを抑えることができ、製造
時の歩留まりを高くするCζができた。
以上述べたように、本発明によれば電圧によって制御で
きる超電導トランジスタを実現し、かつこれを再現性、
均一性良く製造することができる。
きる超電導トランジスタを実現し、かつこれを再現性、
均一性良く製造することができる。
特に本発明の構造を用いることによって微小な寸法の制
御が容易となり、製造上の歩留まりを高くでき、従って
高速のスイッチング素子をより容易に提供できる効果が
ある。
御が容易となり、製造上の歩留まりを高くでき、従って
高速のスイッチング素子をより容易に提供できる効果が
ある。
第1図は本発明の実施例による超電導トランジスタの1
部を示す断面図、第2図は本発明の実施例による超電導
トランジスタの製造工程を示す断面図である。 1−−一基板、2−m−絶縁層、3 、4−−一超電導
電極、5−m−チャネル層、6一−−絶f1層、7−−
−第3の電極、8−m−絶縁膜、9−一一絶縁膜
部を示す断面図、第2図は本発明の実施例による超電導
トランジスタの製造工程を示す断面図である。 1−−一基板、2−m−絶縁層、3 、4−−一超電導
電極、5−m−チャネル層、6一−−絶f1層、7−−
−第3の電極、8−m−絶縁膜、9−一一絶縁膜
Claims (1)
- 【特許請求の範囲】 1、第1の超電導電極と層間絶縁膜と第2の超電導電極
を積層し、その端部に半導体より成るチャネルとゲート
絶縁膜と制御電極とを設けた構造を有する超電導トラン
ジスタ。 2、特許請求範囲第1項に記載の超電導トランジスタに
おいて、チャネルを構成する半導体は、単結晶または多
結晶あるいはアモルファス半導体の中の少なくとも1つ
の材料からなることを特徴とする超電導トランジスタ。 3、特許請求範囲第1項に記載の超電導トランジスタに
おいて、層間絶縁膜の厚さは0.1から10μmの範囲
に選ばれたことを特徴とする超電導トランジスタ。 4、特許請求範囲の第1項に記載の超電導トランジスタ
において、ゲート絶縁膜はチャネルを構成する半導体の
自己酸化膜、あるいは前記端部に被着されたるSiO2
もしくはSi3N4よりなることを特徴とする超電導ト
ランジスタ。 5、特許請求範囲第1項に記載の超電導トランジスタに
おいて、第1及び第2の超電導電極はNb、Nb化合物
、Pbを主成分とする合金のうちから選ばれた1つまた
は2つ以上の材料によって構成されることを特徴とする
超電導トランジスタ。 6、特許請求範囲第1項に記載の超電導トランジスタに
おいて、第3の電極に印加した電圧によって、半導体よ
り成るチャネル中に電荷が蓄積され、その結果としてチ
ャネル中のクーパ対のコヒーレント長さが変化するため
に、第1及び第2の超電導電極の間を流れる超電導電流
の大きさが変化をすることによって動作することを特徴
とする超電導トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59231310A JPS61110481A (ja) | 1984-11-05 | 1984-11-05 | 超電導トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59231310A JPS61110481A (ja) | 1984-11-05 | 1984-11-05 | 超電導トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61110481A true JPS61110481A (ja) | 1986-05-28 |
Family
ID=16921619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59231310A Pending JPS61110481A (ja) | 1984-11-05 | 1984-11-05 | 超電導トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61110481A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6486575A (en) * | 1987-06-17 | 1989-03-31 | Hitachi Ltd | Superconducting device |
JPH0280076U (ja) * | 1988-04-16 | 1990-06-20 |
-
1984
- 1984-11-05 JP JP59231310A patent/JPS61110481A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6486575A (en) * | 1987-06-17 | 1989-03-31 | Hitachi Ltd | Superconducting device |
JPH0280076U (ja) * | 1988-04-16 | 1990-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4884111A (en) | Superconducting device | |
JPS61110481A (ja) | 超電導トランジスタ | |
JP2594934B2 (ja) | 弱結合型ジヨセフソン素子 | |
JPS6175575A (ja) | 超電導デバイス | |
JPS6047478A (ja) | ジヨセフソン接合素子 | |
JPS62122287A (ja) | 超伝導トランジスタ | |
JP2796137B2 (ja) | 超伝導トランジスタ | |
JP2641966B2 (ja) | 超電導素子および作製方法 | |
JP2641976B2 (ja) | 超電導素子および作製方法 | |
JP2641975B2 (ja) | 超電導素子および作製方法 | |
JPS61110479A (ja) | 超電導トランジスタの構造 | |
JP2614939B2 (ja) | 超電導素子および作製方法 | |
JP2624666B2 (ja) | 超伝導素子 | |
JP2730368B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
JP2614940B2 (ja) | 超電導素子および作製方法 | |
JPS61110480A (ja) | 超電導デバイス | |
JPS6346786A (ja) | 超電導トランジスタ | |
JP2599498B2 (ja) | 超電導素子および作製方法 | |
JPS63281482A (ja) | 超電導トランジスタ | |
JP2738144B2 (ja) | 超電導素子および作製方法 | |
JP2647251B2 (ja) | 超電導素子および作製方法 | |
JPS61269385A (ja) | 超伝導デバイス | |
JP2667289B2 (ja) | 超電導素子および作製方法 | |
JP2597743B2 (ja) | 超電導素子の作製方法 | |
JPH0834322B2 (ja) | 超電導素子 |