JP2615836B2 - 画信号処理装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリあるいは写真電送受信装置等
の画信号処理装置に関する。

従来の技術 ファクシミリあるいはプロッター等で記録する画信号
データは、通常２値化データを扱う場合が多いが、最近
階調性のある記録を行なうために多値データを直接記録
する写真記録装置も開発されて来ている。例えば、写真
電送受信装置がこれに相当する。この場合記録用の光源
としてレーザ光を利用し、光変調器に加えるアナログ電
圧の大きさで階調のあるデータの記録を行なう。

このような装置で、多置データと２値データを混在さ
せて使用する場合、多値データは写真情報の様な階調性
を持った画像データの記録に使用し、２値データは文字
情報の様な階調を持たない画像データの記録に使用す
る。

例えば、２値データはファクシミリ等に於ける画情報
の記録に先立って、日付、時間、送信先などを付加する
目的で使われる。

従来、これらの方法として第８図に示す構成が知られ
ている。以下簡単にその構成を説明する。

第８図において、１は画情報の入力画信号データ、２
は画像メモリ制御部９で処理された写真情報の記録に用
いられる１画素８ビット等の出力画信号データ、３はD/
A変換器10によりアナログ信号に変換された画信号であ
る。４はCPU部11のバスで、各々画像メモリ制御部９、
文字メモリ制御部12、切替制御部14に接続されている。
画像メモリ制御部９内には画像メモリがあり、１画素８
ビットの多値画信号データを記憶している。５は出力２
値データで、レベル変換器13を介してD/A変換器10の最
大、最小レベルに合わせられた出力画信号６を生ずる。
７は記録制御部15への入力画信号で、写真情報の多値出
力画信号３と文字データの２値出力画信号６を切り替え
制御部14を介して入力される。

上記の構成に於いて、外部機器又は計算機等（図示せ
ず）より入力された画信号データ１は、いったん画像メ
モリ制御部９内の画像メモリに格納される。

例えば、写真電送受信装置等では受信する原稿の画信
号データ（１原稿分）を画像メモリ制御部９内の画像メ
モリに記憶させ、その原稿に付属されるID、日付け、コ
メント等の情報をCPU11よりCPUバス４を介して文字メモ
リ制御部12内の文字メモリに格納する。この画情報の記
録はまず、文字データの２値画信号データを記録制御部
15を介して記録する時は切り替え制御部14より、切り替
えスイッチをａに接続して記録する。次に、写真情報の
多値画信号データを記録する時は切り替えスイッチをｂ
に接続して、画像メモリ制御部９内の多値画信号データ
を取り出し、D/A変換器10によりアナログ信号に変換し
記録制御部15により記録する。

発明が解決しようとする課題 しかしこの場合、文字データは通常文字発生器により
得られたフォントパターンを２値メモリ内に展開してお
き、記録の都度、このメモリ内の２値データを読み取る
ことによって行なうもので、かかる文字データの記録も
高々１行程度で、写真情報に付属するコメント、概説等
の長いデータを記録することは出来ない。

以上のように、従来の画信号処理装置では、写真情報
を構成する多値データと文字データを構成する２値デー
タを別々のメモリに格納してそれらをスイッチ等で切り
替えて取り出していたため、それぞれの画像データを任
意の記録位置からそれぞれ任意の長さで記録を行なわさ
しめる様な制御は複雑であり、特に、文字等の２値デー
タの記録に対しては多値データのレベルに変換しなけれ
ばならず、処理系の共通化が図れない欠点を有してい
た。又、文字データの文字間ピッチ、及び行間隔なども
任意に指定して記録する事も困難であった。

本発明は以上の課題に鑑み、写真情報の如く多値デー
タの記録を行う記録制御部を有する画信号処理装置に於
いて、多値データと２値データの混在した画情報を記録
する際に２値データに対してこれを多値データに変換す
ることにより共通の画信号処理系を与え、特に、記録制
御部の有する記録密度に合致させるように、これらの画
像データを補間処理する事により高密度の画像データを
得る事を目的とする。

課題を解決するための手段 本発明は、入力画像データに対し、多値画像データと
２値画像データをこのメモリ空間のアドレスにより互い
に領域を分割し共有して記憶する記憶手段と、前記記憶
手段に格納された画像データのメモリ空間の読み取り開
始アドレスを指定するアドレス指定手段と、前記記憶手
段から読み取られる前記画像データの多値画像データと
２画像データの各々の記録長を計数する第１のカウンタ
手段と、前記多値画像データと２値画像データの選択を
前記画像データの記録長に応じて前記記憶手段に指示す
る第１の切替手段と、前記多値画像データと２値画像デ
ータのライン方向の画素数をバイト単位毎に読み取り計
数し制御信号を出力する第２のカウンタ手段と、前記記
憶手段にバイト単位で格納された２値画像データの読み
取りに対し、前記第２のカウンタ手段からの制御信号に
よりビット指定のアドレスを発生するアドレス発生手段
と、前記記憶手段からバイト単位に読み取られた２値画
像データを前記アドレス発生手段により指示されたビッ
ト毎の画素データに変換し、さらに画素データをビット
拡張により多値の画素データとして出力するデータ変換
手段と、前記第２のカウンタ手段からの制御信号により
前記読み取り開始アドレスを切り替える第２の切替手段
と、前記記憶手段の読み取り開始アドレスの切り替えに
より、前記記憶手段から読み取られた多値画像データと
前記データ変換手段からの多値の画素データとを連続す
る多値画像データとして連結し、更に多値画像データを
内挿補間で密度変換する補間処理手段と、前記補間処理
手段から読み出されたデジタル画像データをアナログ画
像信号に変換するデジタル／アナログ変換手段と、前記
デジタル／アナログ変換手段が出力したアナログ画像信
号に基づき階調記録を行う記録手段とを設けたものであ
る。

作用 本発明は、外部機器やデジタル回線等を通じて入力さ
れる画信号をメモリ内の指定したアドレス空間に記憶し
これを階調記録の出来る記録装置で記録する際に、多値
データ（例えば、１画素８ビット等の階調データ）と２
値データ（例えば、１画素１ビットのデータ）の読み取
りを各々の記録長に応じて切り替えて制御し、バイト単
位で格納された２値データ信号に対しては、ビット毎の
アドレスを発生するカウンターとカウンターにより指定
されたアドレスによりビット毎の画素データにデコード
した後に１画素８ビットのバイトデータに変換せしめ、
更に２値画素データのバイト単位の読み取終了信号に応
じてライン方向の読み取りアドレスを更新させて読み取
り制御を行なうことにより、前記画像データのそれぞれ
任意の長さの記録長の管理が容易に行なうことができ、
これにより前記多値データと２値データの記録の共通化
が図れ、更に、これらの画像データの補間処理、或は重
複処理を行なうことにより高密度の画像データを容易に
生成することが出来るものである。

実施例 以下、図面を参照しながら本発明の一実施例について
説明する。第１図（ａ）は本発明の一実施例における画
信号処理装置のブロック構成を示すものである。

第１図（ａ）に於いて、20はCPUで、CPUバス22を介
し、回線制御部21、画像メモリ制御部23、多値データカ
ウンタ制御部25、２値データカウンタ制御部24、タイミ
ング制御部26に接続されている。回線制御部21は外部の
計算機やスキャナー等により処理され通信回線等で送ら
れてくる画像データを取り込むためのもので、この画像
データは画像メモリ制御部23内のメモリに記憶される。
文字、データカウンタ制御部24は画像メモリ制御部23内
に配置された文字データの読み取りラインを決定するた
めのカウンタで、その読み取り終了信号28を画像メモリ
制御部23に接続している。同様に、多値データカウンタ
制御部25は画像メモリ制御部23内に配置された多値デー
タの読み取りラインを決定するためのカウンタで、その
読み取り終了信号37を画像メモリ制御部23に接続してい
る。26はタイミング制御部で、画像メモリ制御部23、文
字データカウンタ制御部24、多値データカウンタ制御部
25の読み取りタイミングを制御し、多値データ読み取り
のためのイネーブル信号31、２値データ読み取りのため
のイネーブル信号32、及びこれらの画像データを読み取
るための読み取りクロック33、同期信号35を接続してい
る。29は入力同期信号で、タイミング制御部26を動作さ
せるための基本タイミング信号で、これは主走査モータ
等の回転により発生する主同期信号である。34は内挿補
間処理部で、画像メモリ制御部23より読み取られた画像
データを補間処理又は重複処理を行うものである。27は
補間処理部34で補間処理された画像データ36をアナログ
画像信号に変換するデジタルアナログ変換器である。28
はアナログ画像信号を写真印画紙等の記録紙に記録する
記録制御部である。

上記構成につき、その動作を以下に説明する。

デジタル回線等により送られてくる画像データは回線
制御部21を介してCPU20により画像メモリ制御部23内の
メモリに記憶されるように制御される。このメモリは多
値データと２値データを共有するメモリで、このメモリ
空間のアドレスにより互いの領域を分割して記憶する。
即ち、写真情報等の階調データと文字データ等の２値デ
ータはメモリのアドレス空間を分離して記憶するもので
ある。

記録に先立ち、まずCPU20によりCPUバス22を介して、
多値データカウンタ制御部25には写真情報等の階調デー
タ（多値データ）の記録ライン数を、２値データカウン
タ制御部24には文字データ（２値データ）の記録ライン
数を設定する。これらのパラメータは回線制御部21より
送られてくる写真情報の中に決められたフォーマットと
して指定される事ができる。

次に、CPU20により動作開始がタイミング制御部26に
指定されると入力同期信号29と同期して多値データ読み
取りのためのイネーブル信号31が出力し、まず画像メモ
リ制御部23内の多値データが読み取られる。

この時、多値データカウンタ制御部25にも同様のイネ
ーブル信号31と共に同期信号35が接続されているので、
このイネーブル期間中の同期信号を計数し、その読み取
りラインの終了信号37により多値データの読み取りを終
了する。この様に、多値データの読み取りが終了すると
前述のイネーブル信号31がOFFし、タイミング制御部26
より２値データの読み取りのためのイネーブル信号32が
出力し、同様に画像メモリ23内の２値データを読み取
る。この時も、２値データカウンタ制御部26にも同様の
イネーブル信号32と共に同期信号35が接続されているの
で、このイネーブル期間中の同期信号を計数し、その読
み取りラインの終了信号28により２値データの読み取り
を終了すると共に、イネーブル信号32をOFFさせる。

又、多値データの読み取りの場合、読み取りクロック
33により、画像メモリ23内の多値データの読み取りアド
レスの更新とデータの読み取りタイミングを与え、同様
に、２値データの読み取りの場合も読み取りクロック33
により、画像メモリ23内の２値データの読み取りとデー
タの読み取りタイミングを与えるものである。

上記の画像メモリ制御部23により処理された画像デー
タ30は内挿補間処理部34により多値データの時ライン毎
の加算平均により補間処理を行ない、２値データの時は
ライン毎の重複処理を行なう事により高密度の画像デー
タを生成する。即ち、例えばライン方向の副走査線密度
が4.7本/mmの時４ラインの補間処理を行なう事により実
質的に18.8本/mmの画像データが得られる。

更に、第１図（ｂ）を参照し多値データ読み取りと２
値データ読み取りの動作を説明する。

同図に示す如く、画像メモリ内の多値データと２値デ
ータを領域を分離して格納する場合、２値データも多値
データと同様にバイト構成で格納されるが、この各画像
データの読み取りに対し、多値データの場合は主走査方
向（同期信号間の画像データ列）のアドレスに対し１バ
イト毎のデータを読み取ればよく、全データの読み取り
終了で次のラインアドレスを切り替えていく。

しかし、２値データは主走査方向のアドレスに対し、
まず１バイト構成の中のMSBデータ、即ちD7データから
順に読み出し、最後LSBデータD0まで、１バイトデータ
をマルチプレクスして切り替えていけば良い事になる。
つまり、２値データの読み取りは８個の各ビットデータ
を読み取り、バイトデータの読み取り終了で次のライン
アドレスを切り替えていけば２値データの読み取りが行
なえる。

このように各処理を経た画像データ36はD/A変換器27
を介して記録制御部28により、記録装置でレーザー光源
等により記録紙上に記録される。

上記第１図の構成における画像メモリ制御部23の更に
詳細なブロック図を第２図と第３図に示す。

第２図において、55は多値画像データと２値画像デー
タとをこのメモリ空間のアドレスにより互いに領域を分
割して記憶する画像メモリで、70,71はそれぞれ画像メ
モリ55に接続されるアドレス線、データ線である。51,5
6,60はそれぞれCPU側から画像メモリ55に書込み読み出
しを行なうためのデータ信号54用の双方向データバッフ
ァ、アドレス信号58用のアドレスバッファ、コントロー
ル信号59用のバッファである。61は画像メモリ55に対し
書込み及び読み出しを制御するR/W制御部で、制御信号
線68により画像メモリ55の書込みと読み出しの切り替え
を行なう。一方、50は画像メモリ55よりデータを読み出
す時の出力データバッファで、53はその出力データであ
る。52,57,73は、それぞれCPUよりデータ信号54を介し
て画像メモリの読み取りアドレスを設定するためのラッ
チ、カウンター及びアドレスバッファである。64は画像
メモリ55の読み取り開始のアドレスを設定する制御線、
65はその読み取りアドレスを更新するアドレスクロッ
ク、62はデータ読み取りクロック33により１ラインの読
み取り画素数をカウントするカウンター、66はその読み
取り終了信号である。63は画像メモリ55に接続されるア
ドレス信号のバッファで、ライン方向のアドレス制御を
行なう。又、上記の制御バッファ50,51等はCPUからの動
作指令信号72によりその開閉制御が行なわれ、通常記録
時は画像メモリ55は読みだし状態に設定される。

更に、第３図に於いて、75は画像メモリ55からの出力
画信号53用のラッチ、78はバッファ、30は変換された出
力画信号で補間処理部34に出力する。81はカウンター
で、１ラインの読み取り終了信号66により３ビットのア
ドレス指定信号84,85,86を出力し、これがマルチプレク
サー76に接続されている。77はフリップフロップで、２
値データ92をラッチしバッファ79を介して多値データに
変換する。又、82,83はゲート回路で、多値データ読み
取り時、及び２値データ読み取り時のアドレス更新のた
めのアドレスクロック65を生成する。88は２値データ／
多値データの読み取りの切り替え信号、89は出力画信号
30のストローブ信号である。

上記構成につき、その動作を第２図、第３図を参照し
ながら以下に説明する。

なお、第４図、第５図は第１図に示す構成による動作
タイミングを示す図であり、特に第５図は第４図に示し
た１走査同期信号間のタイミングを示すものである。ま
た、各信号線の名称と意味はそれぞれ第１図、第２図、
第３図で示したものと同一である。

外部の計算機等で処理された画像データがデジタル回
線等により送られてくる場合、画像データはCPU20によ
り回線制御部21を介して画像メモリ制御部23内の画像メ
モリ55に多値データと２値データをメモリ空間アドレス
に互いの領域を分割して記憶するように行なう。この回
線制御部21はシリアル転送をパラレルに変換するなど、
CPU20がデータを取り込むためのプロトコル変換処理を
行なう制御部であり、このため、送られてくる画像デー
タ内の階調データ（多値データ）の記録すべきライン数
や文字データ（２値データ）の記録ライン数等は、例え
ばHDLC（ハイレベルデータリンクコントロール）手順に
基づくフォーマットを利用すれば、簡単に写真情報の中
に組み入れる事ができ、所要のパラメータ情報として認
識することができる。即ち、ここで動作指令信号72をOF
Fする事によりデータバッファ51、アドレスバッファ5
6、コントロールバッファ60が開かれ、データ信号54、
アドレス信号58、コントロール信号59がデータ信号71、
アドレス信号70、及びR/W制御部61を介した制御信号線6
8としてそれぞれ画像メモリ55に接続され、CPU20側から
自由に書込み読み出しが可能となり、前述の如く所定の
アドレスから画像データを格納する。

一方、データバッファ50、アドレスバッファ73,63は
閉じて、外部からの読み出しは禁止されるようになる。
つまり、画像メモリ55は双方向からアクセスのできるメ
モリとして使用できる構造となっている。

このように１原稿分の画像データが画像メモリ55に記
憶された後、記録に先立ち所定のパラメータを以下の如
く設定する。

画像メモリ55の読み取り開始アドレスを制御線64を介
してラッチ52に設定する。これは写真情報の大きさによ
り収容する画像データのサイズが異なるため、読み取り
の先頭アドレスを決定することによりメモリの有効活用
を図るために行なわれるもので、これにより記録紙上に
余白部を作らない利点がある。この時、多値データの画
像メモリ55の格納先頭アドレスが読み取り開始アドレス
となる。

多値データカウンター制御部25に多値データの読み取
りライン数を、２値データカウンター制御部24には２値
データの読み取りライン数を設定する。

次に、CPU20により動作指令信号72をONし、タイミン
グ制御部26に指示されると入力同期信号29と同期して同
期信号35が出力し、同時に多値データ読み取りのための
イネーブル信号31もONする。この時、多値/2値データ切
り替え信号もONとなり、前述の動作とは反対に、データ
バッファ51,56,60は閉じ画像メモリ55に接続されたデー
タ信号71、アドレス信号70はそれぞれデータバッファ5
0、アドレスバッファ73,63とを介して外部の読み取りク
ロックにより読み取られるように制御される。

このように多値データの読み取り期間中は出力信号デ
ータ53はマルチプレクサー76とラッチ75の両方に入力さ
れるが、前述の如く多値/2値切り替え信号88がONのた
め、バッファ79からの出力は生じなく、バッファ78より
多値データの出力記録信号30が得られるようになる。
今、１ラインの読み取り画素数を2048とすると、読み取
りクロック33によりカウンタ62はライン方向の画素数を
カウントし、そのラインアドレス信号70をバッファ63を
介して画像メモリ55に接続しそのアドレスを更新してい
く。しかるに、１ラインの読み取りクロック33が2048画
素になると、カウンタ62によりパルス状のライン読み取
り終了信号66が出力し、カウンター62を初期状態にリセ
ットすると共に、カウンター81により３ビットのアドレ
ス指定84,85,86を出力ゲート回路82,83により１ライン
の読み取り終了と同期してアドレスクロック65を生ずる
様に動作する。これは第４図のタイミングから分かる様
に多値データの読み取り期間中は同様の動作を継続す
る。ここで、データストローブ信号89は読み取りクロッ
ク33よりアドレス指示された画像メモリ55内の出力デー
タ53をラッチするようにタイミングを変更したものであ
る。

このように、多値データの記録はイネーブル信号31が
ON中の多値データカウンタ制御部25に指定された読み取
りライン数、即ち同期信号35をカウントすることにより
行ない、カウンタの内容が“0"になるとパルス状の読み
取り終了信号37が出力し、イネーブル信号31をOFFす
る。これにより多値データの読み取りが終了する。引き
続いて多値/2値切り替え信号88がOFFし、２値データの
読み取りが開始される。

今、２値データ記録の例として、第６図に示した文字
データの場合について述べる。

通常、漢字等の文字フォントは16×16ドット、24×24
ドット、32×32ドット等のパターンで表わされており、
１例として24×24ドットのフォントパターンを使用する
場合は、これを１アドレスに対し３バイト（各バイトは
図に示したD7からD0迄の８ビットで表わされ合計24ビッ
ト）の２値データとし、これを24個のアドレスに分割し
たデータ構造のものを採用するのが普通である。即ち、
例で示した漢字データをライン方向に配列する場合、24
×３＝72のアドレス空間に１文字分のデータが占有され
る事になるため、これを画像メモリ55に格納する場合は
記録する走査方向の画素数が2048の時、“0"から“7FF"
のアドレスまでデータ１のバイトデータを格納し、“80
0"から“FFF"のアドレスまでデータ２のバイトデータ
を、同様に“1000"から“17FF"のアドレスまでデータ３
のバイトデータを格納すれば良い。即ち、文字間隔が
“0"の時85文字分の文字データが配列できる事になり、
次の行の文字データは“1800"のアドレスから文字デー
タを順次格納すれば２行以上の文字配列が作成できる。
これらの文字データはバイト単位毎に格納されているた
め、読み取りの際はバイトデータから各ビット、即ちD7
からD0までの８個のビットデータに展開し、D7,D6……D
0と順番に取り出さす事により文字パターンの記録を行
なうことができる。このような配列により文字と文字の
間隔は格納するライン方向のアドレス間隔により１ドッ
ト毎に可変出来、又行間隔も文字間のビット間隔により
ドット毎に容易に設定する事が可能である。

次に、文字パターンの読み取りおよびデータ変換部の
動作について第３図を用いて説明する。前述の如く、多
値データの読み取りが終了し多値/2値切り替え信号88が
OFFすると同期信号35と同期して２値データ読み取りの
ためのイネーブル信号32がONする。この時、画像メモリ
55から読み出された画信号53は多値データ読み取りと同
様に、マルチプレクサー76とラッチ75の両方に入力され
るが、多値/2値切り替え信号88がOFFのため、バッファ7
8からの出力は生じなくバッファ79を介した出力画信号3
0が得られる事になる。今、前述と同様に、文字データ
も１ラインの読み取り画素数が2048とすると、読み取り
クロック33によりカウンター62はライン方向の画素数を
カウントし、そのラインアドレス信号70をバッファ63を
介して画像メモリ55に接続し、その読み取りアドレスを
更新して行く。この場合、カウンター81は初期状態のま
まであるのでカウンタ81は３ビットのアドレス指定信号
84,85,86は“0"のままである。このため、アドレス指定
信号によるマルチプレクサー76からバイトデーターの内
まずD7のビットデータを選択し、その２値データ信号92
を出力する。この信号はデータストローブ信号89により
フリップフロップ77を介して２値データ92をラッチす
る。このラッチされた信号は論理レベル“0"又は“1"の
２値データ信号のままであるので、バッファ79を介し
“00"又は“FF"のバイト、即ち多値データに変換する事
により多値データと共通の記録処理系を構成することが
可能となる。

しかるに、１ラインの読み取りクロック33が2048画素
になるとカウンター62によりパルス状のライン読み取り
終了信号66が出力し、カウンタ62をリセットすると共に
カウンター81は３ビットのアドレス指定信号84,85,86を
出力する。このアドレス指定信号によりマルチプレクサ
ー76はバイトデータの内D6のビットデータを選択しその
２値データ信号92を出力する。これは第４図のタイミン
グから分かる様にD0のビットデータ迄同様の動作を継続
する。しかるに、D0のビットデータの読み取りが終了す
るとバイトデータ（データ１）の読み取りが終了し、ア
ドレス指定信号84,85,86の論理とカウンター62より出力
されるライン読み取り終了信号66の論理により、ゲート
回路82,83が開きラインアドレスクロック65を出力す
る。これにより文字データの次のバイトデータ（データ
２）の読み取りアドレスをカウンタ57に設定し、その文
字データを画像メモリ55から読み取りを開始するように
行なう。

以下同様に、２値データの読み取りはイネーブル信号
32がON中の２値データカウンター制御部24に設定された
読み取りライン数、即ち同期信号35をカウントすること
により行ない、カウンタの内容が“0"になるとパルス状
の読み取り終了信号38が出力し、イネーブル信号32をOF
Fする。これにより２値データの読み取りが終了する。

次に、補間処理動作について、第１図（ａ）と第７図
に示したタイミング図を参照して説明する。

前述の画像メモリ55により読み取られた画像データ30
は内挿補間処理部34に入力されるが、例えば補間処理部
が４ラインの内挿補間処理を行なう場合、第４図に示し
た様に、同期信号35の1/4の同期信号を新しく作り、こ
れにより１ライン毎の画像データの補間処理を行なう。
即ち、多値データの場合はライン♯Ｎと♯（Ｎ＋１）を
利用し、これらの加算平均データを♯（N,N＋１）とす
ると♯N,（♯Ｎ＋♯（N,N＋１））/2,（♯（N,N＋１）
＋♯（Ｎ＋１））/2、♯（Ｎ＋１）の４つのラインデー
タを生成する。これは通常３つのラインメモリを使用し
て行ない、前ラインの画像データと現ラインの画像デー
タの加算平均を行なう事により行なうものである。

又、２値データの場合は加算平均を行なわず、４ライ
ン分同一のデータを重複処理させることにより行なう。
これは前述と同様のラインメモリを使用した場合、ライ
ンメモリを読み出すデータを加算平均せずに、単に４回
繰り返せば良い。つまり、内挿補間処理部34は多値デー
タの場合は加算平均を行ない、２値データの場合は単純
に重複処理を行なう。この多値データと２値データの切
り替えは前述と同様の切り替え手段によって行なうこと
ができる。この方法により、実質的にライン方向の密度
は４倍になり、高密度の画像データが再生できる。本例
では４ラインの補間処理の場合を説明したが、これは８
ライン、あるいは16ラインにする事も容易に可能であ
る。この補間処理部34で得られた高密度の画像データ36
はデジタル／アナログ変換器27でアナログ信号に変換さ
れた後、記録制御部28により写真印画紙等の記録紙上に
記録される。

以上の様に本実施例によれば、２値データの読み取り
も多値データと同様のバイトデータに変換することによ
り、共通の記録処理を構成することができ、補間処理を
行なうことにより多値データはより滑らかに、２値デー
タはより鮮明になり高品質の記録が可能となるものであ
る。特に、階調データの記録では走査線の目立たない記
録が可能である。

発明の効果 以上の様に、本発明によれば多値データと２値データ
の混在した画情報を同一のメモリ内に領域を分割して格
納し、これを階調記録のできる記録装置で記録する際
に、多値データと２値データの読み取りを各々の記録中
に応じて切り替えて制御し、２値データの記録に対して
はビット毎の画素データをバイトデータと同様の形式に
変換して、その読み取りアドレスを更新させて行ない、
更にその画像データに対し補間処理を行なう事により高
品質の画像データが再生でき、多値データと２値データ
の記録の共通化が図れる特徴を有するものである。

この場合、文字データ等の２値データの文字間隔、及
び行間隔も画像メモリ上の文字情報の格納アドレスを変
更することにより容易に対応でき、その工業的価値は大
なるものがある。

【図面の簡単な説明】

第１図（ａ）は本発明の１実施例における画信号処理素
のブロック結線図、第１図（ｂ）は同装置の要部である
メモリ空間の概念図、第２図、第３図は同装置の要部詳
細ブロック結線図、第４図、第５図、第７図は同装置の
要部タイミング波形図、第６図は本発明による文字デー
タの処理を示す図、第８図は従来の画信号処理装置のブ
ロック結線図である。 20…CPU、21…回線制御部、23…画像メモリ制御部、24
…文字データカウンタ制御部、25…多値データカウンタ
制御部、26…タイミング制御部、27…D/A変換器、28…
記録制御部、34…補間処理部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三宮 邦夫 神奈川県川崎市多摩区東三田３丁目10番 １号 松下技研株式会社内 (72)発明者 中里 克雄 神奈川県川崎市多摩区東三田３丁目10番 １号 松下技研株式会社内 (56)参考文献 特開 昭63−59679（ＪＰ，Ａ) 特開 昭59−45765（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力画像データに対し、多値画像データと
   ２値画像データをこのメモリ空間のアドレスにより互い
   に領域を分割し共有して記憶する記憶手段と、前記記憶
   手段に格納された画像データのメモリ空間の読み取り開
   始アドレスを指定するアドレス指定手段と、前記記憶手
   段から読み取られる前記画像データの多値画像データと
   ２値画像データの各々の記録長を計数する第１のカウン
   タ手段と、前記多値画像データと２値画像データの選択
   を前記画像データの記録長に応じて前記記憶手段に指示
   する第１の切替手段と、前記多値画像データと２値画像
   データのライン方向の画素数をバイト単位毎に読み取り
   計数し制御信号を出力する第２のカウンタ手段と、前記
   記憶手段にバイト単位で格納された２値画像データの読
   み取りに対し、前記第２のカウンタ手段からの制御信号
   によりビット指定のアドレスを発生するアドレス発生手
   段と、前記記憶手段からバイト単位に読み取られた２値
   画像データを前記アドレス発生手段により指示されたビ
   ット毎の画素データに変換し、さらに画素データをビッ
   ト拡張により多値の画素データとして出力するデータ変
   換手段と、前記第２のカウンタ手段からの制御信号によ
   り前記読み取り開始アドレスを切り替える第２の切替手
   段と、前記記憶手段の読み取り開始アドレスの切り替え
   により、前記記憶手段から読み取られた多値画像データ
   と前記データ変換手段からの多値の画素データとを連続
   する多値画像データとして連結し、更に多値画像データ
   を内挿補間で密度変換する補間処理手段と、前記補間処
   理手段から読み出されたデジタル画像データをアナログ
   画像信号に変換するデジタル／アナログ変換手段と、前
   記デジタル／アナログ変換手段が出力したアナログ画像
   信号に基づき階調記録を行う記録手段とを具備する画信
   号処理装置。