JP2613979B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2613979B2 JP2613979B2 JP2653891A JP2653891A JP2613979B2 JP 2613979 B2 JP2613979 B2 JP 2613979B2 JP 2653891 A JP2653891 A JP 2653891A JP 2653891 A JP2653891 A JP 2653891A JP 2613979 B2 JP2613979 B2 JP 2613979B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- substrate
- display device
- gate bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下では「ＴＦＴ」と称する）を用いたアクティブマトリ
クス表示装置に関する。
下では「ＴＦＴ」と称する）を用いたアクティブマトリ
クス表示装置に関する。
【０００２】
【従来の技術】図１０に従来のアクティブマトリクス表
示装置の断面図を示す。図１１に図１０のアクティブマ
トリクス表示装置の等価回路図を示す。アクティブマト
リクス基板１５０では、図１０に示すように、ガラス等
からなる第１の絶縁性基板１０１上に、ＴＦＴ１０２及
び絵素電極１０３がマトリクス状に設けられている。Ｔ
ＦＴ１０２には走査信号を供給するゲートバス配線１１
４及び映像信号を供給するソースバス配線１１５が接続
されている（図１１）。更にこの基板上の全面に、通
常、ポリイミド膜からなる配向膜１０４が形成され、配
向膜１０４には配向処理が施されている（図１０）。
示装置の断面図を示す。図１１に図１０のアクティブマ
トリクス表示装置の等価回路図を示す。アクティブマト
リクス基板１５０では、図１０に示すように、ガラス等
からなる第１の絶縁性基板１０１上に、ＴＦＴ１０２及
び絵素電極１０３がマトリクス状に設けられている。Ｔ
ＦＴ１０２には走査信号を供給するゲートバス配線１１
４及び映像信号を供給するソースバス配線１１５が接続
されている（図１１）。更にこの基板上の全面に、通
常、ポリイミド膜からなる配向膜１０４が形成され、配
向膜１０４には配向処理が施されている（図１０）。
【０００３】対向基板１６０では、第２の絶縁性基板１
０５上に、透明電極からなる対向電極１０６がほぼ全面
に形成され、対向電極１０６上には、配向処理が施され
た配向膜１０７が形成されている。アクティブマトリク
ス基板１５０及び対向基板１６０の間には、スペーサと
してプラスチックビーズ１０９が挟まれ、これらの基板
１５０及び１６０の間隔を一定に保っている。図９に示
すように、アクティブマトリクス基板１５０と対向基板
１６０とは互いに長辺が交差するように貼り合わされ、
図１０に示すように、アクティブマトリクス基板１５０
及び対向基板１６０の間には、液晶１１０がシール樹脂
１０８によって封入されている。
０５上に、透明電極からなる対向電極１０６がほぼ全面
に形成され、対向電極１０６上には、配向処理が施され
た配向膜１０７が形成されている。アクティブマトリク
ス基板１５０及び対向基板１６０の間には、スペーサと
してプラスチックビーズ１０９が挟まれ、これらの基板
１５０及び１６０の間隔を一定に保っている。図９に示
すように、アクティブマトリクス基板１５０と対向基板
１６０とは互いに長辺が交差するように貼り合わされ、
図１０に示すように、アクティブマトリクス基板１５０
及び対向基板１６０の間には、液晶１１０がシール樹脂
１０８によって封入されている。
【０００４】このアクティブマトリクス表示装置では、
絵素電極１０３と対向電極１０６との間には、液晶層１
１０及び配向膜１０４、１０７が存在し、これらによっ
て図１１に示すようにコンデンサ１１１が形成されてい
る。コンデンサ１１１の一方の電極は絵素電極１０３で
あり、他方の電極は対向電極１０６である。絵素電極１
０３にはＴＦＴ１０２のドレイン電極１０２ｄが接続さ
れ、対向電極１０６には各対向電極１０６に共通の共通
配線１１２が接続されている。ＴＦＴ１０２のソース電
極１０２ｓには、ソースバス配線１１５が接続されてい
る。ゲートバス配線１１４及びソースバス配線１１５
は、それぞれシール樹脂１０８の外側で電極端子に接続
されている。
絵素電極１０３と対向電極１０６との間には、液晶層１
１０及び配向膜１０４、１０７が存在し、これらによっ
て図１１に示すようにコンデンサ１１１が形成されてい
る。コンデンサ１１１の一方の電極は絵素電極１０３で
あり、他方の電極は対向電極１０６である。絵素電極１
０３にはＴＦＴ１０２のドレイン電極１０２ｄが接続さ
れ、対向電極１０６には各対向電極１０６に共通の共通
配線１１２が接続されている。ＴＦＴ１０２のソース電
極１０２ｓには、ソースバス配線１１５が接続されてい
る。ゲートバス配線１１４及びソースバス配線１１５
は、それぞれシール樹脂１０８の外側で電極端子に接続
されている。
【０００５】図１１のアクティブマトリクス表示装置を
駆動するためには、最上段のゲートバス配線１１４から
順次走査パルス信号１１６を入力し、ゲートバス配線１
１４に接続されたそれぞれのＴＦＴ１０２をオン状態と
する。この走査パルス信号に同期して、ソースバス配線
１１５から映像信号１１７を入力すると、各絵素電極１
０３と対向電極１０６との間の液晶層に電圧が印加さ
れ、表示が行われる。対向電極１０６には、絵素電極１
０３に加わる直流成分を相殺するためのＤＣバイアス電
圧１１８が印加される。
駆動するためには、最上段のゲートバス配線１１４から
順次走査パルス信号１１６を入力し、ゲートバス配線１
１４に接続されたそれぞれのＴＦＴ１０２をオン状態と
する。この走査パルス信号に同期して、ソースバス配線
１１５から映像信号１１７を入力すると、各絵素電極１
０３と対向電極１０６との間の液晶層に電圧が印加さ
れ、表示が行われる。対向電極１０６には、絵素電極１
０３に加わる直流成分を相殺するためのＤＣバイアス電
圧１１８が印加される。
【０００６】図１１の等価回路図で表される従来のアク
ティブマトリクス表示装置では、ゲートバス配線１１４
及びソースバス配線１１５が基板上で絶縁膜を介して交
差しているため、これらの配線間の短絡、段差部での断
線不良等が発生し易く、表示装置を高い歩留りで得られ
ないという問題点がある。
ティブマトリクス表示装置では、ゲートバス配線１１４
及びソースバス配線１１５が基板上で絶縁膜を介して交
差しているため、これらの配線間の短絡、段差部での断
線不良等が発生し易く、表示装置を高い歩留りで得られ
ないという問題点がある。
【０００７】このような問題点を解決したものとして、
特願平２−２４９０２に記載されている表示装置があ
る。この表示装置は図１２の等価回路図に示す構成を有
しており、その表示装置を構成するアクティブマトリク
ス基板の一例として、図１３の平面図に示すものがあ
る。この表示装置では、ＴＦＴ１のゲート電極２ａはゲ
ートバス配線２に接続され、ＴＦＴ１のソース電極１５
は、このＴＦＴ１の次の列のＴＦＴ１のゲート電極１５
が接続されているゲートバス配線２に、電極線３７を介
して接続されている。電極線３７はＴｉ等の金属薄膜か
らなり、図１３に示すように、ゲートバス配線２上の絶
縁膜に形成されたコンタクトホール２５を介して、ゲー
トバス配線２に接続されている。図１３に対向する対向
基板上には、各絵素電極１９に対向して映像信号電極４
が形成されている。ゲートバス配線２と交差する方向に
配列された各映像信号電極４は、共通の映像信号線３４
に接続されている。
特願平２−２４９０２に記載されている表示装置があ
る。この表示装置は図１２の等価回路図に示す構成を有
しており、その表示装置を構成するアクティブマトリク
ス基板の一例として、図１３の平面図に示すものがあ
る。この表示装置では、ＴＦＴ１のゲート電極２ａはゲ
ートバス配線２に接続され、ＴＦＴ１のソース電極１５
は、このＴＦＴ１の次の列のＴＦＴ１のゲート電極１５
が接続されているゲートバス配線２に、電極線３７を介
して接続されている。電極線３７はＴｉ等の金属薄膜か
らなり、図１３に示すように、ゲートバス配線２上の絶
縁膜に形成されたコンタクトホール２５を介して、ゲー
トバス配線２に接続されている。図１３に対向する対向
基板上には、各絵素電極１９に対向して映像信号電極４
が形成されている。ゲートバス配線２と交差する方向に
配列された各映像信号電極４は、共通の映像信号線３４
に接続されている。
【０００８】
【発明が解決しようとする課題】この表示装置では、ア
クティブマトリクス基板上に映像信号を供給するソース
バス配線が存在しないため、前述のゲートバス配線及び
ソースバス配線間の短絡、段差部での断線不良等が発生
し易いという問題点を解決することができる。しかし、
この表示装置では、ＴＦＴ１のソース電極１５とゲート
バス配線２とを電気的に接続している金属薄膜からなる
電極線３７が存在するため、絵素電極１９の面積を大き
くすることができない。従って、表示画面の開口率を増
大させることができないという問題点がある。
クティブマトリクス基板上に映像信号を供給するソース
バス配線が存在しないため、前述のゲートバス配線及び
ソースバス配線間の短絡、段差部での断線不良等が発生
し易いという問題点を解決することができる。しかし、
この表示装置では、ＴＦＴ１のソース電極１５とゲート
バス配線２とを電気的に接続している金属薄膜からなる
電極線３７が存在するため、絵素電極１９の面積を大き
くすることができない。従って、表示画面の開口率を増
大させることができないという問題点がある。
【０００９】本発明はこのような問題点を解決するもの
であり、本発明の目的は、ゲートバス配線とソースバス
配線との交差部分が存在せず、しかも開口率の大きなア
クティブマトリクス表示装置を提供することである。
であり、本発明の目的は、ゲートバス配線とソースバス
配線との交差部分が存在せず、しかも開口率の大きなア
クティブマトリクス表示装置を提供することである。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、第１及び第２の絶縁性基板と、該第
１及び該第２の基板間に封入され液晶層と、該第１の基
板上に列を成して設けられた絵素電極と、該絵素電極の
それぞれに接続されて列を成す薄膜トランジスタと、該
薄膜トランジスタのゲート電極に接続されたゲートバス
配線と、列を成す該薄膜トランジスタのソース電極を該
列の次の列の薄膜トランジスタに接続された該ゲートバ
ス配線に接続するための透明電極線と、該絵素電極のそ
れぞれに対向して該第２の基板上に設けられた映像信号
電極と、を備え、該絵素電極が該透明電極線上に絶縁膜
を介して重畳されており、そのことによって上記目的が
達成される。
リクス表示装置は、第１及び第２の絶縁性基板と、該第
１及び該第２の基板間に封入され液晶層と、該第１の基
板上に列を成して設けられた絵素電極と、該絵素電極の
それぞれに接続されて列を成す薄膜トランジスタと、該
薄膜トランジスタのゲート電極に接続されたゲートバス
配線と、列を成す該薄膜トランジスタのソース電極を該
列の次の列の薄膜トランジスタに接続された該ゲートバ
ス配線に接続するための透明電極線と、該絵素電極のそ
れぞれに対向して該第２の基板上に設けられた映像信号
電極と、を備え、該絵素電極が該透明電極線上に絶縁膜
を介して重畳されており、そのことによって上記目的が
達成される。
【００１１】
【実施例】本発明の実施例について以下に説明する。
【００１２】図１に本実施例の表示装置を構成するアク
ティブマトリクス基板の平面図を示す。図２（ａ）に図
１のＡ−Ａ線に沿った断面図を、図２（ｂ）に図１のＢ
−Ｂ線に沿った断面図をそれぞれ示す。また、図３〜図
６に図１のアクティブマトリクス基板の製造工程を示
す。図３〜図６に於て、それぞれ（ａ）はアクティブマ
トリクス基板の平面図を、（ｂ）は（ａ）のＡ−Ａ線に
沿った断面図である。本実施例のアクティブマトリクス
表示装置を製造工程に従って説明する。ガラス基板等か
らなる第１の絶縁性基板１０上に、スパッタリング法に
よりＴａ金属薄膜を形成した。このＴａ金属薄膜をフォ
トリソグラフィ法及びエッチングにより、図３（ａ）に
示すゲートバス配線２及びゲート電極２ａの形状にパタ
ーニングした。図３（ｂ）には、前述のように、図３の
Ａ−Ａ線に沿った断面図を示してある。
ティブマトリクス基板の平面図を示す。図２（ａ）に図
１のＡ−Ａ線に沿った断面図を、図２（ｂ）に図１のＢ
−Ｂ線に沿った断面図をそれぞれ示す。また、図３〜図
６に図１のアクティブマトリクス基板の製造工程を示
す。図３〜図６に於て、それぞれ（ａ）はアクティブマ
トリクス基板の平面図を、（ｂ）は（ａ）のＡ−Ａ線に
沿った断面図である。本実施例のアクティブマトリクス
表示装置を製造工程に従って説明する。ガラス基板等か
らなる第１の絶縁性基板１０上に、スパッタリング法に
よりＴａ金属薄膜を形成した。このＴａ金属薄膜をフォ
トリソグラフィ法及びエッチングにより、図３（ａ）に
示すゲートバス配線２及びゲート電極２ａの形状にパタ
ーニングした。図３（ｂ）には、前述のように、図３の
Ａ−Ａ線に沿った断面図を示してある。
【００１３】次に、この基板１０上の全面に、窒化シリ
コン膜、アモルファスシリコン膜、ｎ+型アモルファス
シリコン膜を順次プラズマＣＶＤ法により形成した。こ
の窒化シリコン膜がゲート絶縁膜１２となる。このアモ
ルファスシリコン膜、及びｎ+型アモルファスシリコン
膜のパターニングを行い、図４（ａ）及び（ｂ）に示す
ように、ゲート電極２ａ上に半導体層１３及びコンタク
ト層１４を形成した。次に、ゲート絶縁膜１２のパター
ニングを行い、ゲートバス配線２上のゲート絶縁膜１２
の部分に、コンタクトホール２５を形成した。
コン膜、アモルファスシリコン膜、ｎ+型アモルファス
シリコン膜を順次プラズマＣＶＤ法により形成した。こ
の窒化シリコン膜がゲート絶縁膜１２となる。このアモ
ルファスシリコン膜、及びｎ+型アモルファスシリコン
膜のパターニングを行い、図４（ａ）及び（ｂ）に示す
ように、ゲート電極２ａ上に半導体層１３及びコンタク
ト層１４を形成した。次に、ゲート絶縁膜１２のパター
ニングを行い、ゲートバス配線２上のゲート絶縁膜１２
の部分に、コンタクトホール２５を形成した。
【００１４】次に、この基板１０上の全面にＴｉ金属薄
膜を形成した。このＴｉ金属薄膜のパターニングを行
い、図５（ａ）に示す形状のソース電極１５及びドレイ
ン電極１６を形成した。このときコンタクト層１４の中
央部もエッチング除去され、ソース電極１５の下方の部
分と、ドレイン電極１６の下方の部分とに分割される。
以上により、ＴＦＴ１が完成する。
膜を形成した。このＴｉ金属薄膜のパターニングを行
い、図５（ａ）に示す形状のソース電極１５及びドレイ
ン電極１６を形成した。このときコンタクト層１４の中
央部もエッチング除去され、ソース電極１５の下方の部
分と、ドレイン電極１６の下方の部分とに分割される。
以上により、ＴＦＴ１が完成する。
【００１５】次に、この基板１０上の全面に、ＩＴＯ
（Indium tinoxide）膜を形成し、パターニングを行っ
て、図６（ａ）に示すように、ＴＦＴ１のソース電極１
５とゲートバス配線２とを電気的に接続する透明電極線
１７を形成した。透明電極線１７の一方の端部はＴＦＴ
１のソース電極１５上に重畳され（図６（ｂ））、他方
の端部はコンタクトホール２５上にも形成される。図６
（ａ）の構成により、ＴＦＴ１のソース電極１５は、該
ＴＦＴ１の次の列のＴＦＴ１に接続されたゲートバス配
線２に電気的に接続される。また、図６（ａ）では図示
していないが、最下段のＴＦＴ１の列の各ソース電極１
５は、ゲート電極を有していない一本の疑似ゲートバス
配線に接続されている。疑似ゲートバス配線にはＴＦＴ
は接続されていない。
（Indium tinoxide）膜を形成し、パターニングを行っ
て、図６（ａ）に示すように、ＴＦＴ１のソース電極１
５とゲートバス配線２とを電気的に接続する透明電極線
１７を形成した。透明電極線１７の一方の端部はＴＦＴ
１のソース電極１５上に重畳され（図６（ｂ））、他方
の端部はコンタクトホール２５上にも形成される。図６
（ａ）の構成により、ＴＦＴ１のソース電極１５は、該
ＴＦＴ１の次の列のＴＦＴ１に接続されたゲートバス配
線２に電気的に接続される。また、図６（ａ）では図示
していないが、最下段のＴＦＴ１の列の各ソース電極１
５は、ゲート電極を有していない一本の疑似ゲートバス
配線に接続されている。疑似ゲートバス配線にはＴＦＴ
は接続されていない。
【００１６】透明電極線１７を形成した基板１０上の全
面に、窒化シリコン膜をプラズマＣＶＤ法を用いて形成
し、ＴＦＴ１と透明電極線１７とを覆う部分のみを残す
ことにより、保護膜１８を形成した（図１（ａ）及び
（ｂ））。保護膜１８はポリイミド樹脂を用いて形成し
てもよく、その場合にはポリイミドをスピンナーで塗布
し、焼成後、パターニングすることにより、保護膜１８
が形成される。
面に、窒化シリコン膜をプラズマＣＶＤ法を用いて形成
し、ＴＦＴ１と透明電極線１７とを覆う部分のみを残す
ことにより、保護膜１８を形成した（図１（ａ）及び
（ｂ））。保護膜１８はポリイミド樹脂を用いて形成し
てもよく、その場合にはポリイミドをスピンナーで塗布
し、焼成後、パターニングすることにより、保護膜１８
が形成される。
【００１７】次に、この基板上の全面にＩＴＯ膜を形成
し、パターニングを行って図１に示す形状の絵素電極１
９を形成した。絵素電極１９は透明電極線１７上にも保
護膜１８を挟んで形成される。更に基板１０上の全面に
配向膜（図示せず）を形成し、アクティブマトリクス基
板３０が完成する。
し、パターニングを行って図１に示す形状の絵素電極１
９を形成した。絵素電極１９は透明電極線１７上にも保
護膜１８を挟んで形成される。更に基板１０上の全面に
配向膜（図示せず）を形成し、アクティブマトリクス基
板３０が完成する。
【００１８】図７に本実施例のアクティブマトリクス表
示装置を構成する対向基板３１の平面図を示す。ガラス
基板等からなる第２の絶縁性基板上に、例えば富士ハン
トエレクトロニクステクノロジー社製のカラーモザイク
ＣＫのような黒色樹脂を用いて薄膜を形成し、図７の斜
線で示す形状にパターニングを行って遮光膜２２を形成
した。遮光膜２２に囲まれた窓状部２３は、後に貼り合
わされるアクティブマトリクス基板３０上の絵素電極１
９に対応している。また、窓状部２３の大きさは絵素電
極１９よりも小さく設定されており、アクティブマトリ
クス基板３０と貼り合わせた際に、絵素電極１９の周縁
部を覆うように設定されている。
示装置を構成する対向基板３１の平面図を示す。ガラス
基板等からなる第２の絶縁性基板上に、例えば富士ハン
トエレクトロニクステクノロジー社製のカラーモザイク
ＣＫのような黒色樹脂を用いて薄膜を形成し、図７の斜
線で示す形状にパターニングを行って遮光膜２２を形成
した。遮光膜２２に囲まれた窓状部２３は、後に貼り合
わされるアクティブマトリクス基板３０上の絵素電極１
９に対応している。また、窓状部２３の大きさは絵素電
極１９よりも小さく設定されており、アクティブマトリ
クス基板３０と貼り合わせた際に、絵素電極１９の周縁
部を覆うように設定されている。
【００１９】次に、この基板１０上の全面に、ＩＴＯ膜
をスパッタリング法により形成し、図７の一点鎖線で示
した間隙領域２４の部分を除去することにより、映像信
号電極４をパターン形成した。間隙領域２４は、アクテ
ィブマトリクス基板３１上に於ける、絵素電極１９間の
間隙、及びゲートバス配線２上の部分とをつなぐ連続し
た領域である。更に、この基板上の全面に配向膜（図示
せず）が形成され、対向基板３１が完成する。
をスパッタリング法により形成し、図７の一点鎖線で示
した間隙領域２４の部分を除去することにより、映像信
号電極４をパターン形成した。間隙領域２４は、アクテ
ィブマトリクス基板３１上に於ける、絵素電極１９間の
間隙、及びゲートバス配線２上の部分とをつなぐ連続し
た領域である。更に、この基板上の全面に配向膜（図示
せず）が形成され、対向基板３１が完成する。
【００２０】以上のようにして作製されたアクティブマ
トリクス基板３０及び対向基板３１は、前述の図９と同
様に貼り合わされ、液晶が封入され、アクティブマトリ
クス表示装置が完成する。
トリクス基板３０及び対向基板３１は、前述の図９と同
様に貼り合わされ、液晶が封入され、アクティブマトリ
クス表示装置が完成する。
【００２１】本実施例のアクティブマトリクス表示装置
の等価回路は、前述の図１２と同様である。ＴＦＴ１の
ドレイン電極１６に接続された絵素電極１９と、映像信
号電極４との間にコンデンサ６が形成され、誘電体とし
て液晶層及び配向膜が挟まれている。
の等価回路は、前述の図１２と同様である。ＴＦＴ１の
ドレイン電極１６に接続された絵素電極１９と、映像信
号電極４との間にコンデンサ６が形成され、誘電体とし
て液晶層及び配向膜が挟まれている。
【００２２】このアクティブマトリクス表示装置の駆動
方法について述べる。図１２に示すゲートバス配線端子
Ｇn-1、Ｇn、Ｇn-1…に、図８に示す走査パルス信号Ｓ
n-1、Ｓn、Ｓn-1…を順次入力する。ここでは、Ｇnに入
力される走査信号Ｓnに着目して説明する。Ｓnは、ＴＦ
Ｔ１をオン状態にするオン信号７１と、ＴＦＴ１をオフ
状態とするオフ信号７２と、補正信号７３とからなる。
補正信号７３は、前段のゲートバス配線端子Ｇn-1に接
続されているＴＦＴがオン状態となる時に、ゲートバス
配線端子Ｇn-1に接続されたＴＦＴのソース電極に、オ
フ信号７２とは異なる電位を与えるために設けられてい
る。このような走査信号は、各ゲートバス配線２に、図
１２の矢印で示す走査方向に、オン信号７１の時間だけ
シフトして入力される。これにより、Ｇnにオン信号７
１が入力されたときに、Ｇn+1には補正信号７３が入力
され、Ｇnに接続されたＴＦＴのソース電極には補正信
号７３が入力されることになる。
方法について述べる。図１２に示すゲートバス配線端子
Ｇn-1、Ｇn、Ｇn-1…に、図８に示す走査パルス信号Ｓ
n-1、Ｓn、Ｓn-1…を順次入力する。ここでは、Ｇnに入
力される走査信号Ｓnに着目して説明する。Ｓnは、ＴＦ
Ｔ１をオン状態にするオン信号７１と、ＴＦＴ１をオフ
状態とするオフ信号７２と、補正信号７３とからなる。
補正信号７３は、前段のゲートバス配線端子Ｇn-1に接
続されているＴＦＴがオン状態となる時に、ゲートバス
配線端子Ｇn-1に接続されたＴＦＴのソース電極に、オ
フ信号７２とは異なる電位を与えるために設けられてい
る。このような走査信号は、各ゲートバス配線２に、図
１２の矢印で示す走査方向に、オン信号７１の時間だけ
シフトして入力される。これにより、Ｇnにオン信号７
１が入力されたときに、Ｇn+1には補正信号７３が入力
され、Ｇnに接続されたＴＦＴのソース電極には補正信
号７３が入力されることになる。
【００２３】対向基板３１上の映像信号電極４に電気的
に接続される映像信号電極端子Ｐm- 1、Ｐm、Ｐm+1…に
は、図８に示す映像信号Ｖm-1、Ｖm、Ｖm+1…が入力さ
れる。映像信号Ｖm-1、Ｖm、Ｖm+1は液晶層を交流駆動
するために、テレビ信号の１フィールド毎に極性反転し
ており、それぞれの絵素の液晶層に与えるべき映像信号
は、対応するＴＦＴにオン信号が入力されるタイミング
に同期して、各映像信号電極端子Ｐm-1、Ｐm、Ｐm+1…
に入力される。
に接続される映像信号電極端子Ｐm- 1、Ｐm、Ｐm+1…に
は、図８に示す映像信号Ｖm-1、Ｖm、Ｖm+1…が入力さ
れる。映像信号Ｖm-1、Ｖm、Ｖm+1は液晶層を交流駆動
するために、テレビ信号の１フィールド毎に極性反転し
ており、それぞれの絵素の液晶層に与えるべき映像信号
は、対応するＴＦＴにオン信号が入力されるタイミング
に同期して、各映像信号電極端子Ｐm-1、Ｐm、Ｐm+1…
に入力される。
【００２４】本実施例のアクティブマトリクス表示装置
では、アクティブマトリクス基板３０上に映像信号を供
給するバス配線が存在しないので、走査信号を供給する
ゲートバス配線２との間の短絡は生じない。また、これ
らのバス配線の交差部が存在しないため、バス配線の断
線の発生も低減されている。また、ＴＦＴ１のソース電
極１５と、該ＴＦＴ１の次の列のＴＦＴ１のゲート電極
に接続されているゲートバス配線とを電気的に接続する
透明電極線１７上にも絵素電極１９が形成されているの
で、表示画面の開口率を大きくすることができる。
では、アクティブマトリクス基板３０上に映像信号を供
給するバス配線が存在しないので、走査信号を供給する
ゲートバス配線２との間の短絡は生じない。また、これ
らのバス配線の交差部が存在しないため、バス配線の断
線の発生も低減されている。また、ＴＦＴ１のソース電
極１５と、該ＴＦＴ１の次の列のＴＦＴ１のゲート電極
に接続されているゲートバス配線とを電気的に接続する
透明電極線１７上にも絵素電極１９が形成されているの
で、表示画面の開口率を大きくすることができる。
【００２５】
【発明の効果】本発明のアクティブマトリクス表示装置
では、映像信号が入力される映像信号電極が対向基板に
形成されているので、走査信号を供給するゲートバス配
線と交差することはない。従って、ゲートバス配線及び
映像信号電極の短絡は生じない。また、ＴＦＴのソース
電極と、該ＴＦＴの次の列のＴＦＴのゲート電極に接続
されているゲートバス配線とを電気的に接続する透明電
極線上にも絵素電極が形成されているので、表示画面の
開口率を大きくすることができる。従って、本発明によ
れば、明るい表示画面を有するアクティブマトリクス表
示装置が提供され得る。
では、映像信号が入力される映像信号電極が対向基板に
形成されているので、走査信号を供給するゲートバス配
線と交差することはない。従って、ゲートバス配線及び
映像信号電極の短絡は生じない。また、ＴＦＴのソース
電極と、該ＴＦＴの次の列のＴＦＴのゲート電極に接続
されているゲートバス配線とを電気的に接続する透明電
極線上にも絵素電極が形成されているので、表示画面の
開口率を大きくすることができる。従って、本発明によ
れば、明るい表示画面を有するアクティブマトリクス表
示装置が提供され得る。
【図１】本発明のアクティブマトリクス表示装置の一実
施例を構成するアクティブマトリクス基板の平面図であ
る。
施例を構成するアクティブマトリクス基板の平面図であ
る。
【図２】（ａ）及び（ｂ）は、それぞれ図１のＡ−Ａ線
及びＢ−Ｂ線に沿った断面図である。
及びＢ−Ｂ線に沿った断面図である。
【図３】（ａ）は図１のアクティブマトリクス基板の製
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
【図４】（ａ）は図１のアクティブマトリクス基板の製
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
【図５】（ａ）は図１のアクティブマトリクス基板の製
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
【図６】（ａ）は図１のアクティブマトリクス基板の製
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
造工程を示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿っ
た断面図である。
【図７】本発明のアクティブマトリクス表示装置の一実
施例を構成する対向基板の平面図である。
施例を構成する対向基板の平面図である。
【図８】本発明のアクティブマトリクス表示装置に入力
される走査信号及び映像信号を表わす図である。
される走査信号及び映像信号を表わす図である。
【図９】アクティブマトリクス表示装置を構成するアク
ティブマトリクス基板と対向基板との貼り合わせの様子
を示す図である。
ティブマトリクス基板と対向基板との貼り合わせの様子
を示す図である。
【図１０】従来のアクティブマトリクス表示装置の断面
図である。
図である。
【図１１】従来のアクティブマトリクス表示装置の等価
回路図である。
回路図である。
【図１２】本発明のアクティブマトリクス表示装置の一
実施例及び従来の装置の改良例の等価回路図である。
実施例及び従来の装置の改良例の等価回路図である。
【図１３】従来のアクティブマトリクス表示装置を改良
した表示装置に用いられるアクティブマトリクス基板の
平面図である。
した表示装置に用いられるアクティブマトリクス基板の
平面図である。
１ ＴＦＴ ２ ゲートバス配線 ２ａ ゲート電極 ４ 映像信号電極 １０ 絶縁性基板 １２ ゲート絶縁膜 １５ ソース電極 １６ ドレイン電極 １７ 透明電極線 １８ 保護膜 １９ 絵素電極 ２２ 遮光膜 ２３ 窓状部 ２４ 間隙領域 ２５ コンタクトホール
Claims (1)
- 【請求項１】第１及び第２の絶縁性基板と、該第１及び
該第２の基板間に封入され液晶層と、該第１の基板上に
列を成して設けられた絵素電極と、該絵素電極のそれぞ
れに接続されて列を成す薄膜トランジスタと、該薄膜ト
ランジスタのゲート電極に接続されたゲートバス配線
と、列を成す該薄膜トランジスタのソース電極を該列の
次の列の薄膜トランジスタに接続された該ゲートバス配
線に接続するための透明電極線と、該絵素電極のそれぞ
れに対向して該第２の基板上に設けられた映像信号電極
と、を備え、該絵素電極が該透明電極線上に絶縁膜を介
して重畳されているアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2653891A JP2613979B2 (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2653891A JP2613979B2 (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264530A JPH04264530A (ja) | 1992-09-21 |
| JP2613979B2 true JP2613979B2 (ja) | 1997-05-28 |
Family
ID=12196274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2653891A Expired - Lifetime JP2613979B2 (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613979B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776376B2 (ja) * | 1996-06-21 | 1998-07-16 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
-
1991
- 1991-02-20 JP JP2653891A patent/JP2613979B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04264530A (ja) | 1992-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| JPH0546932B2 (ja) | ||
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2613979B2 (ja) | アクティブマトリクス表示装置 | |
| JP3265687B2 (ja) | 液晶表示装置 | |
| JP2731044B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH0736061A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2533953B2 (ja) | アクティブマトリクス基板 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| KR100282932B1 (ko) | 박막장치 | |
| JPH0695142A (ja) | 液晶表示装置 | |
| KR100232545B1 (ko) | 액정표시소자 | |
| JPH05113578A (ja) | アクテイブマトリクス表示装置 | |
| JPH06138491A (ja) | 液晶表示装置 | |
| JP2002303882A (ja) | 液晶表示装置 | |
| JPH10186381A (ja) | 液晶表示装置 | |
| JPH02278231A (ja) | アクティブマトリックス型液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |