JP2613979B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2613979B2 JP2613979B2 JP2653891A JP2653891A JP2613979B2 JP 2613979 B2 JP2613979 B2 JP 2613979B2 JP 2653891 A JP2653891 A JP 2653891A JP 2653891 A JP2653891 A JP 2653891A JP 2613979 B2 JP2613979 B2 JP 2613979B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- substrate
- display device
- gate bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
下では「TFT」と称する)を用いたアクティブマトリ
クス表示装置に関する。
示装置の断面図を示す。図11に図10のアクティブマ
トリクス表示装置の等価回路図を示す。アクティブマト
リクス基板150では、図10に示すように、ガラス等
からなる第1の絶縁性基板101上に、TFT102及
び絵素電極103がマトリクス状に設けられている。T
FT102には走査信号を供給するゲートバス配線11
4及び映像信号を供給するソースバス配線115が接続
されている(図11)。更にこの基板上の全面に、通
常、ポリイミド膜からなる配向膜104が形成され、配
向膜104には配向処理が施されている(図10)。
05上に、透明電極からなる対向電極106がほぼ全面
に形成され、対向電極106上には、配向処理が施され
た配向膜107が形成されている。アクティブマトリク
ス基板150及び対向基板160の間には、スペーサと
してプラスチックビーズ109が挟まれ、これらの基板
150及び160の間隔を一定に保っている。図9に示
すように、アクティブマトリクス基板150と対向基板
160とは互いに長辺が交差するように貼り合わされ、
図10に示すように、アクティブマトリクス基板150
及び対向基板160の間には、液晶110がシール樹脂
108によって封入されている。
絵素電極103と対向電極106との間には、液晶層1
10及び配向膜104、107が存在し、これらによっ
て図11に示すようにコンデンサ111が形成されてい
る。コンデンサ111の一方の電極は絵素電極103で
あり、他方の電極は対向電極106である。絵素電極1
03にはTFT102のドレイン電極102dが接続さ
れ、対向電極106には各対向電極106に共通の共通
配線112が接続されている。TFT102のソース電
極102sには、ソースバス配線115が接続されてい
る。ゲートバス配線114及びソースバス配線115
は、それぞれシール樹脂108の外側で電極端子に接続
されている。
駆動するためには、最上段のゲートバス配線114から
順次走査パルス信号116を入力し、ゲートバス配線1
14に接続されたそれぞれのTFT102をオン状態と
する。この走査パルス信号に同期して、ソースバス配線
115から映像信号117を入力すると、各絵素電極1
03と対向電極106との間の液晶層に電圧が印加さ
れ、表示が行われる。対向電極106には、絵素電極1
03に加わる直流成分を相殺するためのDCバイアス電
圧118が印加される。
ティブマトリクス表示装置では、ゲートバス配線114
及びソースバス配線115が基板上で絶縁膜を介して交
差しているため、これらの配線間の短絡、段差部での断
線不良等が発生し易く、表示装置を高い歩留りで得られ
ないという問題点がある。
特願平2−24902に記載されている表示装置があ
る。この表示装置は図12の等価回路図に示す構成を有
しており、その表示装置を構成するアクティブマトリク
ス基板の一例として、図13の平面図に示すものがあ
る。この表示装置では、TFT1のゲート電極2aはゲ
ートバス配線2に接続され、TFT1のソース電極15
は、このTFT1の次の列のTFT1のゲート電極15
が接続されているゲートバス配線2に、電極線37を介
して接続されている。電極線37はTi等の金属薄膜か
らなり、図13に示すように、ゲートバス配線2上の絶
縁膜に形成されたコンタクトホール25を介して、ゲー
トバス配線2に接続されている。図13に対向する対向
基板上には、各絵素電極19に対向して映像信号電極4
が形成されている。ゲートバス配線2と交差する方向に
配列された各映像信号電極4は、共通の映像信号線34
に接続されている。
クティブマトリクス基板上に映像信号を供給するソース
バス配線が存在しないため、前述のゲートバス配線及び
ソースバス配線間の短絡、段差部での断線不良等が発生
し易いという問題点を解決することができる。しかし、
この表示装置では、TFT1のソース電極15とゲート
バス配線2とを電気的に接続している金属薄膜からなる
電極線37が存在するため、絵素電極19の面積を大き
くすることができない。従って、表示画面の開口率を増
大させることができないという問題点がある。
であり、本発明の目的は、ゲートバス配線とソースバス
配線との交差部分が存在せず、しかも開口率の大きなア
クティブマトリクス表示装置を提供することである。
リクス表示装置は、第1及び第2の絶縁性基板と、該第
1及び該第2の基板間に封入され液晶層と、該第1の基
板上に列を成して設けられた絵素電極と、該絵素電極の
それぞれに接続されて列を成す薄膜トランジスタと、該
薄膜トランジスタのゲート電極に接続されたゲートバス
配線と、列を成す該薄膜トランジスタのソース電極を該
列の次の列の薄膜トランジスタに接続された該ゲートバ
ス配線に接続するための透明電極線と、該絵素電極のそ
れぞれに対向して該第2の基板上に設けられた映像信号
電極と、を備え、該絵素電極が該透明電極線上に絶縁膜
を介して重畳されており、そのことによって上記目的が
達成される。
ティブマトリクス基板の平面図を示す。図2(a)に図
1のA−A線に沿った断面図を、図2(b)に図1のB
−B線に沿った断面図をそれぞれ示す。また、図3〜図
6に図1のアクティブマトリクス基板の製造工程を示
す。図3〜図6に於て、それぞれ(a)はアクティブマ
トリクス基板の平面図を、(b)は(a)のA−A線に
沿った断面図である。本実施例のアクティブマトリクス
表示装置を製造工程に従って説明する。ガラス基板等か
らなる第1の絶縁性基板10上に、スパッタリング法に
よりTa金属薄膜を形成した。このTa金属薄膜をフォ
トリソグラフィ法及びエッチングにより、図3(a)に
示すゲートバス配線2及びゲート電極2aの形状にパタ
ーニングした。図3(b)には、前述のように、図3の
A−A線に沿った断面図を示してある。
コン膜、アモルファスシリコン膜、n+型アモルファス
シリコン膜を順次プラズマCVD法により形成した。こ
の窒化シリコン膜がゲート絶縁膜12となる。このアモ
ルファスシリコン膜、及びn+型アモルファスシリコン
膜のパターニングを行い、図4(a)及び(b)に示す
ように、ゲート電極2a上に半導体層13及びコンタク
ト層14を形成した。次に、ゲート絶縁膜12のパター
ニングを行い、ゲートバス配線2上のゲート絶縁膜12
の部分に、コンタクトホール25を形成した。
膜を形成した。このTi金属薄膜のパターニングを行
い、図5(a)に示す形状のソース電極15及びドレイ
ン電極16を形成した。このときコンタクト層14の中
央部もエッチング除去され、ソース電極15の下方の部
分と、ドレイン電極16の下方の部分とに分割される。
以上により、TFT1が完成する。
(Indium tinoxide)膜を形成し、パターニングを行っ
て、図6(a)に示すように、TFT1のソース電極1
5とゲートバス配線2とを電気的に接続する透明電極線
17を形成した。透明電極線17の一方の端部はTFT
1のソース電極15上に重畳され(図6(b))、他方
の端部はコンタクトホール25上にも形成される。図6
(a)の構成により、TFT1のソース電極15は、該
TFT1の次の列のTFT1に接続されたゲートバス配
線2に電気的に接続される。また、図6(a)では図示
していないが、最下段のTFT1の列の各ソース電極1
5は、ゲート電極を有していない一本の疑似ゲートバス
配線に接続されている。疑似ゲートバス配線にはTFT
は接続されていない。
面に、窒化シリコン膜をプラズマCVD法を用いて形成
し、TFT1と透明電極線17とを覆う部分のみを残す
ことにより、保護膜18を形成した(図1(a)及び
(b))。保護膜18はポリイミド樹脂を用いて形成し
てもよく、その場合にはポリイミドをスピンナーで塗布
し、焼成後、パターニングすることにより、保護膜18
が形成される。
し、パターニングを行って図1に示す形状の絵素電極1
9を形成した。絵素電極19は透明電極線17上にも保
護膜18を挟んで形成される。更に基板10上の全面に
配向膜(図示せず)を形成し、アクティブマトリクス基
板30が完成する。
示装置を構成する対向基板31の平面図を示す。ガラス
基板等からなる第2の絶縁性基板上に、例えば富士ハン
トエレクトロニクステクノロジー社製のカラーモザイク
CKのような黒色樹脂を用いて薄膜を形成し、図7の斜
線で示す形状にパターニングを行って遮光膜22を形成
した。遮光膜22に囲まれた窓状部23は、後に貼り合
わされるアクティブマトリクス基板30上の絵素電極1
9に対応している。また、窓状部23の大きさは絵素電
極19よりも小さく設定されており、アクティブマトリ
クス基板30と貼り合わせた際に、絵素電極19の周縁
部を覆うように設定されている。
をスパッタリング法により形成し、図7の一点鎖線で示
した間隙領域24の部分を除去することにより、映像信
号電極4をパターン形成した。間隙領域24は、アクテ
ィブマトリクス基板31上に於ける、絵素電極19間の
間隙、及びゲートバス配線2上の部分とをつなぐ連続し
た領域である。更に、この基板上の全面に配向膜(図示
せず)が形成され、対向基板31が完成する。
トリクス基板30及び対向基板31は、前述の図9と同
様に貼り合わされ、液晶が封入され、アクティブマトリ
クス表示装置が完成する。
の等価回路は、前述の図12と同様である。TFT1の
ドレイン電極16に接続された絵素電極19と、映像信
号電極4との間にコンデンサ6が形成され、誘電体とし
て液晶層及び配向膜が挟まれている。
方法について述べる。図12に示すゲートバス配線端子
Gn-1、Gn、Gn-1…に、図8に示す走査パルス信号S
n-1、Sn、Sn-1…を順次入力する。ここでは、Gnに入
力される走査信号Snに着目して説明する。Snは、TF
T1をオン状態にするオン信号71と、TFT1をオフ
状態とするオフ信号72と、補正信号73とからなる。
補正信号73は、前段のゲートバス配線端子Gn-1に接
続されているTFTがオン状態となる時に、ゲートバス
配線端子Gn-1に接続されたTFTのソース電極に、オ
フ信号72とは異なる電位を与えるために設けられてい
る。このような走査信号は、各ゲートバス配線2に、図
12の矢印で示す走査方向に、オン信号71の時間だけ
シフトして入力される。これにより、Gnにオン信号7
1が入力されたときに、Gn+1には補正信号73が入力
され、Gnに接続されたTFTのソース電極には補正信
号73が入力されることになる。
に接続される映像信号電極端子Pm- 1、Pm、Pm+1…に
は、図8に示す映像信号Vm-1、Vm、Vm+1…が入力さ
れる。映像信号Vm-1、Vm、Vm+1は液晶層を交流駆動
するために、テレビ信号の1フィールド毎に極性反転し
ており、それぞれの絵素の液晶層に与えるべき映像信号
は、対応するTFTにオン信号が入力されるタイミング
に同期して、各映像信号電極端子Pm-1、Pm、Pm+1…
に入力される。
では、アクティブマトリクス基板30上に映像信号を供
給するバス配線が存在しないので、走査信号を供給する
ゲートバス配線2との間の短絡は生じない。また、これ
らのバス配線の交差部が存在しないため、バス配線の断
線の発生も低減されている。また、TFT1のソース電
極15と、該TFT1の次の列のTFT1のゲート電極
に接続されているゲートバス配線とを電気的に接続する
透明電極線17上にも絵素電極19が形成されているの
で、表示画面の開口率を大きくすることができる。
では、映像信号が入力される映像信号電極が対向基板に
形成されているので、走査信号を供給するゲートバス配
線と交差することはない。従って、ゲートバス配線及び
映像信号電極の短絡は生じない。また、TFTのソース
電極と、該TFTの次の列のTFTのゲート電極に接続
されているゲートバス配線とを電気的に接続する透明電
極線上にも絵素電極が形成されているので、表示画面の
開口率を大きくすることができる。従って、本発明によ
れば、明るい表示画面を有するアクティブマトリクス表
示装置が提供され得る。
施例を構成するアクティブマトリクス基板の平面図であ
る。
及びB−B線に沿った断面図である。
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。
施例を構成する対向基板の平面図である。
される走査信号及び映像信号を表わす図である。
ティブマトリクス基板と対向基板との貼り合わせの様子
を示す図である。
図である。
回路図である。
実施例及び従来の装置の改良例の等価回路図である。
した表示装置に用いられるアクティブマトリクス基板の
平面図である。
Claims (1)
- 【請求項1】第1及び第2の絶縁性基板と、該第1及び
該第2の基板間に封入され液晶層と、該第1の基板上に
列を成して設けられた絵素電極と、該絵素電極のそれぞ
れに接続されて列を成す薄膜トランジスタと、該薄膜ト
ランジスタのゲート電極に接続されたゲートバス配線
と、列を成す該薄膜トランジスタのソース電極を該列の
次の列の薄膜トランジスタに接続された該ゲートバス配
線に接続するための透明電極線と、該絵素電極のそれぞ
れに対向して該第2の基板上に設けられた映像信号電極
と、を備え、該絵素電極が該透明電極線上に絶縁膜を介
して重畳されているアクティブマトリクス表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2653891A JP2613979B2 (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2653891A JP2613979B2 (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04264530A JPH04264530A (ja) | 1992-09-21 |
JP2613979B2 true JP2613979B2 (ja) | 1997-05-28 |
Family
ID=12196274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2653891A Expired - Lifetime JP2613979B2 (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2613979B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2776376B2 (ja) * | 1996-06-21 | 1998-07-16 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
-
1991
- 1991-02-20 JP JP2653891A patent/JP2613979B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04264530A (ja) | 1992-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
JPH08179351A (ja) | 表示装置用アレイ基板 | |
JPH0546932B2 (ja) | ||
JPH04265945A (ja) | アクティブマトリクス基板 | |
JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2613979B2 (ja) | アクティブマトリクス表示装置 | |
JP3265687B2 (ja) | 液晶表示装置 | |
JP2731044B2 (ja) | アクティブマトリクス液晶表示装置 | |
JPH10268356A (ja) | 液晶表示装置 | |
JPH06163891A (ja) | 薄膜トランジスタ | |
JPH0736061A (ja) | アクティブマトリックス型液晶表示装置 | |
JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2533953B2 (ja) | アクティブマトリクス基板 | |
JP2895698B2 (ja) | アクティブマトリクス基板 | |
KR100282932B1 (ko) | 박막장치 | |
JPH0695142A (ja) | 液晶表示装置 | |
KR100232545B1 (ko) | 액정표시소자 | |
JPH05113578A (ja) | アクテイブマトリクス表示装置 | |
JPH06138491A (ja) | 液晶表示装置 | |
JP2002303882A (ja) | 液晶表示装置 | |
JPH10186381A (ja) | 液晶表示装置 | |
JPH02278231A (ja) | アクティブマトリックス型液晶表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |