JPH10319431A - 薄膜トランジスタアレイ基板 - Google Patents
薄膜トランジスタアレイ基板Info
- Publication number
- JPH10319431A JPH10319431A JP12555197A JP12555197A JPH10319431A JP H10319431 A JPH10319431 A JP H10319431A JP 12555197 A JP12555197 A JP 12555197A JP 12555197 A JP12555197 A JP 12555197A JP H10319431 A JPH10319431 A JP H10319431A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- array substrate
- source
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 表示品質の低下なしに、大画面で高精細な高
開口率の液晶表示装置をうることができるＴＦＴアレイ
基板を提供する。 【解決手段】 透明な絶縁性基板と、複数のゲート配線
７ａ、７ｂと、ゲート絶縁膜と、複数のソース配線３
と、ＴＦＴと、画素電極１１と、保護膜と、保持容量と
を有してなるＴＦＴアレイ基板であって、ソース配線３
およびゲート電極２が、高融点金属膜がパターニングさ
れることにより形成され、ゲート配線７ａ、７ｂ、ソー
ス電極８およびドレイン電極９が、低抵抗金属からなる
単層膜または低抵抗金属の層を含む多層膜のうちの１つ
がパターニングされることにより形成され、画素電極１
１が保護膜上に形成され、ゲート電極２およびゲート配
線７ａ、７ｂと、ソース電極８およびソース配線３と、
画素電極１１およびドレイン電極９とが、それぞれコン
タクトホールを介して電気的に接続されてなる。
開口率の液晶表示装置をうることができるＴＦＴアレイ
基板を提供する。 【解決手段】 透明な絶縁性基板と、複数のゲート配線
７ａ、７ｂと、ゲート絶縁膜と、複数のソース配線３
と、ＴＦＴと、画素電極１１と、保護膜と、保持容量と
を有してなるＴＦＴアレイ基板であって、ソース配線３
およびゲート電極２が、高融点金属膜がパターニングさ
れることにより形成され、ゲート配線７ａ、７ｂ、ソー
ス電極８およびドレイン電極９が、低抵抗金属からなる
単層膜または低抵抗金属の層を含む多層膜のうちの１つ
がパターニングされることにより形成され、画素電極１
１が保護膜上に形成され、ゲート電極２およびゲート配
線７ａ、７ｂと、ソース電極８およびソース配線３と、
画素電極１１およびドレイン電極９とが、それぞれコン
タクトホールを介して電気的に接続されてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に用
いられる薄膜トランジスタアレイ基板に関するものであ
る。
いられる薄膜トランジスタアレイ基板に関するものであ
る。
【０００２】
【従来の技術】液晶表示装置は、通常、薄膜トランジス
タ（以下、「ＴＦＴ」という）を含んでなる薄膜トラン
ジスタアレイ基板（以下、「ＴＦＴアレイ基板」とい
う）と、カラーフィルタ、ブラックマトリクスおよび対
向電極を含んでなる対向基板と、ＴＦＴアレイ基板およ
び対向基板間に挟持された液晶などの表示材料を含む層
（以下、「液晶層」ともいう）とからなり、該表示材料
に選択的に電圧が印加されうるように構成されている。
なお、前記液晶表示装置の表示部には複数の画素がマト
リクス状に形成されてなる。
タ（以下、「ＴＦＴ」という）を含んでなる薄膜トラン
ジスタアレイ基板（以下、「ＴＦＴアレイ基板」とい
う）と、カラーフィルタ、ブラックマトリクスおよび対
向電極を含んでなる対向基板と、ＴＦＴアレイ基板およ
び対向基板間に挟持された液晶などの表示材料を含む層
（以下、「液晶層」ともいう）とからなり、該表示材料
に選択的に電圧が印加されうるように構成されている。
なお、前記液晶表示装置の表示部には複数の画素がマト
リクス状に形成されてなる。
【０００３】前記ＴＦＴアレイ基板は、透明な絶縁性基
板と、該絶縁性基板上に並設された複数のゲート配線
と、ゲート絶縁膜を介してゲート配線に交差する複数の
ソース配線と、ゲート配線およびソース配線の交差部に
設けられた、ドレイン電極、ソース電極およびゲート電
極を含んでなるＴＦＴと、前記ドレイン電極に接続され
た透明な導電膜からなる画素電極と、前記ゲート電極、
ドレイン電極およびソース電極上を覆う保護膜とを有し
てなる。
板と、該絶縁性基板上に並設された複数のゲート配線
と、ゲート絶縁膜を介してゲート配線に交差する複数の
ソース配線と、ゲート配線およびソース配線の交差部に
設けられた、ドレイン電極、ソース電極およびゲート電
極を含んでなるＴＦＴと、前記ドレイン電極に接続され
た透明な導電膜からなる画素電極と、前記ゲート電極、
ドレイン電極およびソース電極上を覆う保護膜とを有し
てなる。
【０００４】つぎに、逆スタガ型ＴＦＴを含んでなるＴ
ＦＴアレイ基板を形成する際に生じる問題点について説
明する。まず、透明な絶縁性基板たるガラス基板上にゲ
ート配線およびゲート電極を同時に形成したのち、ゲー
ト絶縁膜とＴＦＴ中に含まれる半導体層とを順次形成す
る。さらに、ソース配線、ソース電極およびドレイン電
極を同時に形成したのち、画素電極を形成する。したが
って、ゲート配線をアルニミウムなどの低抵抗金属を用
いて形成することが困難である。すなわち、アルニミウ
ムなどの低抵抗金属を用いたばあい、ゲート絶縁膜を形
成するための処理中の熱履歴によりヒルロックが発生
し、ゲート配線と、ＴＦＴアレイ基板中に含まれる導電
性の構成要素（たとえばソース配線）とのあいだで短絡
が発生し、ＴＦＴアレイ基板を形成する際の歩留まりが
低下するという問題が生じる。したがって、ＴＦＴアレ
イ基板の製造工程に、ゲート配線と他の導電性の構成要
素とのあいだの絶縁性を保つためにゲート配線を陽極酸
化膜で覆う工程などを追加することが必要となる。
ＦＴアレイ基板を形成する際に生じる問題点について説
明する。まず、透明な絶縁性基板たるガラス基板上にゲ
ート配線およびゲート電極を同時に形成したのち、ゲー
ト絶縁膜とＴＦＴ中に含まれる半導体層とを順次形成す
る。さらに、ソース配線、ソース電極およびドレイン電
極を同時に形成したのち、画素電極を形成する。したが
って、ゲート配線をアルニミウムなどの低抵抗金属を用
いて形成することが困難である。すなわち、アルニミウ
ムなどの低抵抗金属を用いたばあい、ゲート絶縁膜を形
成するための処理中の熱履歴によりヒルロックが発生
し、ゲート配線と、ＴＦＴアレイ基板中に含まれる導電
性の構成要素（たとえばソース配線）とのあいだで短絡
が発生し、ＴＦＴアレイ基板を形成する際の歩留まりが
低下するという問題が生じる。したがって、ＴＦＴアレ
イ基板の製造工程に、ゲート配線と他の導電性の構成要
素とのあいだの絶縁性を保つためにゲート配線を陽極酸
化膜で覆う工程などを追加することが必要となる。
【０００５】また、対向基板中に含まれるブラックマト
リクスは、液晶層に正常に電圧が印加されていない領域
から他の領域への光の透過（クロストーク）、およびＴ
ＦＴアレイ基板のＴＦＴが形成される部分（以下、「Ｔ
ＦＴ部」という）への外部からの光の入射を防ぐために
形成されるものである。従来の液晶表示装置において
は、ＴＦＴアレイ基板および対向基板を重ね合わせる際
の精度（以下、「重ね合わせ精度」という）が数μｍと
大きいため、ブラックマトリクスにより画素の開口率が
著しく低下するという問題がある。
リクスは、液晶層に正常に電圧が印加されていない領域
から他の領域への光の透過（クロストーク）、およびＴ
ＦＴアレイ基板のＴＦＴが形成される部分（以下、「Ｔ
ＦＴ部」という）への外部からの光の入射を防ぐために
形成されるものである。従来の液晶表示装置において
は、ＴＦＴアレイ基板および対向基板を重ね合わせる際
の精度（以下、「重ね合わせ精度」という）が数μｍと
大きいため、ブラックマトリクスにより画素の開口率が
著しく低下するという問題がある。
【０００６】従来のＴＦＴアレイ基板では、画素の高開
口率化のために、ソース配線と画素電極とが部分的に対
向するように形成され、ソース配線にブラックマトリク
スとしての機能ももたせている。図７は、従来のＴＦＴ
アレイ基板の一例を示す平面説明図である。図８は、図
７のＥ−Ｅ線断面を示す説明図であり、ＴＦＴ部の断面
が示されている。図９は、図７のＦ−Ｆ線断面を示す説
明図であり、ソース配線の断面が示されている。図７〜
図９において、２１は絶縁性基板、２２はゲート配線、
２３は陽極酸化膜、２４はゲート絶縁膜、２５は半導体
層を構成するノンドープアモルファスシリコン層、２６
は半導体層を構成するリンドープアモルファスシリコン
からなるコンタクト層、２７はソース配線、２８はドレ
イン電極、２９は保護膜、３０は画素電極を示す。な
お、図７には、絶縁性基板２１、陽極酸化膜２３、ゲー
ト絶縁膜２４、コンタクト層２６、保護膜２９は示され
ていない。また、図８および図９に示される絶縁性基板
２１の厚さは、実際は、絶縁性基板２１上に形成される
他の構成要素の厚さに比べて非常に厚い。さらに、図
７、図８および図９において、ゲート配線２２およびソ
ース配線２７のうち、ＴＦＴを構成する部分をゲート電
極およびソース電極とする。
口率化のために、ソース配線と画素電極とが部分的に対
向するように形成され、ソース配線にブラックマトリク
スとしての機能ももたせている。図７は、従来のＴＦＴ
アレイ基板の一例を示す平面説明図である。図８は、図
７のＥ−Ｅ線断面を示す説明図であり、ＴＦＴ部の断面
が示されている。図９は、図７のＦ−Ｆ線断面を示す説
明図であり、ソース配線の断面が示されている。図７〜
図９において、２１は絶縁性基板、２２はゲート配線、
２３は陽極酸化膜、２４はゲート絶縁膜、２５は半導体
層を構成するノンドープアモルファスシリコン層、２６
は半導体層を構成するリンドープアモルファスシリコン
からなるコンタクト層、２７はソース配線、２８はドレ
イン電極、２９は保護膜、３０は画素電極を示す。な
お、図７には、絶縁性基板２１、陽極酸化膜２３、ゲー
ト絶縁膜２４、コンタクト層２６、保護膜２９は示され
ていない。また、図８および図９に示される絶縁性基板
２１の厚さは、実際は、絶縁性基板２１上に形成される
他の構成要素の厚さに比べて非常に厚い。さらに、図
７、図８および図９において、ゲート配線２２およびソ
ース配線２７のうち、ＴＦＴを構成する部分をゲート電
極およびソース電極とする。
【０００７】つぎに、従来のＴＦＴアレイ基板の製法に
ついて説明する。まず、絶縁性基板２１上にアルミニウ
ムなどの金属材料を堆積させ、パターニングしゲート配
線２２を形成する。さらに、ゲート配線２２の端子部分
を除いて、ゲート配線２２上に陽極酸化膜２３を形成す
る。ついで、ゲート絶縁膜２４、ノンドープアモルファ
スシリコンからなる層およびリンドープアモルファスシ
リコンからなる層を形成する。そして、ノンドープアモ
ルファスシリコンからなる層およびリンドープアモルフ
ァスシリコンからなる層をアイランド状にパターニング
して、ノンドープアモルファスシリコン層２５およびコ
ンタクト層２６を形成したのち、ソース配線２７および
ドレイン電極２８を形成する。そののち、コンタクト層
２６のうち、ソース配線２７およびドレイン電極２８と
のチャネル部として必要な部分以外を除去したのち、保
護膜２９を形成する。最後に、透明の導電膜からなる画
素電極３０をソース配線２７と一部が重なるように形成
する。なお、画素電極３０とドレイン電極２８とは、保
護膜２９に設けられたコンタクトホール３１を介して電
気的に接続されている。
ついて説明する。まず、絶縁性基板２１上にアルミニウ
ムなどの金属材料を堆積させ、パターニングしゲート配
線２２を形成する。さらに、ゲート配線２２の端子部分
を除いて、ゲート配線２２上に陽極酸化膜２３を形成す
る。ついで、ゲート絶縁膜２４、ノンドープアモルファ
スシリコンからなる層およびリンドープアモルファスシ
リコンからなる層を形成する。そして、ノンドープアモ
ルファスシリコンからなる層およびリンドープアモルフ
ァスシリコンからなる層をアイランド状にパターニング
して、ノンドープアモルファスシリコン層２５およびコ
ンタクト層２６を形成したのち、ソース配線２７および
ドレイン電極２８を形成する。そののち、コンタクト層
２６のうち、ソース配線２７およびドレイン電極２８と
のチャネル部として必要な部分以外を除去したのち、保
護膜２９を形成する。最後に、透明の導電膜からなる画
素電極３０をソース配線２７と一部が重なるように形成
する。なお、画素電極３０とドレイン電極２８とは、保
護膜２９に設けられたコンタクトホール３１を介して電
気的に接続されている。
【０００８】
【発明が解決しようとする課題】従来のＴＦＴアレイ基
板は、製造工程にゲート配線を陽極酸化膜で覆う工程が
含まれるため、大画面でかつ高精細な液晶表示装置を形
成するばあい、ＴＦＴアレイ基板の製造工程が複雑にな
るという問題がある。また、画素電極およびソース配線
間に形成される絶縁膜が保護膜の一層のみであるため、
画素電極およびソース配線間で形成される重なり容量が
大きいという問題や、画素電極とソース配線との短絡に
より歩留まりの低下が生じるという問題がある。また、
画素電極とソース配線のあいだで形成される重なり容量
を小さくするために、保護膜の膜厚を大きくしたりする
必要があり、生産性の面でも問題がある。
板は、製造工程にゲート配線を陽極酸化膜で覆う工程が
含まれるため、大画面でかつ高精細な液晶表示装置を形
成するばあい、ＴＦＴアレイ基板の製造工程が複雑にな
るという問題がある。また、画素電極およびソース配線
間に形成される絶縁膜が保護膜の一層のみであるため、
画素電極およびソース配線間で形成される重なり容量が
大きいという問題や、画素電極とソース配線との短絡に
より歩留まりの低下が生じるという問題がある。また、
画素電極とソース配線のあいだで形成される重なり容量
を小さくするために、保護膜の膜厚を大きくしたりする
必要があり、生産性の面でも問題がある。
【０００９】さらに、従来のＴＦＴアレイ基板は、画素
電極とソース電極との一部を互いに対向させてブラック
マトリクスを形成しているので、画素電極が形成される
位置とソース電極が形成される位置との位置合わせを厳
密に行うことが必要になり製造工程が複雑となるという
問題がある。また、ソース配線に歪みが生じたばあい、
各画素ごとの開口率が異なり輝度傾斜が大きくなり、液
晶表示装置の表示特性が劣化するという問題がある。
電極とソース電極との一部を互いに対向させてブラック
マトリクスを形成しているので、画素電極が形成される
位置とソース電極が形成される位置との位置合わせを厳
密に行うことが必要になり製造工程が複雑となるという
問題がある。また、ソース配線に歪みが生じたばあい、
各画素ごとの開口率が異なり輝度傾斜が大きくなり、液
晶表示装置の表示特性が劣化するという問題がある。
【００１０】本発明はかかる問題を解決するためになさ
れたものであり、輝度ムラ、クロストークなどによる表
示品質の低下なしに、大画面で高精細な高開口率の液晶
表示装置をうることができるＴＦＴアレイ基板を提供す
ることを目的とする。
れたものであり、輝度ムラ、クロストークなどによる表
示品質の低下なしに、大画面で高精細な高開口率の液晶
表示装置をうることができるＴＦＴアレイ基板を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】本発明のＴＦＴアレイ基
板は、透明な絶縁性基板と、該絶縁性基板上に並設され
た複数のゲート配線と、ゲート絶縁膜を介してゲート配
線に交差する複数のソース配線と、ゲート配線およびソ
ース配線の交差部に設けられた、ドレイン電極、ソース
電極およびゲート電極を含んでなる薄膜トランジスタ
と、前記ドレイン電極に接続された透明な導電膜からな
る画素電極と、前記ゲート電極、ドレイン電極およびソ
ース電極上を覆う保護膜とを有してなる薄膜トランジス
タアレイ基板であって、前記ソース配線およびゲート電
極が、絶縁性基板上に堆積された高融点金属膜がパター
ニングされることにより形成され、前記ゲート配線、ソ
ース電極およびドレイン電極が、ゲート絶縁膜上に堆積
された低抵抗金属からなる単層膜および低抵抗金属の層
を含む多層膜のうちの１つがパターニングされることに
より形成され、前記画素電極が保護膜上に形成され、前
記ゲート電極とゲート配線とが第１のコンタクトホール
を介して電気的に接続され、前記ソース電極とソース配
線とが第２のコンタクトホールを介して電気的に接続さ
れ、前記画素電極とドレイン電極とが第３のコンタクト
ホールを介して電気的に接続されてなるものである。
板は、透明な絶縁性基板と、該絶縁性基板上に並設され
た複数のゲート配線と、ゲート絶縁膜を介してゲート配
線に交差する複数のソース配線と、ゲート配線およびソ
ース配線の交差部に設けられた、ドレイン電極、ソース
電極およびゲート電極を含んでなる薄膜トランジスタ
と、前記ドレイン電極に接続された透明な導電膜からな
る画素電極と、前記ゲート電極、ドレイン電極およびソ
ース電極上を覆う保護膜とを有してなる薄膜トランジス
タアレイ基板であって、前記ソース配線およびゲート電
極が、絶縁性基板上に堆積された高融点金属膜がパター
ニングされることにより形成され、前記ゲート配線、ソ
ース電極およびドレイン電極が、ゲート絶縁膜上に堆積
された低抵抗金属からなる単層膜および低抵抗金属の層
を含む多層膜のうちの１つがパターニングされることに
より形成され、前記画素電極が保護膜上に形成され、前
記ゲート電極とゲート配線とが第１のコンタクトホール
を介して電気的に接続され、前記ソース電極とソース配
線とが第２のコンタクトホールを介して電気的に接続さ
れ、前記画素電極とドレイン電極とが第３のコンタクト
ホールを介して電気的に接続されてなるものである。
【００１２】また、前記画素電極が、ソース配線および
ゲート配線の一部にオーバーラップされてなるものであ
る。
ゲート配線の一部にオーバーラップされてなるものであ
る。
【００１３】また、前記ゲート絶縁膜の材料が酸化シリ
コンおよびチッ化シリコンのうちの１つである。
コンおよびチッ化シリコンのうちの１つである。
【００１４】また、前記保護膜が絶縁性を有する無機化
合物および有機化合物のうちの１つからなる単層膜、な
らびに無機化合物および有機化合物からなる多層膜のう
ちの１つである。
合物および有機化合物のうちの１つからなる単層膜、な
らびに無機化合物および有機化合物からなる多層膜のう
ちの１つである。
【００１５】さらに、前記無機化合物が酸化シリコンお
よびチッ化シリコンのうちの１つである。
よびチッ化シリコンのうちの１つである。
【００１６】また、前記高融点金属膜の材料が、クロ
ム、モリブデン、アルミニウム、タンタルおよびタング
ステンのうちの少なくとも１つである。
ム、モリブデン、アルミニウム、タンタルおよびタング
ステンのうちの少なくとも１つである。
【００１７】また、前記単層膜の材料がアルミニウムを
含む合金である。
含む合金である。
【００１８】また、前記多層膜の材料が、クロム、モリ
ブデン、タンタルおよびタングステンのうちの少なくと
も１つ、ならびにアルミニウムである。
ブデン、タンタルおよびタングステンのうちの少なくと
も１つ、ならびにアルミニウムである。
【００１９】
【発明の実施の形態】本発明のＴＦＴアレイ基板は、透
明な絶縁性基板と、該絶縁性基板上に並設された複数の
ゲート配線と、ゲート絶縁膜を介してゲート配線に交差
する複数のソース配線と、ゲート配線およびソース配線
の交差部に設けられた、ドレイン電極、ソース電極およ
びゲート電極を含んでなるＴＦＴと、前記ドレイン電極
に接続された透明な導電膜からなる画素電極と、前記ゲ
ート電極、ドレイン電極およびソース電極上を覆う保護
膜とを有してなる。前記ソース配線およびゲート電極
は、絶縁性基板上に堆積された高融点金属膜がパターニ
ングされることにより形成され、前記ゲート配線、ソー
ス電極およびドレイン電極は、ゲート絶縁膜上に堆積さ
れた低抵抗金属からなる単層膜および多層膜のうちの１
つがパターニングされることにより形成され、前記画素
電極は保護膜上に形成される。さらに、前記ゲート電極
とゲート配線とは第１のコンタクトホールを介して電気
的に接続され、前記画素電極とドレイン電極とは第２の
コンタクトホールを介して電気的に接続され、前記ソー
ス電極とソース配線とは第３のコンタクトホールを介し
て電気的に接続される。
明な絶縁性基板と、該絶縁性基板上に並設された複数の
ゲート配線と、ゲート絶縁膜を介してゲート配線に交差
する複数のソース配線と、ゲート配線およびソース配線
の交差部に設けられた、ドレイン電極、ソース電極およ
びゲート電極を含んでなるＴＦＴと、前記ドレイン電極
に接続された透明な導電膜からなる画素電極と、前記ゲ
ート電極、ドレイン電極およびソース電極上を覆う保護
膜とを有してなる。前記ソース配線およびゲート電極
は、絶縁性基板上に堆積された高融点金属膜がパターニ
ングされることにより形成され、前記ゲート配線、ソー
ス電極およびドレイン電極は、ゲート絶縁膜上に堆積さ
れた低抵抗金属からなる単層膜および多層膜のうちの１
つがパターニングされることにより形成され、前記画素
電極は保護膜上に形成される。さらに、前記ゲート電極
とゲート配線とは第１のコンタクトホールを介して電気
的に接続され、前記画素電極とドレイン電極とは第２の
コンタクトホールを介して電気的に接続され、前記ソー
ス電極とソース配線とは第３のコンタクトホールを介し
て電気的に接続される。
【００２０】つぎに、図面を参照しながら本発明のＴＦ
Ｔアレイ基板の実施の形態について説明する。
Ｔアレイ基板の実施の形態について説明する。
【００２１】実施の形態１．図面を参照しながら、本発
明のＴＦＴアレイ基板の実施の形態１について説明す
る。図１は、本発明のＴＦＴアレイ基板の一実施の形態
を示す平面説明図である。図２は、図１のＡ−Ａ線断面
を示す説明図であり、ＴＦＴ部の断面が示されている。
図３は、図１のＢ−Ｂ線断面を示す説明図であり、ゲー
ト配線の断面が示されている。図４は、図１のＣ−Ｃ線
断面を示す説明図であり、ソース配線の断面が示されて
いる。図１〜図４において、１は絶縁性基板、２はゲー
ト電極、３はソース配線、４はゲート絶縁膜、５は半導
体層を構成するノンドープアモルファスシリコン層、６
は半導体層を構成するリンドープアモルファスシリコン
からなるコンタクト層、７ａ、７ｂはゲート配線、８は
ソース電極、９はドレイン電極、１０は保護膜、１１は
画素電極を示す。なお、図１には、絶縁性基板１、ゲー
ト絶縁膜４、コンタクト層６、保護膜１０は示されてい
ない。また、図２、図３および図４に示される絶縁性基
板１の厚さは、実際は、絶縁性基板１上に形成される他
の構成要素の厚さに比べて非常に厚い。
明のＴＦＴアレイ基板の実施の形態１について説明す
る。図１は、本発明のＴＦＴアレイ基板の一実施の形態
を示す平面説明図である。図２は、図１のＡ−Ａ線断面
を示す説明図であり、ＴＦＴ部の断面が示されている。
図３は、図１のＢ−Ｂ線断面を示す説明図であり、ゲー
ト配線の断面が示されている。図４は、図１のＣ−Ｃ線
断面を示す説明図であり、ソース配線の断面が示されて
いる。図１〜図４において、１は絶縁性基板、２はゲー
ト電極、３はソース配線、４はゲート絶縁膜、５は半導
体層を構成するノンドープアモルファスシリコン層、６
は半導体層を構成するリンドープアモルファスシリコン
からなるコンタクト層、７ａ、７ｂはゲート配線、８は
ソース電極、９はドレイン電極、１０は保護膜、１１は
画素電極を示す。なお、図１には、絶縁性基板１、ゲー
ト絶縁膜４、コンタクト層６、保護膜１０は示されてい
ない。また、図２、図３および図４に示される絶縁性基
板１の厚さは、実際は、絶縁性基板１上に形成される他
の構成要素の厚さに比べて非常に厚い。
【００２２】つぎに、本実施の形態のＴＦＴアレイ基板
の製法について説明する。まず、絶縁性基板１上に、高
融点金属膜として、クロムからなる単層膜、またはクロ
ムおよびアルミニウムからなる多層膜を形成しパターニ
ングして、ゲート電極２およびソース配線３を形成す
る。さらに、酸化シリコン（ＳｉＯ2）またはチッ化シ
リコン（ＳｉＮｘ、ｘは正の整数である）からなるゲー
ト絶縁膜４、ノンドープアモルファスシリコンからなる
層、およびリンドープアモルファスシリコンからなる層
を形成する。ついで、ノンドープアモルファスシリコン
からなる層およびリンドープアモルファスシリコンから
なる層をアイランド状にパターニングして、ノンドープ
アモルファスシリコン層５およびコンタクト層６を形成
する。さらに、ゲート絶縁膜４に、ゲート電極２とのち
に形成されるゲート配線とを電気的に接続するための第
１のコンタクトホール１２、およびソース配線３とのち
に形成されるソース電極とを電気的に接続するための第
２のコンタクトホール１３が形成される。そして、アル
ミニウムからなる単層膜またはアルミニウムの層を含む
多層膜を形成しパターニングして、ゲート配線７ａ、７
ｂ、ソース電極８およびドレイン電極９を形成する。前
記アルミニウムの層を含む多層膜の例としては、絶縁性
基板１側からアルミニウムおよびクロムが順次堆積され
てなる多層膜、または絶縁性基板１側からアルミニウ
ム、クロムおよびアルミニウムが順次堆積されてなる多
層膜などがある。そののち、コンタクト層６のうち、ソ
ース電極８およびドレイン電極９ノンドープアモルファ
スシリコン層５とのチャネル部として必要な部分以外を
除去したのち、保護膜１０を形成する。なお、保護膜１
０は、絶縁性を有する無機化合物および有機化合物のう
ちの１つからなる単層膜、または無機化合物および有機
化合物からなる多層膜である。無機化合物の例として
は、酸化シリコンまたはチッ化シリコンがあり、有機化
合物の例としては、アクリル系の有機化合物がある。つ
いで、ドレイン電極９とのちに形成される画素電極とを
電気的に接続するための第３のコンタクトホール１４を
保護膜１０に形成する。最後に、画素電極１１を形成す
る。図示されているように、保持容量を形成するため
に、画素電極１１の一部は、前段のゲート配線であるゲ
ート配線７ｂの一部にオーバーラップしている。
の製法について説明する。まず、絶縁性基板１上に、高
融点金属膜として、クロムからなる単層膜、またはクロ
ムおよびアルミニウムからなる多層膜を形成しパターニ
ングして、ゲート電極２およびソース配線３を形成す
る。さらに、酸化シリコン（ＳｉＯ2）またはチッ化シ
リコン（ＳｉＮｘ、ｘは正の整数である）からなるゲー
ト絶縁膜４、ノンドープアモルファスシリコンからなる
層、およびリンドープアモルファスシリコンからなる層
を形成する。ついで、ノンドープアモルファスシリコン
からなる層およびリンドープアモルファスシリコンから
なる層をアイランド状にパターニングして、ノンドープ
アモルファスシリコン層５およびコンタクト層６を形成
する。さらに、ゲート絶縁膜４に、ゲート電極２とのち
に形成されるゲート配線とを電気的に接続するための第
１のコンタクトホール１２、およびソース配線３とのち
に形成されるソース電極とを電気的に接続するための第
２のコンタクトホール１３が形成される。そして、アル
ミニウムからなる単層膜またはアルミニウムの層を含む
多層膜を形成しパターニングして、ゲート配線７ａ、７
ｂ、ソース電極８およびドレイン電極９を形成する。前
記アルミニウムの層を含む多層膜の例としては、絶縁性
基板１側からアルミニウムおよびクロムが順次堆積され
てなる多層膜、または絶縁性基板１側からアルミニウ
ム、クロムおよびアルミニウムが順次堆積されてなる多
層膜などがある。そののち、コンタクト層６のうち、ソ
ース電極８およびドレイン電極９ノンドープアモルファ
スシリコン層５とのチャネル部として必要な部分以外を
除去したのち、保護膜１０を形成する。なお、保護膜１
０は、絶縁性を有する無機化合物および有機化合物のう
ちの１つからなる単層膜、または無機化合物および有機
化合物からなる多層膜である。無機化合物の例として
は、酸化シリコンまたはチッ化シリコンがあり、有機化
合物の例としては、アクリル系の有機化合物がある。つ
いで、ドレイン電極９とのちに形成される画素電極とを
電気的に接続するための第３のコンタクトホール１４を
保護膜１０に形成する。最後に、画素電極１１を形成す
る。図示されているように、保持容量を形成するため
に、画素電極１１の一部は、前段のゲート配線であるゲ
ート配線７ｂの一部にオーバーラップしている。
【００２３】なお、本実施の形態においては、チャネル
エッチ型ＴＦＴを用いて形成されたＴＦＴアレイ基板に
ついて述べたが、チャネル保護型ＴＦＴを用いることも
可能である。
エッチ型ＴＦＴを用いて形成されたＴＦＴアレイ基板に
ついて述べたが、チャネル保護型ＴＦＴを用いることも
可能である。
【００２４】前述のような方法で形成されたＴＦＴアレ
イ基板は、ゲート配線がアルミニウムを用いて形成でき
るので、ゲート配線を低抵抗化することができ、大画面
で高精細な液晶表示装置を表示ムラ無く形成できる。
イ基板は、ゲート配線がアルミニウムを用いて形成でき
るので、ゲート配線を低抵抗化することができ、大画面
で高精細な液晶表示装置を表示ムラ無く形成できる。
【００２５】実施の形態２．つぎに、図面を参照しなが
ら本発明のＴＦＴアレイ基板の実施の形態２について説
明する。図５は、本発明のＴＦＴアレイ基板の他の実施
の形態を示す平面説明図である。図６は、図５のＤ−Ｄ
線断面を示す説明図であり、ソース配線の断面が示され
ている。図５および図６において、図１〜図４と同一の
部分は同じ符号を用いて示した。なお、図５には、絶縁
性基板１、ゲート絶縁膜４、コンタクト層６、保護膜１
０は示されていない。
ら本発明のＴＦＴアレイ基板の実施の形態２について説
明する。図５は、本発明のＴＦＴアレイ基板の他の実施
の形態を示す平面説明図である。図６は、図５のＤ−Ｄ
線断面を示す説明図であり、ソース配線の断面が示され
ている。図５および図６において、図１〜図４と同一の
部分は同じ符号を用いて示した。なお、図５には、絶縁
性基板１、ゲート絶縁膜４、コンタクト層６、保護膜１
０は示されていない。
【００２６】本実施の形態のＴＦＴアレイ基板において
は、保持容量を形成するために、画素電極１１の一部
が、ソース配線３の一部にオーバーラップしている。そ
の他の部分については、実施の形態１に示されるＴＦＴ
アレイ基板と同様の構造を有する。画素電極１１をソー
ス配線３にオーバーラップさせることにより、ソース配
線３にブラックマトリクスとしての機能をもたせること
ができる。
は、保持容量を形成するために、画素電極１１の一部
が、ソース配線３の一部にオーバーラップしている。そ
の他の部分については、実施の形態１に示されるＴＦＴ
アレイ基板と同様の構造を有する。画素電極１１をソー
ス配線３にオーバーラップさせることにより、ソース配
線３にブラックマトリクスとしての機能をもたせること
ができる。
【００２７】本実施の形態のＴＦＴアレイ基板は、画素
電極１１と、ブラックマトリクスとして機能するソース
配線３とのあいだに形成される絶縁膜が、ゲート絶縁膜
２と保護膜１０との２層であるため、画素電極１１とソ
ース配線３とのあいだの容量が低減できる。したがっ
て、ソース配線３に入力されるソース信号の電圧が変動
することにより生じる画素電極の電位の変化を抑制で
き、液晶表示装置の表示品質を改善できる。
電極１１と、ブラックマトリクスとして機能するソース
配線３とのあいだに形成される絶縁膜が、ゲート絶縁膜
２と保護膜１０との２層であるため、画素電極１１とソ
ース配線３とのあいだの容量が低減できる。したがっ
て、ソース配線３に入力されるソース信号の電圧が変動
することにより生じる画素電極の電位の変化を抑制で
き、液晶表示装置の表示品質を改善できる。
【００２８】本発明において、ソース配線およびゲート
電極は高融点金属膜を用いて形成される。高融点金属膜
の材料は、クロム、モリブデン、アルミニウム、タンタ
ルおよびタングステンのうちの少なくとも１つであるこ
とが、のちに行なわれる製造工程における熱履歴による
変質およびヒルロックの発生を防止できるため好まし
い。さらに、前記ゲート配線、ソース電極およびドレイ
ン電極が低抵抗金属たるアルミニウムを含む合金（たと
えば、アルミニウム、シリコンおよび銅からなる合金ま
たはアルミニウムおよびモリブデンからなる合金など）
からなる単層膜を用いて形成されることが、ゲート配
線、ソース電極およびドレイン電極を低抵抗化できるた
め好ましい。また、ゲート配線、ソース電極およびドレ
イン電極が、クロム、モリブデン、タンタルおよびタン
グステンのうちの少なくとも１つ、ならびにアルミニウ
ムからなる多層膜を用いて形成されてもよい。
電極は高融点金属膜を用いて形成される。高融点金属膜
の材料は、クロム、モリブデン、アルミニウム、タンタ
ルおよびタングステンのうちの少なくとも１つであるこ
とが、のちに行なわれる製造工程における熱履歴による
変質およびヒルロックの発生を防止できるため好まし
い。さらに、前記ゲート配線、ソース電極およびドレイ
ン電極が低抵抗金属たるアルミニウムを含む合金（たと
えば、アルミニウム、シリコンおよび銅からなる合金ま
たはアルミニウムおよびモリブデンからなる合金など）
からなる単層膜を用いて形成されることが、ゲート配
線、ソース電極およびドレイン電極を低抵抗化できるた
め好ましい。また、ゲート配線、ソース電極およびドレ
イン電極が、クロム、モリブデン、タンタルおよびタン
グステンのうちの少なくとも１つ、ならびにアルミニウ
ムからなる多層膜を用いて形成されてもよい。
【００２９】
【発明の効果】本発明によれば、ＴＦＴアレイ基板の製
造工程にゲート配線を陽極酸化膜で覆う工程などを追加
することなく、ゲート配線を低抵抗化でき、大画面で高
精細の液晶表示装置における輝度傾斜を低減できる。
造工程にゲート配線を陽極酸化膜で覆う工程などを追加
することなく、ゲート配線を低抵抗化でき、大画面で高
精細の液晶表示装置における輝度傾斜を低減できる。
【００３０】また、ソース配線にブラックマトリクスと
しての機能をもたせたばあいにおいても、画素電極とソ
ース配線とのあいだに形成される絶縁膜が、ゲート絶縁
膜と保護膜との２層であるため、画素電極とソース配線
とのあいだの容量が低減できる。したがって、ソース配
線に入力されるソース信号の電圧が変動することにより
生じる画素電極の電位の変化を抑制でき、液晶表示装置
の表示品質を改善できる。
しての機能をもたせたばあいにおいても、画素電極とソ
ース配線とのあいだに形成される絶縁膜が、ゲート絶縁
膜と保護膜との２層であるため、画素電極とソース配線
とのあいだの容量が低減できる。したがって、ソース配
線に入力されるソース信号の電圧が変動することにより
生じる画素電極の電位の変化を抑制でき、液晶表示装置
の表示品質を改善できる。
【図１】本発明のＴＦＴアレイ基板の一実施の形態を示
す平面説明図である。
す平面説明図である。
【図２】図１のＡ−Ａ線断面を示す説明図である。
【図３】図１のＢ−Ｂ線断面を示す説明図である。
【図４】図１のＣ−Ｃ線断面を示す説明図である。
【図５】本発明のＴＦＴアレイ基板の他の実施の形態を
示す平面説明図である。
示す平面説明図である。
【図６】図５のＤ−Ｄ線断面を示す説明図である。
【図７】従来のＴＦＴアレイ基板の一例を示す平面説明
図である。
図である。
【図８】図７のＥ−Ｅ線断面を示す説明図である。
【図９】図７のＦ−Ｆ線断面を示す説明図である。
１ 絶縁性基板 ２ ゲート電極 ３ ソース配線 ４ ゲート絶縁膜 ５ ノンドープアモルファスシリコン層 ６ コンタクト層 ７ａ、７ｂ ゲート配線 ８ ソース電極 ９ ドレイン電極 １０ 保護膜 １１ 画素電極 １２ 第１のコンタクトホール １３ 第２のコンタクトホール １４ 第３のコンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｃ
Claims (8)
- 【請求項１】 透明な絶縁性基板と、該絶縁性基板上に
並設された複数のゲート配線と、ゲート絶縁膜を介して
ゲート配線に交差する複数のソース配線と、ゲート配線
およびソース配線の交差部に設けられた、ドレイン電
極、ソース電極およびゲート電極を含んでなる薄膜トラ
ンジスタと、前記ドレイン電極に接続された透明な導電
膜からなる画素電極と、前記ゲート電極、ドレイン電極
およびソース電極上を覆う保護膜とを有してなる薄膜ト
ランジスタアレイ基板であって、前記ソース配線および
ゲート電極が、絶縁性基板上に堆積された高融点金属膜
がパターニングされることにより形成され、前記ゲート
配線、ソース電極およびドレイン電極が、ゲート絶縁膜
上に堆積された低抵抗金属からなる単層膜および低抵抗
金属の層を含む多層膜のうちの１つがパターニングされ
ることにより形成され、前記画素電極が保護膜上に形成
され、前記ゲート電極とゲート配線とが第１のコンタク
トホールを介して電気的に接続され、前記ソース電極と
ソース配線とが第２のコンタクトホールを介して電気的
に接続され、前記画素電極とドレイン電極とが第３のコ
ンタクトホールを介して電気的に接続されてなる薄膜ト
ランジスタアレイ基板。 - 【請求項２】 前記画素電極が、ソース配線およびゲー
ト配線の一部にオーバーラップされてなる請求項１記載
の薄膜トランジスタアレイ基板。 - 【請求項３】 前記ゲート絶縁膜の材料が酸化シリコン
およびチッ化シリコンのうちの１つである請求項１記載
の薄膜トランジスタアレイ基板。 - 【請求項４】 前記保護膜が絶縁性を有する無機化合物
および有機化合物のうちの１つからなる単層膜、ならび
に無機化合物および有機化合物からなる多層膜のうちの
１つである請求項１記載の薄膜トランジスタアレイ基
板。 - 【請求項５】 前記無機化合物が酸化シリコンおよびチ
ッ化シリコンのうちの１つである請求項４記載の薄膜ト
ランジスタアレイ基板。 - 【請求項６】 前記高融点金属膜の材料が、クロム、モ
リブデン、アルミニウム、タンタルおよびタングステン
のうちの少なくとも１つである請求項１記載の薄膜トラ
ンジスタアレイ基板。 - 【請求項７】 前記単層膜の材料がアルミニウムを含む
合金である請求項１記載の薄膜トランジスタアレイ基
板。 - 【請求項８】 前記多層膜の材料が、クロム、モリブデ
ン、タンタルおよびタングステンのうちの少なくとも１
つ、ならびにアルミニウムである請求項１記載の薄膜ト
ランジスタアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12555197A JPH10319431A (ja) | 1997-05-15 | 1997-05-15 | 薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12555197A JPH10319431A (ja) | 1997-05-15 | 1997-05-15 | 薄膜トランジスタアレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319431A true JPH10319431A (ja) | 1998-12-04 |
Family
ID=14913012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12555197A Pending JPH10319431A (ja) | 1997-05-15 | 1997-05-15 | 薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319431A (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077373A (ja) * | 1999-07-06 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002189427A (ja) * | 2000-12-21 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002202734A (ja) * | 2000-12-28 | 2002-07-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100416173B1 (ko) * | 2000-02-18 | 2004-01-24 | 세이코 엡슨 가부시키가이샤 | 표시 장치용 기판 및 그 제조 방법, 및 액정 장치 및 전자기기 |
| EP1045451A3 (en) * | 1999-04-12 | 2006-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100775129B1 (ko) * | 1999-04-12 | 2007-11-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR100775130B1 (ko) * | 1999-04-12 | 2007-11-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| JP2008097024A (ja) * | 2007-11-22 | 2008-04-24 | Seiko Epson Corp | 電気光学基板、並びにこれを具備する電気光学装置及び電子機器 |
| JP2008146068A (ja) * | 2007-12-06 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7538342B2 (en) | 2005-07-14 | 2009-05-26 | Samsung Electronics, Co., Ltd. | Flat panel display and method for fabricating the same |
| JP2011065169A (ja) * | 2010-10-13 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2011123500A (ja) * | 2010-12-23 | 2011-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011197681A (ja) * | 2000-04-27 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| JP2011258979A (ja) * | 2011-08-24 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012194560A (ja) * | 2012-04-25 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8421135B2 (en) | 2000-12-11 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2014199928A (ja) * | 2014-05-02 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2014222358A (ja) * | 2014-07-09 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015165309A (ja) * | 2015-03-26 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016026314A (ja) * | 2015-09-14 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2017139488A (ja) * | 2017-04-10 | 2017-08-10 | 株式会社半導体エネルギー研究所 | 半導体装置、表示モジュール及び電子機器 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
-
1997
- 1997-05-15 JP JP12555197A patent/JPH10319431A/ja active Pending
Cited By (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456430B1 (en) | 1999-04-12 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1045451A3 (en) * | 1999-04-12 | 2006-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8129721B2 (en) | 1999-04-12 | 2012-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7855380B2 (en) | 1999-04-12 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2017016154A (ja) * | 1999-04-12 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR100733892B1 (ko) * | 1999-04-12 | 2007-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR100775129B1 (ko) * | 1999-04-12 | 2007-11-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR100775130B1 (ko) * | 1999-04-12 | 2007-11-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2011199293A (ja) * | 1999-04-12 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| JP2015043087A (ja) * | 1999-04-12 | 2015-03-05 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2018138994A (ja) * | 1999-04-12 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9343570B2 (en) | 1999-07-06 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP4666723B2 (ja) * | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9786787B2 (en) | 1999-07-06 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US8859353B2 (en) | 1999-07-06 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2001077373A (ja) * | 1999-07-06 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| KR100416173B1 (ko) * | 2000-02-18 | 2004-01-24 | 세이코 엡슨 가부시키가이샤 | 표시 장치용 기판 및 그 제조 방법, 및 액정 장치 및 전자기기 |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2013190804A (ja) * | 2000-04-27 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP2017161911A (ja) * | 2000-04-27 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2017049592A (ja) * | 2000-04-27 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2012073625A (ja) * | 2000-04-27 | 2012-04-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| JP2016106243A (ja) * | 2000-04-27 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2011197681A (ja) * | 2000-04-27 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| US9099361B2 (en) | 2000-04-27 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8178880B2 (en) | 2000-04-27 | 2012-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US8421135B2 (en) | 2000-12-11 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP4737828B2 (ja) * | 2000-12-21 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002189427A (ja) * | 2000-12-21 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002202734A (ja) * | 2000-12-28 | 2002-07-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| KR101219048B1 (ko) | 2005-07-14 | 2013-01-09 | 삼성디스플레이 주식회사 | 평판표시장치와 평판표시장치의 제조방법 |
| US7538342B2 (en) | 2005-07-14 | 2009-05-26 | Samsung Electronics, Co., Ltd. | Flat panel display and method for fabricating the same |
| JP2008097024A (ja) * | 2007-11-22 | 2008-04-24 | Seiko Epson Corp | 電気光学基板、並びにこれを具備する電気光学装置及び電子機器 |
| JP2008146068A (ja) * | 2007-12-06 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011065169A (ja) * | 2010-10-13 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2011123500A (ja) * | 2010-12-23 | 2011-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011258979A (ja) * | 2011-08-24 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012194560A (ja) * | 2012-04-25 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014199928A (ja) * | 2014-05-02 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2014222358A (ja) * | 2014-07-09 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015165309A (ja) * | 2015-03-26 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| JP2016026314A (ja) * | 2015-09-14 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017139488A (ja) * | 2017-04-10 | 2017-08-10 | 株式会社半導体エネルギー研究所 | 半導体装置、表示モジュール及び電子機器 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3126661B2 (ja) | 液晶表示装置 | |
| US6806932B2 (en) | Semiconductor device | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JP2000227611A (ja) | 液晶表示装置とその製造方法 | |
| US8089574B2 (en) | Active matrix substrate, display, and television receiver | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| KR100282681B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JP3113480B2 (ja) | 液晶表示装置 |