RU1784989C - Устройство дл сопр жени ЭВМ с лини ми св зи - Google Patents
Устройство дл сопр жени ЭВМ с лини ми св зиInfo
- Publication number
- RU1784989C RU1784989C SU914924924A SU4924924A RU1784989C RU 1784989 C RU1784989 C RU 1784989C SU 914924924 A SU914924924 A SU 914924924A SU 4924924 A SU4924924 A SU 4924924A RU 1784989 C RU1784989 C RU 1784989C
- Authority
- RU
- Russia
- Prior art keywords
- group
- outputs
- inputs
- unit
- block
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано дл обмена информацией между абонентами. Целью изобретени вл етс сокращение аппаратурных затрат и расширение функциональных возможностей устройства за счет обеспечени адаптации скорости передачи по лини м св зи при обмене информацией между абонентами Цель достигаетс тем, что в устройство, содержащее блок канальных приемопередатчиков , блок дешифрации адресов и команд, блок прерываний, блок линейных усилителей , блок приемопередачи, регистр состо ни линий, мультиплексор опроса готовностей и генератор тактовых импульсов , введены блок управлени скоростью обмена, блок коммутации сигналов состо ни и блок канальных передатчиков. 8 ил.
Description
fe
Изобретение относитс к области вычислительной техники и может быть использовано в сет х ЭВМ дл обмена информацией между абонентами.,
Известны устройства дл сопр жени с линией св зи, содержащее блок канальных усилителей, блок дешифрации адресов и команд , блок регистров команд и состо ний, блок приоритета, блок синхронизации, блок формировани вектора прерывани , блок линейных усилителей, блок приемо-переда- чи, блок выбора режима и блок формировани сигналов пр мого доступа.
Недостаток устройства состоит в больших аппаратурных затратах,
Наиболее близким к данному по сущности технического решени вл етс устройство дл сопр жени с лини ми св зи, содержащее блок канальных усилителей, блок дешифрации адресов и команд, блок
регистров команд и состо ний, блок приоритета , блок задани векторов прерывани , блок линейных усилителей, блок приемо-передачи, регистр разрешени прерываний и мультиплексор опроса готовностей .
Недостатком устройства вл етс большие аппаратурные затраты и ограниченные функциональные возможности, исключающие возможность оперативного изменени скорости обмена по линии св зи.
Целью изобретени вл етс сокращение аппаратурных затрат и расширение функциональных возможностей устройства за счет обеспечени адаптации скорости передачи по лини м св зи при обмене информацией между абонентами.
Поставленна цель достигаетс тем, что в устройство, содержащее блок канальных приемо-передатчиков, блок дешифрации
Ј
1
ю
00
ю
адресов и команд, блок прерываний, блок линейных усилителей, блок приемо-переда- чи, регистр состо ни линий, мультиплексор опроса готовности и генератор тактовых импульсов, причем группы синхронизирую- щих входов и первые группы выходов блока дешифрации команд и адресов и блока прерываний вл ютс соответствующими группами входов и выходов устройства дл подключени куправл ющим шинам ЭВМ, группа адресных входов мультиплексора опроса готовностей по дключёна ко второй группе выходов блока дешифрации адресов и команд, перва группа информационных входов-выходов блока канальных приемо-передатчиков вл етс группой входов-выходов устройства дл подключени к адресно-информационным шинам ЭВМ, а втора труппа информационных входов-выходов - соединена с группой инфор- мационных входов-выходов блока приемо-передачи, группой информационных входов блока дешифрации адресов и команд и группой выходов мультиплексора опроса готовностей, перва группа инфор- мационных входов которого соединена с группой входов запроса блока прерываний и группой выходов готовности блока приемо-передачи, группой адресных входов подключенного к третьей группе выходов блока дешифрации адресов и команд, группы информационно-управл ющих входов и выходов блока линейных усилителей вл ютс соответствующими группами входов и выходов устройства дл подключени к со- ответствующим группам информационных и управл ющих выходов и входов линий св зи , группы информационных входов и выходов и группа выходов готовности блока линейных усилителей соединены соответст- венно с группами информационных выходов и входов и группой входов готовности блока приемо-передачи, группа инверсных выходов регистра состо ни линии соединена с группой входов режима блока линей- ных усилителей, а информационный вход и группа синхровходов - соответственно со второй группой информационных входов- выходов блока канальных приемо-передатчиков и четвертой группой выходов блока дешифрации адресов и команд, первым информационным входом подключенного к первому выходу блока прерываний, а выходом - к входу разрешени блока канальных приемо-передатчиков, группа информаци- онных входов которого соединена со второй группой выходов блока прерываний, введены блок управлени скоростью обмена, блок коммутации сигналов состо ни и блок канальных передатчиков, причем группа информационных входов-выходов блока управлени скоростью и группа информационных входов блока прерываний и выход блока коммутации сигналов состо ни соединены со второй группой информационных входов-выходов блока канальных приемо-передатчиков, вход выборки которого вл етс входом устройства дл подключени к управл ющей шине ЭВМ, а выход- подключен к второму информационному входу блока дешифрации адресов и команд, п та группа выходов которого подключена ко входам разрешени блока канальных передатчиков, блока коммутации сигналов состо ни и блока прерываний, второй группой выходов соединенного со второй группой информационных входов мультиплексора опроса готовностей, группа
адресных входов блока прерываний соединена с четвертой группой выходов блока дешифрации адресов и команд, шеста группа выходов которого подключена к группе входов режима блока управлени скоростью, тактовым входом и выходом соединенного соответственно с выходом генератора тактовых импульсов и тактовым входом блока приемо-передачи, группа выходов сигналов ошибки которого и группа пр мых выходов регистра состо ни линий соединены соответственно с первой и второй группами информационных входов блока коммутации сигналов состо ни , группой выходов подключенного к группе информационных входов блока канальных передатчиков , группа выходов которого Явл етс группой выходов устройства дл подключени к адресно-информационной шине ЭВМ, информационный вход блока коммутации сигналов состо ни соединены со второй группой выходов блока дешифрации адресов и команд, группа входов готовностей блока линейных усилителей подключена к группе выходов готовностей блока приемо-1 передачи, вход сброса которого подключен ко второму выходу блока прерываний и входам сброса регистра состо ний линий и блока управлени скоростью обмена.
На фиг. 1 представлена блок-схема устройства; на фиг. 2-8 - функциональные схемы блока канальных усилителей, блока дешифрации адресов и команд, блока прерываний , блока управлени скоростью обмена , блока приемо-передачи, блока коммутации сигналов состо ни , мультиплексора опроса готовностей и блока линейных усилителей.
Устройство содержит (см. фиг. 1) блок 1 канальных приемо-передатчиков, блок 2 дешифрации адресов и команд, блок 3 преры- ЕЭЭНИЙ, блок 4 управлени скоростью
обмена, блок 5 приемо-передачи, регистр 6 состо ни линий, блок 7 коммутации сигналов состо ни , мультиплексор 8 опроса го- товностей, генератор 9 тактовых импульсов, блок 10 линейных усилителей и блок 11 канальных передатчиков.
На фиг. 1 показаны также группы 12 выходов и входов дл св зи с оконечной аппаратурой линий св зи, шины 13 магистрали ЭВМ, информационные шины 14 внутренней магистрали устройства, линии 15-35 межблочных св зей устройства.
Блок 1 канальных приемо-передатчиков служит дл св зи устройства с информационными шинами 13.1 магистрали ЭВМ и содержит (см. фиг. 2) узел 36 шинных формирователей, задатчик 37 адреса устройства , задатчик 38 кодов векторов прерывани , согласующий резистор 39, шину 40 положительной пол рности. В качестве шинных формирователей узла 36 могут быть использованы, например, шинные формирователи типа 559ИП8.
Блок 2 дешифрации адресов и команд предназначен дл дешифрации адресов блоков устройства и команд, которые выдаютс в устройство по шине 13. Блок 2 содержит (см. фиг. 3} регистр 41, входные усилители 42, элементы И 43 и 44, выходной усилитель 45, элемент 46 задержки, узлы 47 и 48 посто нной пам ти (ПЗУ), узел 49 согласующих резисторов,ограничительные резисторы 50.
Блок 3 прерываний предназначен дл определени приоритетов поступивших запросов и синхронизации обмена в режиме прерывани ЭВМ. Блок 3 содержит (см. фиг. 4) первый триггер 51, узлы 52-54 обработки прерывани , выполненные, например, на БИС 559ВН1, узел 55 посто нной пам ти (ПЗУ), переключатель 56, элементы ИЛИ 57- 60, ограничительные резисторы 61 и 62.2, второй триггер 63.
Блок 4 управлени скоростью обмена предназначен дл приема и хранени параметров скорости о бмена устройства и выработки соответствующих тактовых частот. Блок 4 в примере, приведенном на фиг. 5, содержит узел 64 задани начальной скорости обмена, счетчики 65 и 66, регистр 67 делени , мультиплексор 68 и узел 69 канальных усилителей.
Блок 5 приемопередачи предназначен дл параллельно-последовательного преобразовани при передаче и последовательно-параллельного преобразовани при приеме из канала (линии) св зи, синхронизации процессов приема и передачи, вы влени ошибок формата и синхронизации при обмене. Блок 5 содержит (см. фиг. 6)
узлы 70 и 71 обратимого преобразовани параллельного кода в последочательный. выполненные, например, на БИС581ВА1, и элементы И 72 и 73.
5Блок 7 коммутации сигналов состо ни
предназначен дл коммутации сигналов ошибки обмена и состо ни линий на шины 13 и содержит (см. фиг. 7) коммутатор 74 и элемент ИЛИ 75 и канальный передатчик 76.
0 Блок 11 содержит канальные передатчики 77.
Блок 10 линейных усилителей дл каждого канала, например, со стыком C2t содержит (см. фиг. 8) группу входных усилителей
5 78, преобразующих двупол рные сигналы стыка С2 (например, цепи 106 и 104) в ТТЛ уровни логических элементов блока 5, и группу выходных усилителей 79., осуществл ющих обратное преобразование уровней,
0 например, дл цепей 103 и 105 стыка С2.
Устройство работает следующим образом .
Обмен данными между ЭВМ и лини ми св зи устройство осуществл ет в режиме
5 прерывани либо в режиме сканировани готовности, задаваемом программой ЭВМ путем записи во внутренние регистры узлов 52, 53, 54 (см. фиг, 4) соответствующей информации .
0 Процессор ЭВМ стандартным образом устанавливает в активное состо ние признак разрешени прерывани во внутреннем регистре узла 52 (53, 54). Поскольку передатчик узла 70 (71) готов к передаче,
5 единичный сигнал его готовности по линии 26.2 (26.4) при наличии сигнала РАЗР.ПД1 (РАЗР.ПД2) высокого уровн поступает на узел 52 (53), который вырабатывает сигнал низкого уровн на линии
0 13.9 как сигнал ТПР требовани прерывани процессора.
Процессор выдачей в линии 13.6 и 13.4 сигналов разрешени прерывани (ППР) и ввода (ВВОД) запускает блоки 52 (53). сиг5 налы с выходов которых через элементы ИЛ И 57-60 задают код вектора прерывани . Через цепочку элементов 45,46 запускаетс последовательность сигналов дл выдачи на шины 13 кода вектора прерывани ,
0 сформированного блоком 36 по коду на лини х 16. далее процессор выдает в устройство байт данных дл передачи в линию 12. Дл этого процессор, обраща сь к регистру данных узла 70 (71) выдает на шины 13
5 в информационной части цикла ВЫВОД байт данных, который заноситс в регистр данных передатчика сигналом в линии 20.1, сформированным блоком 48.
Дальнейшую передачу этого байта узел 70 (71) осуществл ет самосто тельно, а поеле передачи его в линию вновь устанавливает сигнал в линии 26.2 дл получени от процессора следующего байта и т.д. Этот процесс повтор етс вплоть до сброса процессором ЭВМ признака разрешени пре- рывани в регистре узла 52 (53).
Прием информации из линии св зи в режиме прерывани осуществл етс в следующей последовательности. Установкой в регистре узла 52 (53) признака разрешени прерывани по приему программа ЭВМ разрешает прерывание процессора после приема байта данных из линии 12. В момент завершени приема байта из линии 30.1 узел 70 формирует сигнал в линии 26.1, запускающий процедуру прерывани процессора , котора выполн етс аналогично описанной выше. При чтении процессором содержимого регистра данных приемника узла 70 (71), может быть прочитано содержимое регистра ошибок узла 70 (71) на разр дах 12-15 шины 13 через блок 11 канальных передатчиков (фиг. 7). При приеме очередных байтов из линии 12 прерывани процес- сора будут вызыватьс сигналом в линии 26.1 до тех пор, пока не будет сброшен признак разрешени прерывани по приему во внутреннем регистре узла 52 (53).
В устройстве предусмотрена возмож- ность выработки прерывани работы процессора по наступлении некоторого событи Ф. Код событи Ф программируетс предварительно в ПЗУ 55. По каждому коду могут быть выработаны два вектора прерывани , формируемых в узле 36 по сигналам на выходе узла 54 (см. фиг. 4).
Прерывание по событию Ф происходит следующим образом. До считывани прин того из линии 12 байта данных из узла 70 (71) процессор через блок 2 подает на линию 20.3 (20.4) сигнал, открывающий буферный регистр приема узла 70 (71) дл выдачи считываемого байта на шину 14. Одновременно блок 2 формирует в линии 22.2 сигнал чте- ни , поступающий на ПЗУ 55. По сигналу в линии 22,2 открываетс ПЗУ 55, дешифру значение кода данных на шине 14 и вырабатыва сигнал запроса прерывани , KqTo- рый через переключатель 56 поступает и фиксируетс на триггерах 51 и 63. При не нулевых значени х этих сигналов на выходах триггеров 51 и 63 узел 54 сформирует сигнал ТПР запроса прерывани на линии 13.9, который будет обслужен процессором ЭВМ. Обслуживание сигналов ТПР, поступающих от узлов 52-54 производ тс в приоритетном пор дке, определ емом физическим подключением узлов между лини ми 13.6.
Устройство позвол ет измен ть скорость обмена по лини м 12.
Эта функци реализуетс следующим образом. Перед включением устройства в узле 64 устанавливаетс начальна скорость обмена. После включени устройства на линию 28 выдаетс тактова частота, определ юща скорость работы приемников и передатчиков блока 5. Тактова частота в линии 28 вырабатываетс делением опорной частоты генератора 9, получаемой по линии 27. Дл изменени скорости необходимо записать в регистр 67 делени соответствующую константу, задающую коэффициент делени . Запись и чтение регистра 67 осуществл етс процессором стандартным образом. При обращении к регистру 67 по записи блок 2 формирует сигнал в линии 18.2, а при обращении по чтению - в линии 18.1.
Механизм выработки процессором решени о необходимости изменени скорости обмена может быть различным. Например, если процессор определит, что большое число прин тых сообщений приходит с ошибками, вследствие чего требуетс снижение скорости обмена, то он в очередном сообщении или в специальном служебном сообщении может установить команду уменьшени скорости обмене. Эта команда вызывает на противоположной стороне событие Ф или дешифруетс другим каким-либо оговоренным соответствующим протоколом обмена образом. Реагиру на эту команду противоположна сторона либо сразу изменит константу в своем регистре 67, либо произведет такое изменение после обмена какими-то служебными сообщени ми .
Claims (1)
- Формула изобретени Устройство дл сопр жени ЭВМ с лини ми св зи, содержащее блок канальных приемопередатчиков, блок дешифрации адресов и команд, блок прерываний, блок линейных усилителей, блок приемопередачи, регистр состо ни линий, мультиплексор опроса готовностей и генератор тактовых импульсов, причем группы синхронизирующих входов и первые группы выходов блока дешифрации адресов и команд и блока прерываний вл ютс соответствующими группами входов и выходов устройства дл подключени к управл ющим шинам ЭВМ, группа адресных входов мультиплексора опроса готовностей подключена к второй группе выходов блока дешифрации адресов и команд, перва группа информационных входов-выходов блока канальных приемопередатчиков вл етс группой входов-выходов устройства дл подключени к адресно-информационным шинам ЭВМ, а втора группа информационных входов-выходов соединена с группой информационных входов-выходов блока приемопередачи, группой информационных входов блока дешифратора адресов и команд и группой выходов мультиплексора опроса готовностей, перва группа информационных входов которого соединена с группой входов запроса блока прерываний и группой выходов готовности блока приемопередачи, группой адресных входов подключенного к третьей группе выходов блока дешифрации адресов и команд, группы информационно-управл ющих входов и выходов блока линейных усилителей вл ютс соответствующими группами входов и выходов устройства дл подключени к соответствующим группам информационных и управл ющих выходов и входов линий св зи, группы информационных входов и выходов и группа выходов готовности блока линейных усилителей соединены соответственно с группами информационных выходов и входов и группой входов готовности блока приемопередачи, группа инверсных выходов регистра состо ни линий соединена с группой входов режима блока линейных усилителей, а информационный вход и группа синхровхо- дов - соответственно с второй группой ин- формационных входов-выходов блока канальных приемопередатчиков и четвертой группой выходов блока дешифрации адресов и команд, первым информационным входом подключенного к первому выходу блока прерываний, а выходом - к входу разрешени блока канальных приемопередатчиков , группа информационных входов которого соединена с второй группой выходов блока прерываний, отличающее- с тем, что, с целью сокращени аппаратурных затрат устройства и расширени его функциональных возможностей путем обеспечени адаптации скорости передачи по лини м св зи при обмене информацией между абонентами, в него введены блок управлени скоростью обмена, блок коммутации сигналов состо ни и блок канальных передатчиков, причем группа информационных входов-выходов блока управлени скоростью обмена и группа информацион- 5 ных входов блока прерываний и выход блока коммутации сигналов состо ни соединены с второй группой информационных входов-выходов блока канальных при- емо-передатчиков, вход выборки которого 0 вл етс входом устройства дл подключени к управл ющей шине ЭВМ, а выход подключен к второму информационному входу блока дешифрации адресов и команд, п та группа выходов которого подключена к вхо5 дам разрешени блока канальных передатчиков , блока коммутации сигналов состо ни и блока прерываний, второй группой выходовсоединенного с второй группой информационных входов мультиплексора0 опроса готовностей, группа адресных входов блока прерываний соединена с четвертой группой выходов блока дешифрации адресов и команд, шеста группа выходов которого подключена к группе входов режи5 ма блока управлени скоростью обмена, тактовым входом и выходом соединенного соответственно с выходом генератора тактовых импульсов и тактовым входом блока приемопередачи, группа выходов сигналов0 ошибки которого и группа пр мых выходов регистра состо ни линий соединены соответственное первой и второй группами информационных входов блока коммутации сигналов состо ни , группой выходов под5 ключенного к группе информационных входов блока канальных передатчиков, группа выходов которого вл етс группой выходов устройства дл подключени к адресно- информационной шине ЭВМ,0 информационный вход блока коммутации сигналов состо ни соединен с второй группой выходов блока дешифрации адресов и команд, группа входов готовностей блока линейных усилителей подключена к группе5 выходов готовностей блока приемопередачи , вход сброса которого подключен к второму выходу блока прерываний и входам сброса регистра состо ний линий и блока v управлени скоростью обменаЈ1-Т х-L6 ;ТЬ &Шtмf-tf jtftftitofitм«I J,Iгаот00 О)чсо г-68617811д,1ИфMMФиг.7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914924924A RU1784989C (ru) | 1991-02-28 | 1991-02-28 | Устройство дл сопр жени ЭВМ с лини ми св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914924924A RU1784989C (ru) | 1991-02-28 | 1991-02-28 | Устройство дл сопр жени ЭВМ с лини ми св зи |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1784989C true RU1784989C (ru) | 1992-12-30 |
Family
ID=21568303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914924924A RU1784989C (ru) | 1991-02-28 | 1991-02-28 | Устройство дл сопр жени ЭВМ с лини ми св зи |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1784989C (ru) |
-
1991
- 1991-02-28 RU SU914924924A patent/RU1784989C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1536393,кл. G 06 F13/00, 1988. Модуль интерфейсный Электроника МС 4608.02. Паспорт З.ОО.001 ПС. Приложение 1.1. Схема принципиальна электрическа 3.049.001 ЭЗ, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0051332B1 (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
EP0366935B1 (en) | High-speed switching system with flexible protocol capability | |
EP0203971B1 (en) | Idle period signalling in a packet switching system | |
EP0522764B1 (en) | Multiplexing scheme for modem control signals | |
EP0096097B1 (en) | Method and apparatus for controlling access to a communication network | |
EP0147994B1 (en) | Reconfigurable collision avoiding system, station and protocol for a two path multiple access digital communications system | |
JPH0448010B2 (ru) | ||
GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
US5502817A (en) | Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes | |
US4405979A (en) | Data processing system having apparatus in a communications subsystem for establishing byte synchronization | |
RU1784989C (ru) | Устройство дл сопр жени ЭВМ с лини ми св зи | |
EP0180822B1 (en) | Communication adapter for loop communications system | |
US4815070A (en) | Node apparatus for communication network having multi-conjunction architecture | |
RU2700560C1 (ru) | Устройство коммуникационного интерфейса gigaspacewire | |
US5164940A (en) | Modular communication system with allocatable bandwidth | |
KR0122879Y1 (ko) | 캐스케이드에서의 직렬데이타 송수신 장치 | |
JP4364404B2 (ja) | 通信装置 | |
SU1024898A2 (ru) | Устройство дл сопр жени дискретных датчиков с электронной вычислительной машиной | |
SU1211747A1 (ru) | Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе | |
JPH05252163A (ja) | リモート入出力装置 | |
KR900007704B1 (ko) | 전전자 교환기의 주변기기 제어버스의 통신방법 | |
JP2613971B2 (ja) | シリアル転送方式 | |
RU1839259C (ru) | Многоканальное устройство дл сопр жени ЭВМ с последовательными лини ми св зи | |
SU1608677A2 (ru) | Адаптер канал - канал | |
SU1532938A1 (ru) | Адаптивное устройство дл сопр жени ЭВМ с каналами св зи |