JP2010130786A - Drive circuit of power switching element - Google Patents

Drive circuit of power switching element Download PDF

Info

Publication number
JP2010130786A
JP2010130786A JP2008302658A JP2008302658A JP2010130786A JP 2010130786 A JP2010130786 A JP 2010130786A JP 2008302658 A JP2008302658 A JP 2008302658A JP 2008302658 A JP2008302658 A JP 2008302658A JP 2010130786 A JP2010130786 A JP 2010130786A
Authority
JP
Japan
Prior art keywords
switching element
voltage
power switching
potential
conduction control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008302658A
Other languages
Japanese (ja)
Inventor
Teruyuki Kajita
輝之 梶田
Kimikazu Nakamura
公計 中村
Takeshi Yamashita
剛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008302658A priority Critical patent/JP2010130786A/en
Publication of JP2010130786A publication Critical patent/JP2010130786A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem wherein power consumption and cost increase when a positive voltage and a negative voltage are applied to the gate in order to raise or drop the gate potential of power switching elements 16 and 18 for the source potential. <P>SOLUTION: When a positive voltage is applied to the gates of the power switching elements 16 and 18 by a pulse transformer 30, capacitors 46u and 46d are charged with charges flowing from the pulse transformer 30 to the gate. When the power switching elements 16 and 18 are turned off, a negative voltage is applied to the gate by connecting the sources of the power switching elements 16 and 18 with the capacitors 46u and 46d. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電圧制御形のパワースイッチング素子の導通制御端子の電位を前記パワースイッチング素子の入力端子及び出力端子のいずれか一方の端子の電位よりも上昇させるべく前記導通制御端子に正の電圧を印加する正電圧印加手段と、前記導通制御端子の電位を前記いずれか一方の端子の電位よりも低下させるべく前記導通制御端子に負の電圧を印加する負電圧印加手段とを備えるパワースイッチング素子の駆動回路に関する。   According to the present invention, a positive voltage is applied to the conduction control terminal to increase the potential of the conduction control terminal of the voltage-controlled power switching element to be higher than the potential of one of the input terminal and the output terminal of the power switching element. A power switching element comprising: a positive voltage applying means for applying; and a negative voltage applying means for applying a negative voltage to the conduction control terminal so as to lower the potential of the conduction control terminal than the potential of any one of the terminals. The present invention relates to a drive circuit.

この種の駆動回路としては、例えば下記特許文献１に見られるように、トランスの出力パルスの立ち上がり及び立ち下がりに同期させてパワースイッチング素子を駆動するものも提案されている。すなわち、出力パルスの立ち上がりに同期してＰチャネルＭＯＳ型トランジスタをオンさせることでパワースイッチング素子の導通制御端子（ゲート）に正の電荷を充電する。これにより、ゲートの電位を出力端子（ソース）の電位よりも上昇させ、パワースイッチング素子をオン状態とする。また、出力パルスの立ち下がりに同期してＮチャネルＭＯＳ型トランジスタをオンさせることでパワースイッチング素子のゲートの電荷を放電させる。これにより、ゲートの電位をソースの電位よりも低下させ、パワースイッチング素子をオフ状態とする。こうした態様にてパワースイッチング素子を駆動することで、ゲートの電位をゼロ以上で調節する場合と比較して、パワースイッチング素子のオフ指令時、ノイズに起因してパワースイッチング素子が誤ってオン状態となることを好適に回避することができる。
特開２００７−２２８６５０号公報 As this type of driving circuit, as shown in, for example, Patent Document 1 below, a driving circuit that drives a power switching element in synchronization with the rise and fall of an output pulse of a transformer has been proposed. That is, by turning on the P-channel MOS transistor in synchronization with the rising edge of the output pulse, a positive charge is charged in the conduction control terminal (gate) of the power switching element. As a result, the potential of the gate is raised above the potential of the output terminal (source), and the power switching element is turned on. Further, by turning on the N-channel MOS transistor in synchronization with the fall of the output pulse, the charge of the gate of the power switching element is discharged. Accordingly, the gate potential is lowered below the source potential, and the power switching element is turned off. By driving the power switching element in this manner, the power switching element is erroneously turned on due to noise when the power switching element is instructed to be turned off, compared to the case where the gate potential is adjusted to zero or more. It can be avoided suitably.
JP 2007-228650 A

ところで、上記駆動回路では、ＮチャネルＭＯＳ型トランジスタをオンさせることで、パワースイッチング素子のゲートの電位をソースの電位に対して負となるまで放電させることができるとはいえ、この負電位を自由に設定することが非常に困難となる。このため、パワースイッチング素子がオフ状態である際、ノイズ対策として要求される以上にゲートの電位を低下させることとなり得、パワースイッチング素子を駆動するための電力が大きくなるおそれがある。   By the way, in the above driving circuit, although the N-channel MOS transistor is turned on, the gate potential of the power switching element can be discharged until it becomes negative with respect to the source potential. It becomes very difficult to set. For this reason, when the power switching element is in the OFF state, the potential of the gate can be lowered more than required as a noise countermeasure, and there is a possibility that the electric power for driving the power switching element becomes large.

また、上記駆動回路では、トランスの２次側に、ＰチャネルＭＯＳ型トランジスタとＮチャネルＭＯＳ型トランジスタとを備える構成のため、部品点数の増大やコスト高も無視できない。   Further, since the drive circuit has a configuration including a P-channel MOS transistor and an N-channel MOS transistor on the secondary side of the transformer, an increase in the number of parts and a high cost cannot be ignored.

本発明は、上記課題を解決するためになされたものであり、その目的は、電圧制御形のパワースイッチング素子の導通制御端子の電位を前記パワースイッチング素子の入力端子及び出力端子のいずれか一方の端子の電位に対して上昇及び低下させるべく、導通制御端子に正電圧及び負電圧をより適切に印加することのできるパワースイッチング素子の駆動回路を提供することにある。   The present invention has been made to solve the above-described problems, and its object is to set the potential of the conduction control terminal of the voltage-controlled power switching element to one of the input terminal and the output terminal of the power switching element. It is an object of the present invention to provide a drive circuit for a power switching element capable of more appropriately applying a positive voltage and a negative voltage to a conduction control terminal in order to raise and lower the terminal potential.

以下、上記課題を解決するための手段、及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.

請求項１記載の発明は、電圧制御形のパワースイッチング素子の導通制御端子の電位を前記パワースイッチング素子の入力端子及び出力端子のいずれか一方の端子の電位よりも上昇させるべく前記導通制御端子に正の電圧を印加する正電圧印加手段と、前記導通制御端子の電位を前記いずれか一方の端子の電位よりも低下させるべく前記導通制御端子に負の電圧を印加する負電圧印加手段とを備えるパワースイッチング素子の駆動回路において、前記負電圧印加手段及び前記正電圧印加手段のいずれか一方の電圧印加手段は、いずれか他方の電圧印加手段によって前記導通制御端子に電圧が印加される際に前記いずれか他方の電圧印加手段及び前記導通制御端子間に流れる電荷を蓄える蓄電手段と、前記いずれか他方の電圧印加手段による電圧の印加が停止されている状況下、前記パワースイッチング素子のいずれか一方の端子の電位に対する前記導通制御端子の電位を前記蓄電手段の電圧によってオフセットさせるオフセット手段とを備えることを特徴とする。   According to the first aspect of the present invention, the conduction control terminal is configured to increase the potential of the conduction control terminal of the voltage-controlled power switching element to be higher than the potential of one of the input terminal and the output terminal of the power switching element. Positive voltage applying means for applying a positive voltage; and negative voltage applying means for applying a negative voltage to the conduction control terminal so as to lower the potential of the conduction control terminal than the potential of any one of the terminals. In the power switching element driving circuit, one of the negative voltage applying unit and the positive voltage applying unit is configured such that the voltage is applied to the conduction control terminal by the other voltage applying unit. A power storage means for storing charge flowing between the other voltage application means and the conduction control terminal; and a power supply by the other voltage application means. Under circumstances where the application of is stopped, characterized in that it comprises an offset means for offsetting the voltage of said storage means the potential of the conduction control terminal to either the potential of one terminal of said power switching device.

上記発明では、一方の電圧印加手段を、他方の電圧印加手段による電圧印加時に蓄えられる電荷を利用する手段とすることができる。このため、一方の電圧印加手段の印加電圧を蓄電手段の充電電圧によって調節することが可能となる。また、パワースイッチング素子のオン・オフ指令信号を利用して他方の電圧印加手段を構成することで、駆動回路を簡素化することもできる。このため、上記発明では、電圧制御形のパワースイッチング素子の導通制御端子の電位を前記パワースイッチング素子の入力端子及び出力端子のいずれか一方の端子の電位に対して上昇及び低下させるべく、導通制御端子に正電圧及び負電圧をより適切に印加することが可能となる。   In the said invention, one voltage application means can be used as a means using the electric charge stored at the time of the voltage application by the other voltage application means. For this reason, it becomes possible to adjust the applied voltage of one voltage application means with the charging voltage of an electrical storage means. Also, the drive circuit can be simplified by configuring the other voltage applying means using the on / off command signal of the power switching element. For this reason, in the above invention, the conduction control is performed so that the potential of the conduction control terminal of the voltage-controlled power switching element is raised and lowered with respect to the potential of either the input terminal or the output terminal of the power switching element. It becomes possible to more appropriately apply a positive voltage and a negative voltage to the terminal.

なお、前記蓄電手段に並列接続されたツェナーダイオードを備えることが望ましい。   It is desirable to provide a Zener diode connected in parallel to the power storage means.

請求項２記載の発明は、請求項１記載の発明において、前記いずれか他方の電圧印加手段は、パルストランスを備えて構成されることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, any one of the voltage application units includes a pulse transformer.

上記発明では、パルストランスの２次側コイルを利用して、他方の電圧印加手段を簡易に構成することができる。   In the above-described invention, the other voltage applying means can be simply configured using the secondary coil of the pulse transformer.

請求項３記載の発明は、請求項１又は２記載の発明において、前記いずれか一方の電圧印加手段は、前記負電圧印加手段であることを特徴とする。   A third aspect of the invention is characterized in that, in the first or second aspect of the invention, the one of the voltage application means is the negative voltage application means.

請求項４記載の発明は、請求項３記載の発明において、前記蓄電手段には、前記導通制御端子側から前記正電圧印加手段側へと進む方向を順方向とするツェナーダイオードが並列接続されてなること特徴とする。   According to a fourth aspect of the present invention, in the third aspect of the present invention, the power storage means is connected in parallel with a Zener diode having a forward direction from the conduction control terminal side to the positive voltage application means side. It is characterized by.

上記発明では、正電圧印加手段により導通制御端子に正電圧が印加される際に、蓄電手段に、その充電電圧がツェナーダイオードのブレークダウン電圧となるまで電荷を充電することができる。このため、蓄電手段の充電電圧をブレークダウン電圧によって制御することができ、ひいては負電圧印加手段によって導通制御端子に印加される電圧をブレークダウン電圧によって制御することができる。   In the above invention, when a positive voltage is applied to the conduction control terminal by the positive voltage applying means, the electric storage means can be charged with the charge until the charged voltage becomes the breakdown voltage of the Zener diode. For this reason, the charging voltage of the power storage means can be controlled by the breakdown voltage, and by extension, the voltage applied to the conduction control terminal by the negative voltage applying means can be controlled by the breakdown voltage.

請求項５記載の発明は、請求項３又は４記載の発明において、前記オフセット手段は、前記正電圧印加手段によって前記導通制御端子に電圧が印加されるか否かに応じて前記いずれか一方の端子及び前記蓄電手段間を開状態及び閉状態のそれぞれとする開閉器を備えることを特徴とする。   According to a fifth aspect of the present invention, in the third or fourth aspect of the invention, the offset unit is configured so that one of the offset units depends on whether a voltage is applied to the conduction control terminal by the positive voltage applying unit. A switch is provided in which the terminal and the power storage means are in an open state and a closed state, respectively.

上記発明では、正電圧印加手段によって導通制御端子に電圧が印加されない状況下、開閉器が閉状態となることで、上記いずれか一方の端子と蓄電手段とが電気的に接続される。このため、蓄電手段によって、導通制御端子の電位をいずれか一方の端子の電位に対してオフセットさせることができる。   In the above invention, when the voltage is not applied to the continuity control terminal by the positive voltage application means, the switch is closed, so that any one of the terminals and the power storage means are electrically connected. For this reason, the potential of the conduction control terminal can be offset with respect to the potential of one of the terminals by the power storage means.

請求項６記載の発明は、請求項５記載の発明において、前記開閉器は、前記蓄電手段側にエミッタが接続されるとともに前記いずれか一方の端子側にコレクタが接続されて且つ、ベースに前記正電圧印加手段によって正電圧が印加されるＰＮＰ型バイポーラトランジスタであり、前記低下手段は、前記ＰＮＰ型バイポーラトランジスタのベースから前記蓄電手段側へと進む方向を順方向とするダイオードを更に備えることを特徴とする。   According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the switch has an emitter connected to the power storage means side, a collector connected to one of the terminal sides, and the base connected to the base. It is a PNP bipolar transistor to which a positive voltage is applied by a positive voltage applying means, and the lowering means further comprises a diode whose forward direction is from the base of the PNP bipolar transistor to the power storage means side. Features.

上記発明では、正電圧印加手段による電圧印加時において、バイポーラトランジスタのベース電位をエミッタ電位よりも上昇させることができ、ひいてはバイポーラトランジスタをオフ状態とすることができる。これに対し、正電圧印加手段によって電圧が印加されないときには、上記ダイオードを備える電気経路を介した電流の逆流を阻止することができ、ひいては導通制御端子の電位を蓄電手段の電位によってオフセットさせる処理を好適に行うことができる。   In the above invention, when the voltage is applied by the positive voltage applying means, the base potential of the bipolar transistor can be raised above the emitter potential, and the bipolar transistor can be turned off. On the other hand, when no voltage is applied by the positive voltage application means, it is possible to prevent the backflow of current through the electrical path including the diode, and thus the process of offsetting the potential of the conduction control terminal by the potential of the power storage means. It can be suitably performed.

請求項７記載の発明は、請求項５又は６記載の発明において、前記正電圧印加手段及び前記ＰＮＰ型バイポーラトランジスタのベース間と前記いずれか一方の端子間は、抵抗体を介して接続されてなることを特徴とする。   The invention according to claim 7 is the invention according to claim 5 or 6, wherein the positive voltage applying means and the base of the PNP type bipolar transistor and one of the terminals are connected via a resistor. It is characterized by becoming.

上記発明では、抵抗体によって、ベース電流の流通経路を適切に確保することができる。   In the said invention, the distribution path | route of a base current can be appropriately ensured with a resistor.

請求項８記載の発明は、請求項７記載の発明において、前記ＰＮＰ型バイポーラトランジスタのコレクタ及びベース間のＰＮ接合を介してコレクタからベースへと電流が流れることを規制する手段を更に備えることを特徴とする。   The invention according to claim 8 is the invention according to claim 7, further comprising means for restricting a current from flowing from the collector to the base via the PN junction between the collector and the base of the PNP bipolar transistor. Features.

上記発明では、ＰＮＰ型バイポーラトランジスタのコレクタの電位の方がベース電位よりも高くなる場合であっても、コレクタからベースへと電流が流れることを好適に抑制又は阻止することができる。このため、正電圧印加手段による電圧の印加へと切り替わる際に、未だＰＮＰ型バイポーラトランジスタがオン状態のままとなることで生じる不都合を好適に抑制又は回避することができる。   In the above invention, even if the collector potential of the PNP bipolar transistor is higher than the base potential, it is possible to suitably suppress or prevent the current from flowing from the collector to the base. For this reason, when switching to the voltage application by the positive voltage application means, it is possible to suitably suppress or avoid the inconvenience caused by the PNP bipolar transistor still in the ON state.

請求項９記載の発明は、請求項３〜８のいずれか１項に記載の発明において、前記蓄電手段及び前記導通制御端子間と前記いずれか一方の端子との間には、前記蓄電手段及び前記導通制御端子間側から前記いずれか一方の端子側へと進む方向を順方向とする整流手段が備えられてなることを特徴とする。   The invention according to claim 9 is the invention according to any one of claims 3 to 8, wherein the power storage means and the conduction control terminal and the one of the terminals are between the power storage means and Rectification means is provided in which the forward direction is the direction proceeding from the side between the conduction control terminals to the one of the terminals.

上記発明では、正電圧印加手段による電圧印加時において、蓄電手段への充電経路として、導通制御端子を備える経路に加えて、整流手段を備える経路を用いることができる。   In the above-described invention, when a voltage is applied by the positive voltage applying unit, a path including a rectifying unit can be used as a charging path to the power storage unit in addition to a path including a conduction control terminal.

請求項１０記載の発明は、請求項３〜９のいずれか１項に記載の発明において、前記正電圧印加手段は、パルストランスを備え、前記パルストランスの１次側コイルには、キャパシタを介して入力電圧が印加され、前記パルストランスの２次側コイルには、該２次側コイルとともにループ回路を構成するキャパシタ及びダイオードを備えることを特徴とする。   The invention according to claim 10 is the invention according to any one of claims 3 to 9, wherein the positive voltage applying means includes a pulse transformer, and a primary coil of the pulse transformer is provided with a capacitor. The input voltage is applied, and the secondary coil of the pulse transformer includes a capacitor and a diode that form a loop circuit together with the secondary coil.

上記発明では、２次側コイルに印加されるパルスの幅にかかわらず、２次側から出力される電圧を一定とすることができる。   In the said invention, the voltage output from a secondary side can be made constant irrespective of the width | variety of the pulse applied to a secondary side coil.

（第１の実施形態）
以下、本発明にかかるパワースイッチング素子の駆動回路を、ハイブリッド車に搭載されるＤＣ−ＤＣコンバータの１次側のパワースイッチング素子の駆動回路に適用した第１の実施形態について、図面を参照しつつ説明する。 (First embodiment)
Hereinafter, a first embodiment in which a drive circuit for a power switching element according to the present invention is applied to a drive circuit for a power switching element on a primary side of a DC-DC converter mounted on a hybrid vehicle will be described with reference to the drawings. explain.

図１に、上記ＤＣ−ＤＣコンバータ及びその駆動回路を示す。   FIG. 1 shows the DC-DC converter and its driving circuit.

図示されるように、ＤＣ−ＤＣコンバータ１０は、車載発電機によって発電される高圧の電力を蓄える高圧バッテリ１２の高圧電力を、トランス１４によって低圧に変換して出力するものである。詳しくは、トランス１４の１次側コイル１４ａと接続される２つのパワースイッチング素子１６，１８のスイッチング制御により１次側コイル１４ａに生じる電圧を１次側コイル１４ａと２次側コイル１４ｂとの巻数比に応じた電圧に変換して２次側コイル１４ｂから取り出すものである。なお、パワースイッチング素子１６，１８間には、コンデンサ２０，２２が並列接続されており、また、高圧バッテリ１２には、コンデンサ２４が並列接続されている。   As shown in the figure, the DC-DC converter 10 converts high voltage power of a high voltage battery 12 that stores high voltage power generated by an in-vehicle generator into a low voltage by a transformer 14 and outputs the converted voltage. Specifically, the voltage generated in the primary coil 14a by the switching control of the two power switching elements 16 and 18 connected to the primary coil 14a of the transformer 14 is the number of turns of the primary coil 14a and the secondary coil 14b. The voltage is converted into a voltage according to the ratio and taken out from the secondary coil 14b. Capacitors 20 and 22 are connected in parallel between the power switching elements 16 and 18, and a capacitor 24 is connected in parallel to the high-voltage battery 12.

一方、上記パワースイッチング素子１６，１８を駆動する駆動回路は、パワースイッチング素子１６，１８を駆動するためのパルスを出力するパルストランス３０を備えている。パルストランス３０は、その１次側コイル３０ａに与えられる入力パルスを、１次側コイル３０ａと２次側コイル３０ｂｕ，３０ｂｄとの巻数比に応じた電圧の出力パルスに変換して２次側コイル３０ｂｕ，３０ｂｄから出力するものである。   On the other hand, the drive circuit for driving the power switching elements 16 and 18 includes a pulse transformer 30 that outputs a pulse for driving the power switching elements 16 and 18. The pulse transformer 30 converts an input pulse applied to the primary coil 30a into an output pulse having a voltage corresponding to the turn ratio between the primary coil 30a and the secondary coils 30bu and 30bd, and converts the input pulse to the secondary coil. It is output from 30bu and 30bd.

詳しくは、１次側コイル３０ａには、パワースイッチング素子１６，１８を駆動するための信号として、オン・オフ操作の１周期に対するオン時間の時比率を規定するＤｕｔｙ信号が、ＮＰＮ型バイポーラトランジスタ（スイッチング素子３２）及びＰＮＰ型バイポーラトランジスタ（スイッチング素子３４）の直列接続体を介して印加される。このＤｕｔｙ信号の時比率の変化許容範囲は、例えば「０．３」以上であることが望ましく、更に、「０．５」以上であることがより望ましい。ここで、スイッチング素子３２は、そのコレクタに電源電圧Ｖｉｎが印加されて且つ、エミッタにスイッチング素子３４のエミッタが接続されている。また、スイッチング素子３４のコレクタは、接地されている。これにより、スイッチング素子３２及びスイッチング素子３４のエミッタから、Ｄｕｔｙ信号に応じた信号が出力される。この信号は、コンデンサ３６を介して１次側コイル３０ａの一方の端子に印加される。なお、１次側コイル３０ａの他方の端子は、接地されている。   Specifically, the primary coil 30a receives a duty signal that defines a time ratio of an on time with respect to one cycle of an on / off operation as a signal for driving the power switching elements 16 and 18, and an NPN bipolar transistor ( The voltage is applied via a serial connection body of a switching element 32) and a PNP bipolar transistor (switching element 34). The allowable range of change in the duty ratio of the duty signal is preferably, for example, “0.3” or more, and more preferably, “0.5” or more. Here, the switching element 32 has a power supply voltage Vin applied to its collector and the emitter of the switching element 34 connected to its emitter. The collector of the switching element 34 is grounded. As a result, signals corresponding to the duty signal are output from the emitters of the switching element 32 and the switching element 34. This signal is applied to one terminal of the primary coil 30a via the capacitor 36. The other terminal of the primary coil 30a is grounded.

駆動回路は、２次側コイル３０ｂｕ，３０ｂｄのそれぞれと対応する一対の回路である上側回路ＵＣと下側回路ＤＣとを備えている。そして、これら上側回路ＵＣと下側回路ＤＣとは、出力パルスの位相を互いに反転させるべく、２次側コイル３０ｂｕと２次側コイル３０ｂｄとでその接続が逆とされている。ちなみに、図中、「・」印にて、コイルの巻始め側を示している。   The drive circuit includes an upper circuit UC and a lower circuit DC which are a pair of circuits corresponding to the secondary coils 30bu and 30bd. The upper circuit UC and the lower circuit DC are reversely connected in the secondary coil 30bu and the secondary coil 30bd so as to invert the phases of the output pulses. Incidentally, in the drawing, the winding start side of the coil is indicated by “·” mark.

上側回路ＵＣと下側回路ＤＣとでは、２次側コイル３０ｂｕ，３０ｂｄとの接続態様が互いに逆となっていることを除けばその構成は同一であるため、以下では下側回路ＤＣについて説明する。なお、下側回路ＤＣの構成の説明において、部材の符号中の「ｄ」を「ｕ」とすることで、上側回路ＵＣの構成の説明となる。   Since the upper circuit UC and the lower circuit DC have the same configuration except that the connection modes of the secondary coils 30bu and 30bd are opposite to each other, the lower circuit DC will be described below. . In the description of the configuration of the lower circuit DC, “d” in the reference numerals of the members is “u”, thereby describing the configuration of the upper circuit UC.

２次側コイル３０ｂｄの一方の端子は、パワースイッチング素子１８の出力端子（ソース）と接続されている。一方、２次側コイル３０ｂｄの他方の端子は、コンデンサ４０ｄ、ダイオード４４ｄ、コンデンサ４６ｄ及びツェナーダイオード５０ｄの並列接続体、並びにゲート抵抗４８ｄを介してパワースイッチング素子１８の導通制御端子（ゲート）に接続されている。   One terminal of the secondary coil 30bd is connected to the output terminal (source) of the power switching element 18. On the other hand, the other terminal of the secondary coil 30bd is connected to the conduction control terminal (gate) of the power switching element 18 via the parallel connection body of the capacitor 40d, the diode 44d, the capacitor 46d and the Zener diode 50d, and the gate resistor 48d. Has been.

２次側コイル３０ｂｄの両端には、その一方の端子からコンデンサ４０ｄ側へと進む方向を順方向とするダイオード４２ｄが接続されている。これらコンデンサ４０ｄ及びダイオード４２ｄは、上記１次側コイル３０ａに接続されたコンデンサ３６とともに、パルストランス３０の出力信号をＤｕｔｙ信号の時比率にかかわらず一定値とするための回路を構成している。これについては、動作説明のところで説明する。   A diode 42d having a forward direction from one terminal to the capacitor 40d side is connected to both ends of the secondary coil 30bd. The capacitor 40d and the diode 42d together with the capacitor 36 connected to the primary coil 30a constitute a circuit for setting the output signal of the pulse transformer 30 to a constant value regardless of the duty ratio of the duty signal. This will be described in the explanation of the operation.

ダイオード４２ｄには、抵抗体５４ｄが並列接続されている。また、ダイオード４４ｄのカソード側及び２次側コイル３０ｂｄの一方の端子間には、ＰＮＰ型バイポーラトランジスタからなるスイッチング素子５２ｄが接続されている。そしてこのスイッチング素子５２ｄのベースは、ダイオード４４ｄのアノード及び抵抗体５４ｄ間に接続されている。更に、コンデンサ４６ｄ及びゲート抵抗４８ｄ間と２次側コイル３０ｂｄの一方の端子側との間には、コンデンサ４６ｄ及びゲート抵抗４８ｄ間側から２次側コイル３０ｂｄの一方の端子側に進む方向を順方向とするダイオード５６ｄと抵抗体５８ｄとの直列接続体が接続されている。   A resistor 54d is connected in parallel to the diode 42d. A switching element 52d made of a PNP bipolar transistor is connected between the cathode side of the diode 44d and one terminal of the secondary coil 30bd. The base of the switching element 52d is connected between the anode of the diode 44d and the resistor 54d. Further, between the capacitor 46d and the gate resistor 48d and one terminal side of the secondary coil 30bd, the direction from the side between the capacitor 46d and the gate resistor 48d to the one terminal side of the secondary coil 30bd is in order. A series connection body of a diode 56d and a resistance body 58d is connected.

次に、駆動回路によるパワースイッチング素子１６，１８の駆動について説明する。なお、上側回路ＵＣによるパワースイッチング素子１６の駆動手法と、下側回路ＤＣによるパワースイッチング素子１８の駆動手法とは互いに同一であるため、以下では特に、図２を用いて下側回路ＤＣによるパワースイッチング素子１８の駆動手法を例に挙げて説明する。   Next, driving of the power switching elements 16 and 18 by the driving circuit will be described. Since the driving method of the power switching element 16 by the upper circuit UC and the driving method of the power switching element 18 by the lower circuit DC are the same as each other, the power by the lower circuit DC will be particularly described below with reference to FIG. A method for driving the switching element 18 will be described as an example.

Ｄｕｔｙ信号がパワースイッチング素子１８をオン状態とする旨を指令するものである場合、図２（ａ）に示すように、スイッチング素子３２がオン状態とされることで、電源電圧Ｖｉｎが、コンデンサ３６及び１次側コイル３０ａに印加される。このときの１次側コイル３０ａの印加電圧ＶＬ、及びトランス３０の巻数比ｎを用いると、２次側コイル３０ｂｄに印加される電圧は、「ｎＶＬ」である。   When the Duty signal instructs to turn on the power switching element 18, as shown in FIG. 2A, the switching element 32 is turned on, so that the power supply voltage Vin is changed to the capacitor 36. And applied to the primary coil 30a. When the applied voltage VL of the primary coil 30a and the turn ratio n of the transformer 30 at this time are used, the voltage applied to the secondary coil 30bd is “nVL”.

これにより、コンデンサ４０ｄ及びダイオード４４ｄのアノード間のノードＮ１の電位は、パワースイッチング素子１８のソース電位に対して、２次側コイル３０ｂｄの印加電圧とコンデンサ４０ｄとの充電電圧との和だけ高くなる。したがって、ダイオード４４ｄ、コンデンサ４６ｄ、及びゲート抵抗４８ｄを介してパワースイッチング素子１８のゲートに電荷が充電される。   As a result, the potential of the node N1 between the anode of the capacitor 40d and the diode 44d becomes higher than the source potential of the power switching element 18 by the sum of the applied voltage of the secondary coil 30bd and the charging voltage of the capacitor 40d. . Therefore, electric charge is charged to the gate of the power switching element 18 via the diode 44d, the capacitor 46d, and the gate resistor 48d.

上記ゲートの充電によって、コンデンサ４６ｄも充電される。コンデンサ４６ｄの充電は、ゲートの充電が完了しても、ダイオード５６ｄ及び抵抗体５８ｄを備える電気経路を電流が流れることで継続される。そして、コンデンサ４６ｄの充電電圧がツェナーダイオード５０ｄのブレークダウン電圧Ｖｂｄ以上となることで、図２（ｂ）に示すように、ツェナーダイオード５０ｄのカソード側からアノード側へと逆方向電流が流れる。このため、コンデンサ４６ｄの充電電圧は、ツェナーダイオード５０ｄのブレークダウン電圧Ｖｂｄでクランプされる。   The capacitor 46d is also charged by charging the gate. The charging of the capacitor 46d is continued by the current flowing through the electric path including the diode 56d and the resistor 58d even when the charging of the gate is completed. Then, when the charging voltage of the capacitor 46d becomes equal to or higher than the breakdown voltage Vbd of the Zener diode 50d, a reverse current flows from the cathode side to the anode side of the Zener diode 50d as shown in FIG. For this reason, the charging voltage of the capacitor 46d is clamped by the breakdown voltage Vbd of the Zener diode 50d.

これに対し、Ｄｕｔｙ信号がパワースイッチング素子１８をオフ状態とする旨を指令するものである場合、図２（ｃ）に示すように、スイッチング素子３４がオン状態とされることで、１次側コイル３０ａ、コンデンサ３６及びスイッチング素子３４へと電流が流れる。このため、２次側コイル３０ｂｄに生じる電圧の極性が反転する。   On the other hand, when the duty signal instructs the power switching element 18 to be turned off, the switching element 34 is turned on as shown in FIG. A current flows to the coil 30a, the capacitor 36, and the switching element 34. For this reason, the polarity of the voltage generated in the secondary coil 30bd is reversed.

ここで、１次側コイル３０ａに印加される電圧は、コンデンサ３６の電圧Ｖｃとなる。このため、２次側コイル３０ｂｄの電圧は、「ｎＶｃ」となる。このため、コンデンサ４０ｄの電圧は、２次側コイル３０ｂｄの電圧まで充電される。ここで、先の図２（ａ）において、「Ｖｃ＋ＶＬ＝Ｖｉｎ」であることに鑑みれば、先の図２（ａ）におけるダイオード４２ｄの両端の電圧は、「ｎＶＬ＋ｎＶｃ＝ｎＶｉｎ」となる。これが、コンデンサ３６、コンデンサ４０ｄ及びダイオード４２ｄを備えることで、Ｄｕｔｙ信号によらずに出力電圧が一定となる理由である。なお、上記の議論においては、ダイオード４２ｄやスイッチング素子３２の電圧降下量を無視した。   Here, the voltage applied to the primary coil 30 a is the voltage Vc of the capacitor 36. For this reason, the voltage of the secondary coil 30bd is “nVc”. For this reason, the voltage of the capacitor 40d is charged up to the voltage of the secondary coil 30bd. Here, considering that “Vc + VL = Vin” in FIG. 2A, the voltage across the diode 42d in FIG. 2A is “nVL + nVc = nVin”. This is the reason why the output voltage becomes constant regardless of the duty signal by including the capacitor 36, the capacitor 40d, and the diode 42d. In the above discussion, the voltage drop amount of the diode 42d and the switching element 32 is ignored.

図２（ｃ）に示す状態においては、ノードＮ１の電位が、ダイオード４４ｄのカソード及びコンデンサ４６ｄ間のノードＮ２の電位よりも低くなる。このため、スイッチング素子５２ｄがオン状態となり、コンデンサ４６ｄのうち正の電荷が充電される電極側が、スイッチング素子５２ｄを介してパワースイッチング素子１８のソースに接続される。これにより、パワースイッチング素子１８のゲートの電位は、ソースの電位に対してコンデンサ４６ｄの電圧程度低下される。このため、パワースイッチング素子１８のゲートの電荷が、ゲート抵抗４８ｄ、コンデンサ４６ｄ及びスイッチング素子５２ｄを備える経路によって放電され、パワースイッチング素子１８がオフ状態となる。なお、この際、上記抵抗体５４ｄは、スイッチング素子５２ｄのベース電流の流通経路を構成する。   In the state shown in FIG. 2C, the potential of the node N1 is lower than the potential of the node N2 between the cathode of the diode 44d and the capacitor 46d. Therefore, the switching element 52d is turned on, and the electrode side of the capacitor 46d that is charged with positive charges is connected to the source of the power switching element 18 through the switching element 52d. As a result, the gate potential of the power switching element 18 is reduced by about the voltage of the capacitor 46d with respect to the source potential. For this reason, the charge of the gate of the power switching element 18 is discharged through the path including the gate resistor 48d, the capacitor 46d, and the switching element 52d, and the power switching element 18 is turned off. At this time, the resistor 54d constitutes a flow path for the base current of the switching element 52d.

上記パワースイッチング素子１８がオフ状態とされる期間、そのゲートには、コンデンサ４６ｄの充電電圧によって定まる負電圧が印加されることとなる。したがって、ノイズの重畳によってゲートの電位がパワースイッチング素子１８をオン状態とする電位まで変動することを好適に抑制することができる。   During the period in which the power switching element 18 is turned off, a negative voltage determined by the charging voltage of the capacitor 46d is applied to the gate thereof. Therefore, it is possible to suitably suppress the potential of the gate from fluctuating to the potential at which the power switching element 18 is turned on due to noise superposition.

図３に、本実施形態にかかるパワースイッチング素子１８のオン・オフ操作態様を示す。詳しくは、図３（ａ）に、パワースイッチング素子１６、１８のオン・オフ操作の時比率を規定するＤｕｔｙ信号の推移を示し、図３（ｂ）に、ノードＮ１の電位の推移を示し、図３（ｃ）に、ノードＮ２の電位の推移を示し、図３（ｄ）に、ノードＮ３の電位の推移を示す。   FIG. 3 shows an on / off operation mode of the power switching element 18 according to the present embodiment. Specifically, FIG. 3A shows the transition of the Duty signal that defines the on / off operation ratio of the power switching elements 16 and 18, FIG. 3B shows the transition of the potential of the node N1, FIG. 3C shows the transition of the potential of the node N2, and FIG. 3D shows the transition of the potential of the node N3.

図示されるように、Ｄｕｔｙ信号が論理「Ｈ」となると、ノードＮ１の電位は、「ｎＶｉｎ−ｖｆ１」まで上昇する。これは、先の図２において、２次側コイル３０ｂｄの電圧が「ｎＶＬ」となるとともにコンデンサ４０ｄの充電電圧が「ｎＶｃ−ｖｆ１」となり、また、１次側コイル３０ａの電圧ＶＬとコンデンサＶｃの電圧との和が「Ｖｉｎ（ただし、スイッチング素子３２、３４の電圧降下を無視している）」となることによる。そして、ダイオード４４ｄがオン状態となるため、ノードＮ２の電位は、ノードＮ１の電位よりもダイオード４４ｄの電圧降下量ｖｆ２だけ低い値まで上昇する。これにより、ノードＮ３の電位は、ノードＮ２の電位程度まで上昇する。ただし、その後、コンデンサ４６ｄの充電に伴ってノードＮ３の電位は低下していく。そして、ノードＮ３の電位が、ノードＮ２の電位に対して、ツェナーダイオード５０ｄのブレークダウン電圧Ｖｂｄ程度低下すると、ノードＮ３の電位は安定する。   As illustrated, when the Duty signal becomes logic “H”, the potential of the node N1 rises to “nVin−vf1”. In FIG. 2, the voltage of the secondary coil 30bd becomes “nVL” and the charging voltage of the capacitor 40d becomes “nVc−vf1”. The voltage VL of the primary coil 30a and the voltage of the capacitor Vc This is because the sum with the voltage becomes “Vin (however, the voltage drop of the switching elements 32 and 34 is ignored)”. Since the diode 44d is turned on, the potential of the node N2 rises to a value lower than the potential of the node N1 by the voltage drop amount vf2 of the diode 44d. As a result, the potential of the node N3 rises to about the potential of the node N2. However, after that, the potential of the node N3 decreases as the capacitor 46d is charged. Then, when the potential of the node N3 is lowered by about the breakdown voltage Vbd of the Zener diode 50d with respect to the potential of the node N2, the potential of the node N3 is stabilized.

そしてその後、Ｄｕｔｙ信号が論理「Ｌ」となると、ノードＮ１の電位は、パワースイッチング素子１８のソース電位に対して、ダイオード４２ｄの電圧降下量ｖｆ１程度低下する。また、ノードＮ２の電位は、パワースイッチング素子１８のソース電位に対して、電圧降下量Ｖｃｅ程度低下する。そして、ノードＮ３の電位は、ノードＮ２の電位に対して、更に、コンデンサ４６ｄの充電電圧程度低下することとなる。   After that, when the Duty signal becomes logic “L”, the potential of the node N1 decreases by about the voltage drop amount vf1 of the diode 42d with respect to the source potential of the power switching element 18. Further, the potential of the node N <b> 2 is reduced by about the voltage drop amount Vce with respect to the source potential of the power switching element 18. Then, the potential of the node N3 is further lowered by about the charging voltage of the capacitor 46d with respect to the potential of the node N2.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

（１）パルストランス３０の２次側の出力電圧が正である際に、パルストランス３０及びパワースイッチング素子１６，１８のゲート間を流れる電荷をコンデンサ４６ｕ，４６ｄに充電し、パルストランス３０の出力電圧が正でなくなる際に、パワースイッチング素子１６，１８のソースの電位に対してゲートの電位を、コンデンサ４６ｕ，４６ｄの充電電圧によってオフセットさせた。これにより、パワースイッチング素子１６，１８のゲートに負電圧を印加する手段を簡易且つ適切に構成することができる。   (1) When the output voltage on the secondary side of the pulse transformer 30 is positive, the charges flowing between the gates of the pulse transformer 30 and the power switching elements 16 and 18 are charged in the capacitors 46u and 46d, and the output of the pulse transformer 30 When the voltage became non-positive, the gate potential was offset by the charging voltage of the capacitors 46u and 46d with respect to the source potential of the power switching elements 16 and 18. As a result, means for applying a negative voltage to the gates of the power switching elements 16 and 18 can be simply and appropriately configured.

（２）コンデンサ４６ｕ，４６ｄに、パワースイッチング素子１６，１８のゲート側からパルストランス３０の２次側コイル３０ｂｕ，３０ｂｄ側へと進む方向を順方向とするツェナーダイオード５０ｕ，５０ｄを並列接続した。これにより、コンデンサ４６ｕ，４６ｄの充電電圧をツェナーダイオード５０ｕ，５０ｄのブレークダウン電圧によって制御することができ、ひいてはパワースイッチング素子１６，１８のゲートに印加される負電圧を、ブレークダウン電圧によって制御することができる。   (2) Zener diodes 50u and 50d having a forward direction from the gate side of the power switching elements 16 and 18 to the secondary coil 30bu and 30bd side of the pulse transformer 30 are connected in parallel to the capacitors 46u and 46d. Thereby, the charging voltage of the capacitors 46u and 46d can be controlled by the breakdown voltage of the Zener diodes 50u and 50d, and the negative voltage applied to the gates of the power switching elements 16 and 18 is controlled by the breakdown voltage. be able to.

（３）パルストランス３０の出力電圧に応じて、パワースイッチング素子１６，１８のソース及びコンデンサ４６ｕ，４６ｄ間を開状態及び閉状態のそれぞれとするスイッチング素子５２ｕ，５２ｄを備えた。これにより、パルストランス３０によってパワースイッチング素子１６，１８のゲートに正の電圧を印加する状態が解除される際、ゲートの電位をソース電位に対して好適に低下させることができる。   (3) In accordance with the output voltage of the pulse transformer 30, switching elements 52u and 52d are provided that open and close between the sources of the power switching elements 16 and 18 and the capacitors 46u and 46d, respectively. Thereby, when the state in which a positive voltage is applied to the gates of the power switching elements 16 and 18 is released by the pulse transformer 30, the potential of the gate can be suitably lowered with respect to the source potential.

（４）スイッチング素子５２ｕ，５２ｄのエミッタ及びベース間に、ダイオード４４ｕ，４４ｄを接続した。これにより、スイッチング素子５２ｕ，５２ｄがオン状態となる状況下、パワースイッチング素子１６，１８のゲート側からパルストランス３０側への電流の逆流を阻止することができる。   (4) Diodes 44u and 44d are connected between the emitters and bases of the switching elements 52u and 52d. Thereby, the backflow of the electric current from the gate side of the power switching elements 16 and 18 to the pulse transformer 30 side can be prevented in the situation where the switching elements 52u and 52d are turned on.

（５）コンデンサ４０ｕ，４０ｄ及びスイッチング素子５２ｕ，５２ｄのベース間と、パワースイッチング素子１６，１８のソースとの間を、抵抗体５４ｕ，５４ｄを介して接続した。これにより、スイッチング素子５２ｕ，５２ｄのベース電流の流通経路を適切に確保することができる。   (5) The bases of the capacitors 40u and 40d and the switching elements 52u and 52d and the sources of the power switching elements 16 and 18 are connected via resistors 54u and 54d. As a result, it is possible to appropriately secure the flow path of the base current of the switching elements 52u and 52d.

（６）パワースイッチング素子１６，１８のゲート及びコンデンサ４６ｕ，４６ｄ間と、パワースイッチング素子１６，１８のソースとの間を、ダイオード５６ｕ，５６ｄにて接続した。これにより、コンデンサ４６ｕ，４６ｄの充電時に、ダイオード５６ｕ，５６ｄを充電経路として用いることができる。   (6) The gates of the power switching elements 16, 18 and the capacitors 46u, 46d and the sources of the power switching elements 16, 18 are connected by diodes 56u, 56d. Thereby, the diodes 56u and 56d can be used as a charging path when the capacitors 46u and 46d are charged.

（７）パルストランス３０の１次側コイル３０ａにコンデンサ３６を介して電圧を印加して且つ、２次側コイル３０ｂｕ，３０ｂｄに、コンデンサ４０ｕ，４０ｄ及びダイオード４２ｕ，４２ｄを接続した。これにより、Ｄｕｔｙ信号の指示する時比率にかかわらず、コンデンサ４０ｕ，４０ｄ及びダイオード４２ｕ，４２ｄを介して２次側から出力される電圧を一定とすることができる。   (7) A voltage was applied to the primary coil 30a of the pulse transformer 30 via the capacitor 36, and capacitors 40u and 40d and diodes 42u and 42d were connected to the secondary coils 30bu and 30bd. As a result, the voltage output from the secondary side via the capacitors 40u and 40d and the diodes 42u and 42d can be made constant regardless of the time ratio indicated by the Duty signal.

(第２の実施形態)
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。 (Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

パワースイッチング素子１６，１８のゲートに正の電圧を印加する期間が長くなるほど、スイッチング素子５２ｕ，５２ｄのベースの電位が低下する。換言すれば、Ｄｕｔｙ信号の時比率が小さくなるほど、スイッチング素子５２ｕのベース電位が低下し、Ｄｕｔｙ信号の時比率が大きくなるほど、スイッチング素子５２ｄのベース電位が低下する。これは、パワースイッチング素子１６，１８のゲートに正の電圧を印加する期間が長くなるほど、コンデンサ４０ｕ，４０ｄの放電量が増加するためであると考えられる。すなわち、この場合、パワースイッチング素子１６，１８に負の電圧を印加する期間において、ダイオード４２ｕ，４２ｄを流れる電流が増加するために、ダイオード４２ｕ，４２ｄの電圧降下量が増大し、ひいてはスイッチング素子５２ｕ，５２ｄのベースの電位が低下する。そして、スイッチング素子５２ｕ，５２ｄのベース電位が過度に低下する場合には、スイッチング素子５２ｕ，５２ｄのコレクタ及びベース間のＰＮ接合を介して、コレクタからベースへと電流が流れるおそれがある。特に、高温状態においては、ＰＮ接合間に電流を流すための閾値電圧が低下するために、こうした問題が生じるおそれが大きくなる。   The longer the period during which a positive voltage is applied to the gates of the power switching elements 16 and 18, the lower the base potential of the switching elements 52u and 52d. In other words, the base potential of the switching element 52u decreases as the duty ratio of the duty signal decreases, and the base potential of the switching element 52d decreases as the duty ratio of the duty signal increases. This is considered to be because the discharge amount of the capacitors 40u and 40d increases as the period during which a positive voltage is applied to the gates of the power switching elements 16 and 18 becomes longer. That is, in this case, during the period in which a negative voltage is applied to the power switching elements 16 and 18, the current flowing through the diodes 42u and 42d increases, so that the voltage drop amount of the diodes 42u and 42d increases, and consequently the switching element 52u. , 52d base potential is lowered. When the base potentials of the switching elements 52u and 52d are excessively reduced, current may flow from the collector to the base via the PN junction between the collectors of the switching elements 52u and 52d and the base. In particular, in a high temperature state, the threshold voltage for passing a current between the PN junctions decreases, so that the possibility of such a problem increases.

上記ＰＮ接合間に電流が流れる場合、パワースイッチング素子１６，１８をオン操作する期間に移行した後にも、スイッチング素子５２ｕ，５２ｄがオン状態となり、パルストランス３０の２次側コイル３０ｂｕ，３０ｂｄの両端がスイッチング素子５２ｕ，５２ｄによって短絡されることで、貫通電流が流れるおそれがある。この貫通電流は、ノイズ源となってパワースイッチング素子１６，１８の実際のオン期間をＤｕｔｙ信号によって規定された時比率からずらす要因となり得る。   When a current flows between the PN junctions, the switching elements 52u and 52d are turned on after the power switching elements 16 and 18 are turned on, and both ends of the secondary coils 30bu and 30bd of the pulse transformer 30 are turned on. Is short-circuited by the switching elements 52u and 52d, there is a possibility that a through current may flow. This through current becomes a noise source and can cause the actual ON period of the power switching elements 16 and 18 to shift from the time ratio specified by the Duty signal.

これに対処すべく回路変更をしたものが、図４に示す本実施形態にかかる駆動回路である。なお、図４において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。   The drive circuit according to this embodiment shown in FIG. 4 is obtained by changing the circuit to cope with this. In FIG. 4, members corresponding to those shown in FIG. 1 are given the same reference numerals for the sake of convenience.

図示されるように、本実施形態では、スイッチング素子５２ｕ，５２ｄのコレクタ及びベース間のＰＮ接合に電流が流れるのを阻止すべく、スイッチング素子５２ｕ，５２ｄのコレクタ側からパワースイッチング素子１６，１８のソース側へと進む方向を順方向とするダイオード６０ｕ、６０ｄを備える。   As shown in the figure, in the present embodiment, the power switching elements 16, 18 are connected from the collector side of the switching elements 52 u, 52 d in order to prevent current from flowing through the PN junction between the collector and base of the switching elements 52 u, 52 d. Diodes 60u and 60d whose forward direction is the direction toward the source side are provided.

以上説明した本実施形態によれば、先の第１の実施形態の上記各効果に加えて、更に以下の効果が得られるようになる。   According to the present embodiment described above, the following effects can be obtained in addition to the above-described effects of the first embodiment.

（８）スイッチング素子５２ｕ，５２ｄのコレクタ及びベース間のＰＮ接合に電流が流れることを規制すべく、ダイオード６０ｕ，６０ｄを備えた。これにより、パワースイッチング素子１６，１８をオフ状態からオン状態へと切り替えるに際し、未だスイッチング素子５２ｕ，５２ｄがオン状態のままとなることで生じる不都合を好適に回避することができる。   (8) The diodes 60u and 60d are provided to restrict the current from flowing through the PN junction between the collector and the base of the switching elements 52u and 52d. Thereby, when switching the power switching elements 16 and 18 from the OFF state to the ON state, it is possible to suitably avoid the inconvenience caused by the switching elements 52u and 52d still being in the ON state.

(第３の実施形態)
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。 (Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the second embodiment.

図５に、本実施形態にかかる駆動回路の回路構成を示す。なお、図５において、先の図４に示した部材に対応する部材については、便宜上、同一の符号を付している。   FIG. 5 shows a circuit configuration of the drive circuit according to the present embodiment. In FIG. 5, members corresponding to those shown in FIG. 4 are given the same reference numerals for convenience.

図示されるように、本実施形態では、スイッチング素子５２ｕ，５２ｄのコレクタと、抵抗体５４ｕ，５４ｄとの間に、抵抗体６４ｕ，６４ｄを備える。これによっても、先の第２の実施形態に準じた効果を得ることができる。   As illustrated, in the present embodiment, resistors 64u and 64d are provided between the collectors of the switching elements 52u and 52d and the resistors 54u and 54d. Also by this, the effect according to the second embodiment can be obtained.

(第４の実施形態)
以下、第４の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。 (Fourth embodiment)
Hereinafter, the fourth embodiment will be described with reference to the drawings with a focus on differences from the second embodiment.

図６に、本実施形態にかかる駆動回路の回路構成を示す。なお、図６において、先の図４に示した部材に対応する部材については、便宜上、同一の符号を付している。   FIG. 6 shows a circuit configuration of the drive circuit according to the present embodiment. In FIG. 6, members corresponding to those shown in FIG. 4 are given the same reference numerals for convenience.

図示されるように、本実施形態では、パワースイッチング素子１６，１８のソースとパルストランス３０の２次側コイル３０ｂｕ，３０ｂｄとを接続する接続線に、スイッチング素子５２ｕ，５２ｄ側から抵抗体５４ｕ，５４ｄ側へと進む方向を順方向とするダイオード６２ｕ，６２ｄを備える。これによっても、先の第２の実施形態に準じた効果を得ることができる。   As shown in the figure, in the present embodiment, a resistor 54u, from the switching elements 52u, 52d side is connected to a connection line connecting the sources of the power switching elements 16, 18 and the secondary coils 30bu, 30bd of the pulse transformer 30. Diodes 62u and 62d whose forward direction is the direction toward 54d are provided. Also by this, the effect according to the second embodiment can be obtained.

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。 (Other embodiments)
Each of the above embodiments may be modified as follows.

・上記各実施形態では、コンデンサ４６ｕ，４６ｄにツェナーダイオードを接続したがこれに限らない。例えば、時比率Ｄを非常に狭い範囲のみで調節する場合にあっては、コンデンサ４６ｕ，４６ｄの静電容量や、抵抗体５８ｕ，５８ｄの抵抗値等の調節のみで、コンデンサ４６ｕ、４６ｄの充電電圧を好適に調節することができる。   In each of the above embodiments, a Zener diode is connected to the capacitors 46u and 46d, but the present invention is not limited to this. For example, when the duty ratio D is adjusted only in a very narrow range, the capacitors 46u and 46d are charged only by adjusting the capacitances of the capacitors 46u and 46d, the resistance values of the resistors 58u and 58d, and the like. The voltage can be adjusted suitably.

・上記各実施形態では、ゲート抵抗を充電用抵抗体と放電用抵抗体とで同一としたが、これに限らない。例えば、充電用抵抗体をダイオード４４ｕ，４４ｄのアノード側に接続して且つ、放電用抵抗体をスイッチング素子５２ｕ，５２ｄのコレクタ側に接続することで、これらを各別の部材としてもよい。   In each of the above embodiments, the gate resistance is the same for the charging resistor and the discharging resistor, but the present invention is not limited to this. For example, the charging resistor may be connected to the anode side of the diodes 44u and 44d, and the discharging resistor may be connected to the collector side of the switching elements 52u and 52d, so that these may be used as separate members.

・パルストランス３０の２次側に接続されるコンデンサ４０ｕ，４０ｄ、ダイオード４４ｕ，４４ｄ、コンデンサ４６ｕ，４６ｄ及びツェナーダイオード５０ｕ，５０ｄ、並びにゲート抵抗４８ｕ，４８ｄを備える経路のみでコンデンサ４６ｕ，４６ｄを十分に充電することができる状況なら、ダイオード５６ｕ，５６ｄ及び抵抗体５８ｕ，５８ｄを備えなくてもよい。こうした状況は、時比率Ｄを非常に狭い範囲のみで調節する場合等において生じ得る。   -Capacitors 46u and 46d are sufficient only by a path including capacitors 40u and 40d, diodes 44u and 44d, capacitors 46u and 46d, Zener diodes 50u and 50d, and gate resistors 48u and 48d connected to the secondary side of the pulse transformer 30. The diodes 56u and 56d and the resistors 58u and 58d need not be provided. Such a situation can occur when the duty ratio D is adjusted only within a very narrow range.

・パルストランス３０の２次側コイル３０ｂｕ，３０ｂｄとコンデンサ４０ｕ，４０ｄとの接続側が正であるか否かに応じて、コンデンサ４６ｕ，４６ｄ及びパワースイッチング素子１６，１８のソース間を開閉する開閉器としては、上記スイッチング素子５２ｕ，５２ｄに限らない。例えば、ＭＯＳ型電界効果トランジスタであってもよい。この場合であっても、上記特許文献１に記載の駆動回路と比較して、ＭＯＳ型電界効果トランジスタの数が一つ少ないことなどから、部品点数の低減やコスト低減のメリットを有する。また、ツェナーダイオード５０ｕ，５０ｄ等を備えてコンデンサ４６ｕ，４６ｄの充電電圧を調節するなら、パワースイッチング素子１６，１８を駆動する際の電力消費量を調節することもできる。   A switch that opens and closes between the sources of the capacitors 46u and 46d and the power switching elements 16 and 18 depending on whether or not the connection side between the secondary coils 30bu and 30bd of the pulse transformer 30 and the capacitors 40u and 40d is positive. Is not limited to the switching elements 52u and 52d. For example, a MOS field effect transistor may be used. Even in this case, since the number of MOS field effect transistors is one less than that of the driving circuit described in Patent Document 1, there are advantages in reducing the number of parts and reducing the cost. In addition, if the Zener diodes 50u and 50d are provided to adjust the charging voltages of the capacitors 46u and 46d, the power consumption when driving the power switching elements 16 and 18 can be adjusted.

・時比率Ｄの変化にかかわらず、パワースイッチング素子１６，１８のゲートに印加する電圧を一定とするための構成としては、上記各実施形態にて例示したものに限らない。例えば、２次側コイル３０ｂｕ，３０ｂｄ及びダイオード４２ｕ，４２ｄのアノード側間にコンデンサ４０ｕ，４０ｄを接続するものであってもよい。   The configuration for making the voltage applied to the gates of the power switching elements 16 and 18 constant regardless of the change in the time ratio D is not limited to those exemplified in the above embodiments. For example, capacitors 40u and 40d may be connected between the anodes of the secondary coils 30bu and 30bd and the diodes 42u and 42d.

・パルストランス３０としては、１次側コイル３０ａにコンデンサ３６を介して電圧が印加されて且つ、２次側コイル３０ｂｕ，３０ｂｄにコンデンサ４０ｕ，４０ｄ及びダイオード４２ｕ，４２ｄが接続されるものに限らない。こうした構成をとらなくても、時比率Ｄが大きく変化しないなら、パワースイッチング素子１６，１８のゲートに適切な電圧を印加することができる。   The pulse transformer 30 is not limited to one in which a voltage is applied to the primary coil 30a via the capacitor 36, and the capacitors 40u and 40d and the diodes 42u and 42d are connected to the secondary coils 30bu and 30bd. . Even if this configuration is not adopted, an appropriate voltage can be applied to the gates of the power switching elements 16 and 18 if the duty ratio D does not change greatly.

・上記各実施形態では、コンデンサ４６ｕ，４６ｄとパワースイッチング素子１６，１８のソースとが短絡されることで、パワースイッチング素子１６，１８に負の電圧が印加される構成としたが、正の電圧が印加される構成としてもよい。これは、ダイオード４２ｕ，４２ｄの接続を逆とするなどしてパルストランス３０からパワースイッチング素子１６，１８のゲートに印加される電圧を負電圧として且つ、ツェナーダイオード５０ｕ，５０ｄの接続を逆とするなどの設計変更によって実現することができる。   In each of the above embodiments, the capacitors 46u and 46d and the sources of the power switching elements 16 and 18 are short-circuited so that a negative voltage is applied to the power switching elements 16 and 18, but the positive voltage May be applied. This is because the connection between the diodes 42u and 42d is reversed, for example, the voltage applied from the pulse transformer 30 to the gates of the power switching elements 16 and 18 is a negative voltage, and the connection between the Zener diodes 50u and 50d is reversed. It can be realized by design change.

・パワースイッチング素子としては、ＮチャネルＭＯＳ型電界効果トランジスタに限らず、ＰチャネルＭＯＳ型電界効果トランジスタ等、任意の電界効果トランジスタであってよい。更に、電界効果トランジスタに限らず、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等であってもよい。   The power switching element is not limited to an N-channel MOS field effect transistor, and may be any field effect transistor such as a P-channel MOS field effect transistor. Furthermore, it is not limited to a field effect transistor, and may be, for example, an insulated gate bipolar transistor (IGBT).

・パワースイッチング素子を備えて構成される電力変換回路としては、降圧コンバータに限らず、昇圧コンバータやインバータであってもよい。更に、電力変換回路としては、高電位側パワースイッチング素子と低電位側パワースイッチング素子との直列接続体を備えるものに限らない。   The power conversion circuit configured with the power switching element is not limited to the step-down converter, and may be a step-up converter or an inverter. Furthermore, the power conversion circuit is not limited to a circuit including a series connection body of a high potential side power switching element and a low potential side power switching element.

・電力変換回路としては、ハイブリッド車に搭載されるものに限らず、例えば電気自動車に搭載されるものであってもよい。   -As a power converter circuit, not only what is mounted in a hybrid vehicle, For example, you may mount in an electric vehicle.

第１の実施形態にかかる電力変換装置の構成を示す回路図。The circuit diagram which shows the structure of the power converter device concerning 1st Embodiment. 同実施形態にかかる駆動回路の動作を説明するための回路図。FIG. 4 is a circuit diagram for explaining the operation of the drive circuit according to the embodiment. 同実施形態にかかる駆動回路の動作を例示するタイムチャート。6 is a time chart illustrating the operation of the drive circuit according to the embodiment. 第２の実施形態にかかる電力変換装置の構成を示す回路図。The circuit diagram which shows the structure of the power converter device concerning 2nd Embodiment. 第３の実施形態にかかる電力変換装置の構成を示す回路図。The circuit diagram which shows the structure of the power converter device concerning 3rd Embodiment. 第４の実施形態にかかる電力変換装置の構成を示す回路図。The circuit diagram which shows the structure of the power converter device concerning 4th Embodiment.

符号の説明Explanation of symbols

１２…高圧バッテリ、１６，１８…パワースイッチング素子、３０…パルストランス、４６ｕ，４６ｄ…コンデンサ、５０ｕ，５０ｄ…ツェナーダイオード。   DESCRIPTION OF SYMBOLS 12 ... High voltage battery, 16, 18 ... Power switching element, 30 ... Pulse transformer, 46u, 46d ... Capacitor, 50u, 50d ... Zener diode.

Claims (10)

電圧制御形のパワースイッチング素子の導通制御端子の電位を前記パワースイッチング素子の入力端子及び出力端子のいずれか一方の端子の電位よりも上昇させるべく前記導通制御端子に正の電圧を印加する正電圧印加手段と、前記導通制御端子の電位を前記いずれか一方の端子の電位よりも低下させるべく前記導通制御端子に負の電圧を印加する負電圧印加手段とを備えるパワースイッチング素子の駆動回路において、
前記負電圧印加手段及び前記正電圧印加手段のいずれか一方の電圧印加手段は、いずれか他方の電圧印加手段によって前記導通制御端子に電圧が印加される際に前記いずれか他方の電圧印加手段及び前記導通制御端子間に流れる電荷を蓄える蓄電手段と、前記いずれか他方の電圧印加手段による電圧の印加が停止されている状況下、前記パワースイッチング素子のいずれか一方の端子の電位に対する前記導通制御端子の電位を前記蓄電手段の電圧によってオフセットさせるオフセット手段とを備えることを特徴とするパワースイッチング素子の駆動回路。 A positive voltage that applies a positive voltage to the conduction control terminal so as to raise the potential of the conduction control terminal of the voltage-controlled power switching element above the potential of one of the input terminal and the output terminal of the power switching element. In a drive circuit for a power switching element comprising: application means; and negative voltage application means for applying a negative voltage to the conduction control terminal so as to lower the potential of the conduction control terminal than the potential of any one of the terminals.
Either one of the negative voltage applying means and the positive voltage applying means is configured such that when one of the other voltage applying means applies a voltage to the conduction control terminal, the other voltage applying means and The conduction control with respect to the potential of one of the terminals of the power switching element in a state where the application of the voltage by the power storage means for storing the electric charge flowing between the conduction control terminals and the other voltage application means is stopped A drive circuit for a power switching element, comprising: offset means for offsetting the potential of the terminal by the voltage of the power storage means. 前記いずれか他方の電圧印加手段は、パルストランスを備えて構成されることを特徴とする請求項１記載のパワースイッチング素子の駆動回路。   2. The power switching element drive circuit according to claim 1, wherein the other voltage applying means includes a pulse transformer. 前記いずれか一方の電圧印加手段は、前記負電圧印加手段であることを特徴とする請求項１又は２記載のパワースイッチング素子の駆動回路。   3. The drive circuit for a power switching element according to claim 1, wherein the one of the voltage applying means is the negative voltage applying means. 前記蓄電手段には、前記導通制御端子側から前記正電圧印加手段側へと進む方向を順方向とするツェナーダイオードが並列接続されてなること特徴とする請求項３記載のパワースイッチング素子の駆動回路。   4. The drive circuit for a power switching element according to claim 3, wherein a zener diode having a forward direction from the conduction control terminal side to the positive voltage application means side is connected to the power storage means in parallel. . 前記オフセット手段は、前記正電圧印加手段によって前記導通制御端子に電圧が印加されるか否かに応じて前記いずれか一方の端子及び前記蓄電手段間を開状態及び閉状態のそれぞれとする開閉器を備えることを特徴とする請求項３又は４記載のパワースイッチング素子の駆動回路。   The offset unit is a switch that opens and closes between the one terminal and the power storage unit according to whether or not a voltage is applied to the conduction control terminal by the positive voltage applying unit. The drive circuit of the power switching element according to claim 3 or 4, characterized by comprising: 前記開閉器は、前記蓄電手段側にエミッタが接続されるとともに前記いずれか一方の端子側にコレクタが接続されて且つ、ベースに前記正電圧印加手段によって正電圧が印加されるＰＮＰ型バイポーラトランジスタであり、
前記低下手段は、前記ＰＮＰ型バイポーラトランジスタのベースから前記蓄電手段側へと進む方向を順方向とするダイオードを更に備えることを特徴とする請求項５記載のパワースイッチング素子の駆動回路。 The switch is a PNP-type bipolar transistor having an emitter connected to the power storage means side, a collector connected to one of the terminals, and a positive voltage applied to the base by the positive voltage application means. Yes,
6. The drive circuit for a power switching element according to claim 5, wherein the lowering means further comprises a diode whose forward direction is a direction from the base of the PNP bipolar transistor toward the power storage means. 前記正電圧印加手段及び前記ＰＮＰ型バイポーラトランジスタのベース間と前記いずれか一方の端子間は、抵抗体を介して接続されてなることを特徴とする請求項５又は６記載のパワースイッチング素子の駆動回路。   7. The drive of a power switching element according to claim 5, wherein the positive voltage applying means and the base of the PNP type bipolar transistor and any one of the terminals are connected via a resistor. circuit. 前記ＰＮＰ型バイポーラトランジスタのコレクタ及びベース間のＰＮ接合を介してコレクタからベースへと電流が流れることを規制する手段を更に備えることを特徴とする請求項７記載のパワースイッチング素子の駆動回路。   8. The power switching element drive circuit according to claim 7, further comprising means for restricting a current from flowing from the collector to the base via a PN junction between the collector and the base of the PNP bipolar transistor. 前記蓄電手段及び前記導通制御端子間と前記いずれか一方の端子との間には、前記蓄電手段及び前記導通制御端子間側から前記いずれか一方の端子側へと進む方向を順方向とする整流手段が備えられてなることを特徴とする請求項３〜８のいずれか１項に記載のパワースイッチング素子の駆動回路。   Between the power storage means and the conduction control terminal and between any one of the terminals, rectification with a forward direction from the side between the power storage means and the conduction control terminal to the one of the terminals as a forward direction The power switching element drive circuit according to claim 3, further comprising means. 前記正電圧印加手段は、パルストランスを備え、
前記パルストランスの１次側コイルには、キャパシタを介して入力電圧が印加され、前記パルストランスの２次側コイルには、該２次側コイルとともにループ回路を構成するキャパシタ及びダイオードを備えることを特徴とする請求項３〜９のいずれか１項に記載のパワースイッチング素子の駆動回路。 The positive voltage applying means includes a pulse transformer,
An input voltage is applied to the primary coil of the pulse transformer via a capacitor, and the secondary coil of the pulse transformer includes a capacitor and a diode that form a loop circuit together with the secondary coil. The drive circuit of the power switching element according to any one of claims 3 to 9, wherein
JP2008302658A 2008-11-27 2008-11-27 Drive circuit of power switching element Pending JP2010130786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008302658A JP2010130786A (en) 2008-11-27 2008-11-27 Drive circuit of power switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008302658A JP2010130786A (en) 2008-11-27 2008-11-27 Drive circuit of power switching element

Publications (1)

Publication Number Publication Date
JP2010130786A true JP2010130786A (en) 2010-06-10

Family

ID=42330751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008302658A Pending JP2010130786A (en) 2008-11-27 2008-11-27 Drive circuit of power switching element

Country Status (1)

Country Link
JP (1) JP2010130786A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012013122A1 (en) * 2010-07-29 2012-02-02 Byd Company Limited Intelligent power circuit of high-voltage insulation and controlling method thereof
WO2013164222A1 (en) * 2012-04-30 2013-11-07 Conti Temic Microelectronic Gmbh Switching arrangement for triggering a semiconductor switching element
CN103944361A (en) * 2014-04-04 2014-07-23 国家电网公司 Field effect transistor high-speed drive circuit high in power and resistant to interference
CN105226920A (en) * 2015-11-06 2016-01-06 国网上海市电力公司 A kind of direct current transportation serial parallel converter control system
CN106300931A (en) * 2016-09-30 2017-01-04 许继电源有限公司 A kind of numerical control and simulation hybrid driving circuit structure
CN107769528A (en) * 2016-08-17 2018-03-06 现代自动车株式会社 Gate drive apparatus
WO2021176796A1 (en) * 2020-03-06 2021-09-10 オムロン株式会社 Power supply circuit
WO2021181795A1 (en) * 2020-03-11 2021-09-16 オムロン株式会社 Power supply circuit
WO2022180924A1 (en) * 2021-02-26 2022-09-01 パナソニックＩｐマネジメント株式会社 Switching control circuit and gate driving circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276319A (en) * 1987-05-07 1988-11-14 Origin Electric Co Ltd Drive circuit for semiconductor switching element
JPH05244765A (en) * 1992-02-26 1993-09-21 Sansha Electric Mfg Co Ltd Drive circuit for insulated-gate type power semiconductor element
JPH11145810A (en) * 1997-11-06 1999-05-28 Shimada Phys & Chem Ind Co Ltd Drive circuit
JP2007228650A (en) * 2006-02-21 2007-09-06 Denso Corp Drive circuit for power switching element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276319A (en) * 1987-05-07 1988-11-14 Origin Electric Co Ltd Drive circuit for semiconductor switching element
JPH05244765A (en) * 1992-02-26 1993-09-21 Sansha Electric Mfg Co Ltd Drive circuit for insulated-gate type power semiconductor element
JPH11145810A (en) * 1997-11-06 1999-05-28 Shimada Phys & Chem Ind Co Ltd Drive circuit
JP2007228650A (en) * 2006-02-21 2007-09-06 Denso Corp Drive circuit for power switching element

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012013122A1 (en) * 2010-07-29 2012-02-02 Byd Company Limited Intelligent power circuit of high-voltage insulation and controlling method thereof
CN102347680A (en) * 2010-07-29 2012-02-08 比亚迪股份有限公司 High voltage isolation intelligent power circuit
CN104620504B (en) * 2012-04-30 2018-06-12 大陆泰密克微电子有限责任公司 For manipulating the circuit device of thyristor
CN104620504A (en) * 2012-04-30 2015-05-13 大陆泰密克微电子有限责任公司 Switching arrangement for triggering a semiconductor switching element
US9496862B2 (en) 2012-04-30 2016-11-15 Conti Temic Microelectronic Gmbh Circuit arrangement for actuating a semiconductor switching element
WO2013164222A1 (en) * 2012-04-30 2013-11-07 Conti Temic Microelectronic Gmbh Switching arrangement for triggering a semiconductor switching element
CN103944361A (en) * 2014-04-04 2014-07-23 国家电网公司 Field effect transistor high-speed drive circuit high in power and resistant to interference
CN105226920A (en) * 2015-11-06 2016-01-06 国网上海市电力公司 A kind of direct current transportation serial parallel converter control system
CN107769528A (en) * 2016-08-17 2018-03-06 现代自动车株式会社 Gate drive apparatus
CN106300931A (en) * 2016-09-30 2017-01-04 许继电源有限公司 A kind of numerical control and simulation hybrid driving circuit structure
WO2021176796A1 (en) * 2020-03-06 2021-09-10 オムロン株式会社 Power supply circuit
JP7380340B2 (en) 2020-03-06 2023-11-15 オムロン株式会社 power circuit
WO2021181795A1 (en) * 2020-03-11 2021-09-16 オムロン株式会社 Power supply circuit
JP7380352B2 (en) 2020-03-11 2023-11-15 オムロン株式会社 power circuit
WO2022180924A1 (en) * 2021-02-26 2022-09-01 パナソニックＩｐマネジメント株式会社 Switching control circuit and gate driving circuit

Similar Documents

Publication Publication Date Title
JP2010130786A (en) Drive circuit of power switching element
US9419509B2 (en) Shared bootstrap capacitor for multiple phase buck converter circuit and methods
US8558584B2 (en) System and method for bootstrapping a switch driver
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
US8729873B2 (en) DC-to-DC converter with high-side switch and low-side switch
JP4456569B2 (en) Power switching element drive circuit
US9209793B2 (en) Bootstrap circuitry for an IGBT
JP5282782B2 (en) Switching element drive circuit
EP2276158A1 (en) Switching power supply device
US20090195079A1 (en) Circuit for equalizing charge unbalances in storage cells
CN105814786A (en) Rectification device, alternator, and power conversion device
JP5910395B2 (en) Drive circuit
JP2012105546A (en) Switching power supply
US8310281B2 (en) System and method for driving a cascode switch
KR20150131116A (en) Systems and methods for 100 percent duty cycle in switching regulators
JP2017147787A (en) Multi-output dc-dc converter
US10447161B2 (en) Inverting buck-boost power converter
US10305367B2 (en) Power conversion circuit
JPWO2007091374A1 (en) Synchronous rectification forward converter
JP4311683B2 (en) Semiconductor devices, step-down chopper regulators, electronic equipment
KR20190108785A (en) Power source converter, apparatus for driving switching element and apparatus for driving load
CN112152453B (en) Detection circuit, switching type voltage stabilizer with detection circuit and control method of switching type voltage stabilizer
CN218514276U (en) Bootstrap capacitor voltage-stabilizing auxiliary circuit and power converter with same
JP2010093885A (en) Drive circuit for power switching element
US20230327566A1 (en) Bidirectional voltage converter and operation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528