JP2600820B2 - 標本化周波数変換装置 - Google Patents

Description

【発明の詳細な説明】 以下、本発明を次の順序で説明する。

Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする課題 Ｅ 課題を解決するための手段 Ｆ 作用 Ｇ 実施例 G₁標本化周波数変換装置の全体構成の説明（第１図） G₂標本化周波数変換装置の各構成要素の説明（第２図〜
第７図） G_2-1ディジタル信号処理部（第２図） G_2-2ローカルクロック発生部 G_2-3変換制御部（第３図〜第７図） G_2-3-1イベント検出部（第３図，第４図） G_2-3-2適応予測処理部（第５図，第６図） G_2-3-3係数アドレス発生部（第７図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、入力サンプル列を異なる標本化周波数の出
力サンプル列に変換する標本化周波数変換装置に関し、
例えば、各種PCMオーディオ信号伝送方式間等での標本
化周波数の変換処理に適用される。

Ｂ 発明の概要 本発明は、入力サンプル列を異なる標本化周波数の出
力サンプル列に変換する標本化周波数変換装置におい
て、入力標本化同期とローカルクロック周期との比およ
び出力標本化周期とローカルクロック周期との比を予測
演算し、上記各比データに基づいて入力サンプル列に補
間処理を施して、精度の高い出力サンプル列を得るよう
にしたものである。

Ｃ 従来の技術 従来より、標本化周波数が44.1kHzのPCMオーディオ信
号を記録したコンパクトディスク（CD）、入力オーディ
オ信号を44.056kHzの標本化周波数で標本化してPCMデー
タに変換する処理およびその逆変換処理を行うPCMプロ
セッサや、標本化周波数に32kHzを採用したＡモードあ
るいは48kHzを採用したＢモードでPCMオーディオ信号を
放送する衛星放送システム等、それぞれ異なる標本化周
波数を採用した各種PCM信号伝送方式が実用化されてい
る。そして、上記各種PCM信号伝送方式におけるサンプ
リング周波数の異なるPCM信号に互換性を持たせるため
には、標本化周波数（サンプリング・レート）を変換す
る標本化周波数変換装置が必要とされる。

上記標本化周波数変換装置としては、PCM信号をディ
ジタル・アナログ変換して得られるアナログ信号を再び
所望の標本化で標本化してPCMデータに変換するもので
ある。この標本化周波数変換装置では、ディジタル・ア
ナログ変換器およびアナログ・ディジタル変換器を必要
とするので、構成が複雑で装置の価格が高くなるばかり
でなく、上記ディジタル・アナログ変換器およびアナロ
グ・ディジタル変換器を信号が通過するために、信号の
質（例えば音質）が劣化するという欠点があった。

また、PCM信号をアナログ信号に変換することなくデ
ィジタル信号のままで標本化周波数を変換する標本化周
波数変換装置として、第８図に示す如き構成のものが知
られている（特開昭57−115015号公報、特開昭61−2047
00号公報参照）。

すなわち、従来の標本化周波数変換装置を示す第８図
のブロック図において、（101）は変換しようとする入
力サンプル列｛x_i｝の標本化周波数（fs_(in)）を有する
標本化クロック信号（Fs_(in)）が供給されるクロック信
号入力端子である。このクロック信号入力端子（101）
に供給される標本化クロック信号（Fs_(in)）は、その周
波数（fs_(in)）を2^N倍（例えば2⁷倍）に逓倍するPLL回
路（102）に与えられている。上記PLL回路（102）の出
力側に得られる2^N・fs_(in)の周波数の信号は、カウンタ
（103）のクロック入力端子（Ｃ）に供給される。ま
た、（104）は得ようとする出力サンプル列｛y_j｝の標
本化周波数（fs_(out)）を有する標本化クロック信号（F
s_(out)）が供給さるクロック信号入力端子である。この
クロック信号入力端子（104）に供給される標本化クロ
ック信号（Fs_(out)）は、上記カウンタ（103）のリセッ
ト入力端子（Ｒ）に供給されるとともに、上記カウンタ
（103）のカウントデータをラッチするレジスタ（105）
のラッチ端子（Ｌ）にラッチタイミング信号として供給
されている。

なお、上記カウンタ（103）は、1/fs_(in)をカウント
周期とするカウンタ動作を行うので、Ｎビット長を必要
とする。

上記カウンタ（103）は、そのカウントデータが出力
標本化周波数（fs_(out)）で上記レジスタ（105）にラッ
チされ、その直後にリセットされて、続けて０からのカ
ウントをスタートする。従って、上記レジスタ（105）
に保存されるデータは、結果的に出力サンプルポイント
の直前の入力サンプルポイントに対する位相を示してい
る（ただし、この位相は瞬時の値であり、2^Nを１として
正規化したものとして考える。）。上記レジスタ（10
5）のホールドデータは、演算回路（106）に与えられて
いる。

また、（107）は変換しようとする標本化周波数（fs
_(in)）の入力サンプル列｛x_i｝が供給されるデータ入力
端子である。このデータ入力端子（107）に供給される
入力サンプル列｛x_i｝は、上記演算回路（106）に供給
され、この演算回路（106）にて所望の出力標本化周波
数（fs_(out)）の出力サンプル列｛y_j｝に変換されて、
データ出力端子（108）から出力される。

上記レジスタ（104）に得られる位相データ（φ_ｊ）
と入力サンプル列｛x_i｝と出力サンプル列｛y_j｝との関
係は、時間軸上で第９図のように示され、上記位相デー
タ（φ_ｊ）をパラメータあるいは制御量として、上記演
算回路（106）にて、、入力サンプル列｛x_i｝から出力
サンプル列｛y_j｝の希望する出力サンプルポイントのサ
ンプル値を多項式補間演算やディジタル・フィルタリン
グ等の手法により次のように算出することができる。

例えは、多項式補間演算による直線補間（１次補間）
によって出力サンプル値の近似値を算出する手法を示す
第10図の模式図において、（x_i），（x_i-1）は入力サン
プル列｛y_j｝の各振幅値、（y_j）は出力サンプル列
｛y_j｝の各振幅値、（φ_ｊ）は出力サンプルポイントの
直前の入力サンプルポイントに対する位相（０≦φ_ｊ＜
１）であり、出力サンプルポイントの振幅値（y_j）は、 y_j＝x_i-1＋（x_i−x_i-1）・φ_ｊ にて表され、出力サンプルポイントの位相データ
（φ_ｊ）が求まれば、入力サンプル列の各振幅値
（x_i），（x_i-1）から算出することができる。

また、ディジタル・フィルタリングを応用する手法で
は、第11図の模式図に示すように、変換比がL/M（L,M:
整数）の標本化周波数変換を次の手順で行うことができ
る。

先ず、入力サンプル列｛x_i｝の各サンプル間に（Ｌ−
１）個の０値をもつサンプルを充填する。この処理の結
果、見掛け上標本化周波数はＬ倍に上昇するが、サンプ
ル列のもつ周波数スペクトルは変化しない。次に、この
サンプル列を（L/2）倍の標本化周波数までの範囲で、
入力標本化周波数（fs_(in)）および出力標本化周波数
（fs_(out)）のうちの低い法のもつ信号帯域だけを通過
域とするようなローパスフィルタの特性を有するインパ
ルス・レスポンスからなる係数列（k₀,k₁,k₂〜k_r,〜k
_2r-1,k_2r）とたたみ込みを行うことによってＬ倍に補間
されたサンプル列が得られる。

上記Ｌ倍に補間されたサンプル列｛y_j｝を得るための
たたみ込み演算処理は、 y_j＝…＋x_i-2・ｋ_{ｒ＋Ｌ−Ｌ・φｊ}＋x_i-1・ｋ
_{ｒ−Ｌ・φｊ} ＋x_i・ｋ_{ｒ−Ｌ−Ｌ・φｊ}＋x_i+1・ｋ_{ｒ−2L−Ｌ・φｊ}
＋…… ｛φ_ｊ＝φ/L,1/L,2/L,〜，（Ｌ−１）/L｝ にて示され、１つの出力サンプルを算出するためにはＬ
個おきに係数を抽出して積和演算を行えばよく、積和演
算機能を有するディジタル信号処理用プロセッサ（DSP:
Digital Signal Processor）にて行われる。なお、上記
DSPによるサンプル列｛y_i｝を得るためのたたみ込み演
算処理には、入力サンプル列｛x_i｝の標本化周波数（fs
_(in)）および／または出力サンプル列｛y_i｝の標本化周
波数（fs_(out)）を逓倍することにより形成される上記D
SPの駆動に適した高速クロック信号が用いられる。

Ｄ 発明が解決しようとする課題 ところで、上述の如くPLL回路にて入力サンプル列｛x
_i｝の標本化周波数（fs_(in)）の2^N倍に逓倍し形成され
るクロック信号を用いて、出力サンプルポイントの直前
の入力サンプルポイントに対する位相について2^Nを１と
して正規化した位相データ（φ_ｊ）を求め、上記位相デ
ータ（φ_ｊ）をパをパラメータあるいは制御量として入
力サンプル列｛x_i｝から希望する出力サンプルポイント
のサンプル値を近似的に算出して出力サンプル列｛y_j｝
を得るようにした従来の標本化周波数変換装置では、出
力サンプル値の近似誤差を小さくするに、上記PLL回路
の逓倍比を高めてクロック信号の周波数を上昇させ、上
記位相データ（φ_ｊ）の分解精度を高める必要がある。
また、上記入力サンプル列｛x_i｝から出力サンプル列
｛y_j｝の各サンプル値を近似的に算出するためのDSPに
よるたたみ込み演算処理には、上記入力サンプル列
｛x_i｝の標本化周波数（fs_(in)）および／または上記出
力サンプル列｛y_j｝の標本化周波数（fs_(out)）を逓倍
した高速クロック信号を必要とする。

このように従来の標本化周波数変換装置では、上記ク
ロック信号を形成するために、高速で動作するPLL回路
を必要とし、しかも、このPLL回路は、入力サンプル列
｛x_i｝の標本化クロック信号（Fs_(in)）および／または
出力サンプル列｛y_j｝の標本化クロック信号（F
s_(out)）の周波数変動に追従し得る充分に広いキャプチ
ャーレンジを必要とするという問題点がある。また、上
記入力サンプル列｛x_i｝から出力サンプル列｛y_j｝の各
サンプル値を近似的に算出するためのたたみ込み演算処
理を行うDSPは、上記入力サンプル列｛x_i｝の標本化ク
ロック信号（Fs_(in)）および／または出力サンプル列
｛y_j｝の標本化クロック信号（Fs_(out)）から形成され
る高速クロック信号で動作するために、同期が困難にな
るという問題点がある。

そこで、本発明は、上述の如き従来の問題点に鑑み、
任意の変換比の標本化周波数変換を高い精度で且つ簡単
な構成で行い得るようにした新規な構成の標本化周波数
変換装置を提供することを目的とするものである。

Ｅ 課題を解決するための手段 本発明に係る標本化周波数変換装置は、上述の目的を
達成するために、入力サンプル列を入力標本化周波数の
整数（2^M）倍の標本化周波数のサンプル列に変換するオ
ーバーサンプリング処理手段と、上記オーバーサンプリ
ング処理手段から出力されるサンプル列のサンプル値を
一時記憶する第１のバッファメモリと、入力標本化周期
および出力標本化周期よりも短いローカルクロック周期
で動作して、入力標本化周波数の2^M倍の標本化周波数に
関するローパスフィルタのインパルス・レスポンス特性
を与えるフィルタ係数による補間演算処理を上記第１の
バッファメモリから読み出されるサンプル列に施して、
出力標本化周波数を有する出力サンプル列の各サンプル
ポイントにおける補間サンプル値を演算するディジタル
信号処理手段と、上記ディジタル信号処理手段から出力
される出力サンプル列の補間サンプル値を一時記憶する
第２のバッファメモリと、上記入力標本化周期と上記ロ
ーカルクロック周期との比および上記出力標本化周期と
上記ローカルクロック周期との比を予測演算し、上記各
比データに基づいて上記各バッファメモリに対する書き
込み読み出し制御を行うとともに、上記補間処理に必要
なフィルタ係数アドレス上記ディジタル信号処理手段に
与える変換制御手段と、上記ローカルクロック周期の1/
整数（2^N）の周期のローカルクロック信号を出力するロ
ーカルクロック発生手段とを備えて成ることを特徴とし
ている。

Ｆ 作用 本発明に係る標本化周波数変換装置では、入力サンプ
ル列をオーバーサンプリング処理により入力標本化周波
数の整数（2^M）倍の標本化周波数に変換したサンプル列
に対して、入力標本化周期および出力標本化周期よりも
短いローカルクロック周期で動作するディジタル信号処
理手段にて、上記入力標本化周波数の2^M倍の標本化周波
数に関するローパスフィルタのインパルス・レスポンス
特性を与えるフィルタ係数による補間演算処理を施すこ
とにより、出力サンプルポイントにおける補間サンプル
値を演算する。また、この標本化周波数変換装置では、
変換制御手段における上記入力標本化周期と上記ローカ
ルクロック周期との比および上記出力標本化周期と上記
ローカルクロック周期との比の予測演算出力に基づい
て、上記ディジタル信号処理手段による補間処理に必要
なフィルタ係数アドレスを与えるとともに、上記オーバ
ーサンプリング処理により得られるサンプル列のサンプ
ル値を一時記憶する第１のバッファメモリおよび上記補
間演算処理により得られる出力サンプルポイントの各サ
ンプル補間値を一時記憶する第２のバッファメモリに対
する書き込み読み出し制御を行って、所望のタイミング
で各サンプル列を上記各バッファメモリから読み出す。

Ｇ 実施例 以下、本発明の一実施例について、図面に従い詳細に
説明する。

G₁標本化周波数変換装置の全体構成 第１図のブロック図に示す実施例は、第１の標本化周
波数（fs_(in)）の入力サンプル列｛x_i｝を第２の標本化
周波数（fs_(out)）の出力サンプル列｛y_j｝に変換する
標本化周波数変換装置に本発明を適用したもので、この
実施例において、信号入力端子（１）には変換しようと
する入力サンプル列｛x_i｝が供給され、第１のクロック
信号入力端子（２）には上記入力サンプル列｛x_i｝の標
本化周波数（fs_(in)）すなわち入力標本化周波数を有す
る第１の標本化クロック信号（FS_(in)）が供給され、さ
らに、第２のクロック信号入力端子（３）には信号出力
端子（４）に得ようとする出力サンプル列｛y_j｝の標本
化周波数（fs_(out)）すなわち出力標本化周波数を有す
る第２の標本化クロック信号（FS_(out)）が供給され
る。

この実施例の標本化周波数変換装置は、上記信号入力
端子（１）に供給される入力サンプル列｛x_i｝につい
て、その入力標本化周波数（fs_(in)）の整数（2^M）倍
（この実施例ではＭ＝２）のオーバーサンプリング処理
を行うオーバーサンプリング部（５）と、上記オーバー
サンプリング部（５）にて得られる上記入力標本化周波
数（fs_(in)）の４倍の標本化周波数（４・fs_(in)）のサ
ンプル列のサンプル値（ｘ_ｉ′）を一時記憶する第１の
バッファメモリ（６）と、上記４倍の標本化周波数（４
・fs_(in)）に関するローパスフィルタのインパルス・レ
スポンス特性を与えるフィルタ係数によるディジタルフ
ィルタリング処理を上記第１のバッファメモリ（６）か
ら読み出されるサンプル列｛ｘ_ｉ′｝施すことにより出
力標本化周波数（fs_(out)）に変換したサンプル列
｛y_j｝のサンプルポイントにおける補間サンプル値を算
出するディジタル信号処理部（７）と、上記ディジタル
信号処理部（７）にて得られる上記出力標本化周波数
（fs_(out)）のサンプル列｛y_j｝の各補間サンプル値を
一時記憶する第２のバッファメモリ（８）と、上記各バ
ッファメモリ（６），（８）やディジタル信号処理部
（７）の動作タイミングを与えるローカルクロック信号
（Fc）を形成するローカルクロック発生部（９）と、上
記第１および第２のクロック入力端子（２），（３）に
供給される各標本化クロック信号（Fs_(in)），（FS
_(out)）にて与えられる各標本化周波数（fs_(in)），（f
s_(out)）情報および上記ローカルクロック信号（Fc）に
て与えられるローカルクロック周波数（fc）情報に基づ
いて、上記各バッファメモリ（６），（８）やディジタ
ル信号処理部（７）の動作制御を行う変換制御部（10）
等にて構成されている。

G₂標本化周波数変換装置の各構成要素の説明 G_2-1ディジタル信号処理部 上記ディジタル信号処理部（７）は、上記ローカルク
ロック発生部（９）にて与えられるローカルクロック信
号（Fc）に基づいて動作するディジタル信号処理用プロ
セッサ（DSP）にて構成されており、上記変換制御部（1
0）の係数アドレス発生部（17）にて与えられる係数ア
ドレスに応じて図示しない係数メモリから読み出される
上記入力標本化周波数（fs_(in)）の４倍の標本化周波数
（４・fs_(in)）に関するローパスフィルタのインパルス
・レスポンス特性を与えるフィルタ係数を用いて積和演
算を行うことにより、上記第１のバッファメモリ（６）
から読みだされるサンプル列｛ｘ_ｉ′｝に所望のディジ
タルフィルタリング処理を施すようになっている。例え
ば、上記ディジタル信号処理部（７）は、その補間処理
の一例を第２図に模式的に示してあるように、上記第１
のバッファメモリ（６）を介して４・fs_(in)なる転送レ
ートで供給されるサンプル列｛ｘ_ｉ′｝について、図示
しない係数メモリに予め書き込まれている上記標本化周
波数（４・fs_(in)）に関するローパスフィルタのインパ
ルス・レスポンス特性を与えるフィルタ係数セット｛ｃ
（2^K）｝の中心アドレス（Ac）と得ようとする出力標本
化周波数（fs_(out)）の出力サンプル列｛y_j｝のサンプ
ルポイント（t_j）が一致する状態で、上記サンプル列
｛ｘ_ｉ′｝の各サンプルポイントに対応する４個のフィ
ルタ係数（c_i），（c_j），（c_k），（c_L）を上記係数メ
モリから読み出して、上記サンプル列｛ｘ_ｉ′｝の各サ
ンプルポイントの４個のサンプル値（x_i），（x_j），
（x_k），（x_L）に乗算し、各乗算出力を加算する積和演
算を行うことによって、出力サンプル列｛y_j｝のサンプ
ルポイント（t_j）における補間サンプル値（y_j）を算出
する。

G_2-2ローカルクロック発生部 上記ローカルクロック発生部（９）は、fc＝Ｋ・foな
るローカルクロック周波数（fc）で発振する水晶発振器
等にて構成されている。上記Ｋは２のべき乗の整数
（2^N）で、また、上記周波数（fo）は入力サンプル列
｛x_i｝の標本化周波数（fs_(in)）および出力サンプル列
｛y_j｝の標本化周波数（fs_(out)）よりも高い周波数で
ある。上記各標本化周波数（fs_(in)），（fs_(out)）は
一般的に48kHz近傍あるいはそれ以下の周波数で、上記
周波数（fo）は48kHz近傍に設定される。そして、上記
ローカルクロック周波数（fc）は、上記ディジタル信号
処理部（７）を構成するDSPチップに適した周波数で、
出力サンプル列｛y_j｝の量子化誤差が１ステップ以下と
なるディジタル・フィルタリング処理を上記ディジタル
信号処理部（７）にて行うことができる周波数に設定さ
れる。

G_2-3変換制御部 また、上記変換制御部（10）は、上記ローカルクロッ
ク発生部（10）から供給される上記ローカルクロック信
号（Fc）を計数するＫ進カウンタ（11）、上記Ｋ進カウ
ンタ（11）の計数出力に基づいて各標本化クロック信号
（FS_(in)），（FS_(out)）からローカルクロック周期（T
o＝1/fo）と各標本化周期（Ts_(in)＝1/fs_(in)），（Ts
_(out)＝1/fs_(out)）との各相対時間差（dt_q(in)/To），
（dt_q(out)/To）を計測する第１および第２のイベント
検出部（12），（13）や各種タイミング信号を形成する
タイミング発生部（14）、上記各イベント検出部（1
2），（13）により計測される各相対時間差（dt_q(in)/T
o），（dt_q(out)/To）に基づいて上記各標本化クロック
信号（FS_(in)），（FS_(out)）の各予測標本化周期（Ts
_est(in)/To），（Ts_est(out)/To）を演算する第１およ
び第２の適応予測処理部（15），（16）、上記各適応予
測処理部（15），（16）にて得られる各予測標本化周期
（Ts_est(in)/To），（Ts_est(out)/To）に基づいて上述
の係数アドレスを演算する計数アドレス発生部（17）等
にて構成されている。

G_2-3-1イベント検出部 上記各イベント検出部（12），（13）は、上記各クロ
ック信号入力端子（２），（３）から供給される各標本
化クロック信号（FS_(in)），（FS_(out)）の各標本化周
期（Ts_(in)），（Ts_(out)）と上記ローカルクロック周
期（To＝1/fo）との各相対時間差（dt_q(in)），（dt
_q(out)）を計測するものであるが、実時間ではクロック
ジッタ等の影響により高精度に計測することができない
ので、この実施例では、上記各標本化クロック信号（FS
_(in)），（FS_(out)）について、上記各標本化周期（Ts
_(in)），（Ts_(out)）よりも短いローカルクロック周期
（To＝1/fo）毎に各エッジ部または同期パターンを検出
して、上記各標本化周期（Ts_(in)），（Ts_(out)）と上
記ローカルクロック周期（To）との各相対時間差（dt
_q(in)），（dt_q(out)）を上記ローカルクロック信号の
周波数（Fc）で与えられる単位時間（Tc＝1/Fc）の時間
軸上で計測する演算処理を上記Ｋ進カウンタ（11）のカ
ウンタ出力に基づいて行うようにしている。

すなわち、上記各イベント検出部（12），（13）を代
表して第１のイベント検出部（12）における演算処理の
機能構成を示す第３図のブロック図において、入力標本
化周期（Ts_(in)）情報が与えられる加算器（21）は、上
記入力標本化周期（Ts_(in)）情報をレジスタ（22）に一
時記憶されている１標本化周期（Ts_(in)）前の相対時間
差（dt_(-1)）情報に加算する累積加算演算を行い、その
加算出力情報として上記入力標本化周期（Ts_(in)）とロ
ーカルクロック周期（To）との相対時間差（dt）を示す
計測情報を形成し、この相対時間差（dt）情報を上記レ
ジスタ（22）に供給するとともに量子化回路（23）に供
給する。そして、上記量子化回路（23）は、第４図に示
すように、上記加算器（21）の加算出力として与えられ
る相対時間差（dt）情報を上記ローカルクロック信号の
周波数（Fc）で与えられる単位時間（Tc）の時間軸上で
計測して、上記相対時間差（dt）情報を上記ローカルク
ロック周期（To）に対する比で示す測定相対時間差（dt
_q/To）を算出して出力する。

G_2-3-2適応予測処理部 上記各イベント検出部（12），（13）にて得られる各
計測相対時間差（dt_q(in)/To），（dt_q(out)/To）情報
が供給される上記第１および第２の適応予測処理部（1
5），（16）では、計測相対時間差（dt_q/To）情報に基
づいて、入力標本化周期（Ts_(in)）および出力標本化周
期（Ts_(out)）を上記ローカルクロック周期（To）に対
する比で示す予測入力標本化周期（Ts_est(in)/To）およ
び予測出力標本化周期（Ts_est(out)/To）をそれぞれ算
出する演算処理を行う。

すなわち、上記各適応予測処理部（15），（16）を代
表して第１の適応予測処理部（15）の機能構成を示す第
５図のブロック図において、上記計測相対時間差（dt_q/
To）情報が与えられる第１の加算器（51）は、第２の加
算器（52）の加算出力として与えられる予測相対時間差
（dt_est/To）情報を上記計測相対時間差（dt_q/To）情報
から減算して、上記予測相対時間差（dt_est/To）情報に
対する上記計測相対時間差（dt_q/To）情報の誤差を算出
する。そして、上記第１の加算器（51）にて得られる誤
差情報をエラーモニタリング部（53）にて観測して、第
６図に示すように、計算処理部（54）により上記誤差情
報に基づいて計算される次の予測標本位置に対する補正
情報Δ（Ts_(in)/To）が第３の加算器（55）に与えられ
るようになっている。

上記第３の加算器（55）は、第１のレジスタ（56）を
介して帰還される１予測入力標本化周期（Ts_est(in)）
前の予測入力標本化周期（Ts_est(in)/To）_(-1)情報に上
記補正情報Δ（Ts_(in)/To）を加算することにより予測
入力標本化周期（Ts_est(in)/To）を算出して出力する。
なお、上記第１のレジスタ（56）には、上記第３の加算
器（52）の出力すなわち予測入力標本化周期（Ts
_est(in)/To）情報の初期値（T_qo）情報が予め与えられ
ている。

そして、上記第３の加算器（55）にて得られる上記予
測入力標本化周期（Ts_est(in)/To）情報は、上記第１の
レジスタ（56）と第２の加算器（52）に与えられる。

また、上記２の加算器（52）は、第２のレジスタ（5
7）を介して帰還される１予測入力標本化周期（Ts
_est(in)）前の予測相対時間差（dt_est/To）_(-1)情報に
上記予測入力標本化周期（Ts_est(in)/To）情報を加算す
ることにより、予測相対時間差（dt_est/To）情報を算出
して出力する。なお、上記第２のレジスタ（57）には、
上記第２の加算器（52）から出力する予測相対時間差
（dt_est/To）情報の初期値（dt_qo）情報が予め与えられ
ている。

そして、上記第２の加算器（52）の出力すなわち上記
予測相対時間差（dt_est/To）情報は、上記第２のレジス
タ（57）と第１の加算器（51）に与えている。

ここで、上記各レジスタ（56），（57）に与えられる
各初期値（dt_qo），（Ts_qo）情報は、例えば相対時間差
（dt_q）の直接量子化計測により得られるようにしてい
る。

このように、上記第３の加算器（55）にて得られる予
測入力標本化周期（Ts_est(in)/To）情報を上記第２の加
算器（52）に与えて予測相対時間差（dt_est/To）を算出
するとともに、上記第２の加算器（52）にて得られる予
測相対時間差（dt_est/To）情報に対する上記計測相対時
間差（dt_q/To）情報の誤差を上記第１の加算器（51）に
で算出し、上記第１の加算器（51）にて得られる誤差情
報に基づいて上記計算処理部（54）により計算される補
正情報Δ（Ts_(in)/To）を上記第３の加算器（55）に帰
還して上記予測入力標本化周期（Ts_est(in)/To）を補正
することにより、相対時間差（dt_q）の直接量子化計測
にて得られる相対時間差情報に基づいてフィルタを用い
ない適応予測により極めて正確な予測入力標本化周期
（Ts_est(in)/To）情報を得ることができる。また、上記
予測相対時間差（dt_est/To）情報は、正確な予測入力標
本化周期（Ts_est(in)/To）にて更新することにより、長
い時間に亘って測定相対時間差（dt_q）の観測範囲内に
あるように保証される。なお、上記補正情報Δ（Ts_(in)
/To）による補正は、上記予測入力標本化周期（Ts
_est(in)/To）情報に過度の変化を与えて位相反転や歪み
が発生しない範囲で行われる。

なお、測定相対時間差（dt_q）に対して予測相対時間
差（dt_est）がどこにあるというイベントの履歴は、予
測入力標本化周期（Ts_est(in)/To）を適正に補正するた
めの計算にも用いることができる。例えば、予測入力標
本化周期（Ts_est(in)）を一定として、予測相対時間差
（dt_est）が測定相対時間差（dt_q）の範囲以下の値から
該測定相対時間差（dt_q）の範囲以上の値に変化するの
に、500サンプル分かかったとすると、現在の予測入力
標本化周期（Ts_est(in)）との誤差は測定相対時間差（d
t_q）の量子化ステップの1/500と予測することがきる。

また、上記予測入力標本化周期（Ts_est(in)）の変化
を監視しての更に複雑な場合にも、勿論、更に複雑なア
ルゴリズムによって処理することができる。

G_2-3-3係数アドレス発生部 上記各適応予測処理部（15），（16）における上述の
如き演算処理によりそれぞれ得られる予測入力標本化周
期（Ts_est(in)/To）情報および予測出力標本化周期（Ts
_est(out)/To）情報が供給される上記係数アドレス発生
部（17）では、上記予測入力標本化周期（Ts_est(in)/T
o）と予測出力標本化周期（Ts_est(out)/To）との比か
ら、上述のディジタル信号処理部（７）において補間処
理に必要な４個のフィルタ係数（c_i），（c_j），
（c_k），（c_L）を係数メモリから読み出すための係数ア
ドレスを次のようにして発生する。

すなわち、上述の標本化周波数（４・fs_(in)）に関す
るローパスフィルタのインパルス・レスポンス特性を与
えるフィルタ係数セット｛ｃ（2^K）｝が予め書き込まれ
ている図示しない係数メモリのサイクリックなアドレス
空間に関する各四分円に対して、上記係数アドレス発生
部（17）では、先ず、上記アドレス空間を示すアドレス
変数（ｘ）の初期値として第１四分円の区間（０〜0.2
5）に位置するフィルタ係数（c_i）を読み出す係数アド
レス（A₁）を与え、 x_(A2)＝［x_(A1)＋0.25］mod1 の演算にて第２四分円における係数アドレス（A₂）を与
え、 x_(A3)＝［x_(A2)＋0.25］mod1 の演算にて第３四分円における係数アドレス（A₃）を与
え、 x_(A4)＝［x_(A3)＋0.25］mod1 の演算にて第４四分円における係数アドレス（A₄）を与
える。

そして、次の、サンプルポイントの値の演算に必要な
係数アドレスの演算処理では、オーバーフローがあれば x_(A1)＝［x_(A4)−Ts_(out)］mod1 の演算にて第１四分円における係数アドレス（A₁）を与
え、また、オーバーフローがない場合には、 x_(A1)＝［x_(A4)＋0.25］mod1 の演算にて上記係数アドレス（A₁）を与える。

この場合、上記ｘ＝［ｘ＋0.25］mod1の演算は、fs
_(out)＞fs_(in)のアップ変換モードの場合、実際上の比
率（Ts_(out)/Ts_(in)）＜１を２進分数に等しい量子化ス
テップで計算することによってmod演算を不要にし、し
かも、実際には、 Ts_(out)/To＞１ なる比の値と、 Ts_(in)/To＞１ なる比の値を上記各適応予測処理部（15），（16）にて
予測入力標本化周期（Ts_est(in)/To）および予測出力標
本化周期（Ts_est(out)/To）として演算し、上記係数ア
ドレス発生部（17）では、第７図に示すような機能構成
により演算処理を行うことによって、上記各標本化周期
（Ts_est(in)/To），（Ts_est(out)/To）情報に基づいて
各係数アドレスを算出する際に、 ［Ts_(out)/Ts_(in)］＝［Ts_(out)/To］＊2ⁿ ／［Ts_(in)/To］ なる実際の計算によって、上記出力標本化周期（Ts
_(out)）と入力標本化周期（Ts_(in)）との比を正規化さ
れた高い精度の値［Ts_(out)/Ts_(in)］として得るように
している。

上記係数アドレス発生部（17）における演算処理の機
能構成を示す第７図において、上記予測入力標本化周期
（Ts_est(in)/To）情報および予測出力標本化周期（Ts
_est(out)/To）情報が除算器（71）に供給されており、
この除算器（71）による除算出力（Ts_est(out)/Ts
_est(in)）が供給される加算器（72）にて、レジスタ（7
3）およびオーバーフローチェック回路（74）を介して
帰還される１周期前の係数アドレスデータおよびそのオ
ーバーフローチェックデータ（2^-n）を累積加算するこ
とによって新たな係数アドレスデータを算出している。
また、上記オーバーフローチェック回路（74）によるオ
ーバーフローチェックデータは、上述のディジタル信号
処理部（７）における補正処理に必要なサンプル列｛ｘ
_ｉ′｝のサンプル値（ｘ_ｉ′）の２回読み出し等の上述
の第１のバッファメモリ（６）の制御に用いられてい
る。

Ｈ 発明の効果 本発明に係る標本化周波数変換装置では、入力サンプ
ル列をオーバーサンプリング処理により入力標本化周波
数の整数（2^M）倍の標本化周波数変換したサンプル列に
対して、入力標本化周期および出力標本化周期よりも短
いローカルクロック周期で動作するディジタル信号処理
手段にて、上記入力標本化周波数の2^M倍の標本化周波数
に関するローパスフィルタのインパルス・レスポンス特
性を与えるフィルタ係数による補間演算処理を施すこと
により、出力サンプルポイントにおける補間サンプル値
を演算するとともに、変換制御手段における上記入力標
本化周期と上記ローカルクロック周期との比および上記
出力標本化周期と上記ローカルクロック周期と比の予測
演算出力に基づいて、上記ディジタル信号処理手段によ
る補間処理に必要なフィルタ係数アドレスを与えるとと
もに、上記オーバーサンプリング処理により得られるサ
ンプル列を一時記憶する第１のバッファメモリおよび上
記補間演算処理により得られるの出力サンプルポイント
における補間サンプル値を一時記憶する第２のバッファ
メモリに対する書き込み読み出し制御を行って、所望の
タイミングで各サンプル列を上記各バッファメモリから
読み出すようにしたことによって、簡単な構成で、任意
の変換比で高い精度の標本化周波数変換を行うことがで
きる。

【図面の簡単な説明】

第１図は本発明に係る標本化周波数変換装置の構成を示
すブロック図、第２図は上記標本化周波数変換装置を構
成するディジタル信号処理部の動作を説明するための模
式図、第３図は上記標本化周波数変換装置を構成するイ
ベント検出部の機能構成を示すブロック図、第４図は上
記イベント検出部の動作を説明するための模式図、第５
図は上記標本化周波数変換装置を構成する適応予測処理
部の機能構成を示すブロック図、第６図は上記適応予測
処理部の動作を説明するための模式図、第７図は上記標
本化周波数変換装置を構成する係数アドレス発生部の機
能構成を示すブロック図である。 第８図は従来の標本化周波数変換装置の構成例を示すブ
ロック図、第９図は上記従来の標本化周波数変換装置に
おける入力サンプル列と出力サンプル列の位相関係を示
す模式図、第10図および第11図は上記従来の標本化周波
数変換装置における直線補間処理動作およびディジタル
フィルタリング処理動作を説明するための各模式図であ
る。 （１）……信号入力端子 （２），（３）……クロック入力端子 （４）……信号出力端子 （５）……オーバーサンプリング部 （６），（８）……バッファメモリ （７）……ディジタル信号処理部 （９）……ローカルクロック発生部 （10）……変換制御部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力サンプル列を入力標本化周波数の整数
   （2^M）倍の標本化周波数のサンプル列に変換するオーバ
   ーサンプリング処理手段と、 上記オーバーサンプリング処理手段から出力されるサン
   プル列のサンプル値を一時記憶する第１のバッファメモ
   リと、 入力標本化周期および出力標本化周期よりも短いローカ
   ルクロック周期で動作して、入力標本化周波数の2^M倍の
   標本化周波数に関するローパスフィルタのインパルス・
   レスポンス特性を与えるフィルタ係数による補間演算処
   理を上記第１のバッファメモリから読み出されるサンプ
   ル列に施して、出力標本化周波数を有する出力サンプル
   列の各サンプルポイントにおける補間サンプル値を演算
   するディジタル信号処理手段と、 上記ディジタル信号処理手段から出力される出力サンプ
   ル列の補間サンプル値を一時記憶する第２のバッファメ
   モリと、 上記入力標本化周期と上記ローカルクロック周期との比
   および上記出力標本化周期と上記ローカルクロック周期
   との比を予測演算し、上記各比データに基づいて上記各
   バッファメモリに対する書き込み読み出し制御を行うと
   ともに、上記補間処理に必要なフィルタ係数アドレス上
   記ディジタル信号処理手段に与える変換制御手段と、 上記ローカルクロック周期の1/整数（2^N）の周期のロー
   カルクロック信号を出力するローカルクロック発生手段
   とを備えて成る標本化周波数変換装置。