JP2600496B2 - セル位相乗換回路 - Google Patents

セル位相乗換回路

Info

Publication number
JP2600496B2
JP2600496B2 JP41253390A JP41253390A JP2600496B2 JP 2600496 B2 JP2600496 B2 JP 2600496B2 JP 41253390 A JP41253390 A JP 41253390A JP 41253390 A JP41253390 A JP 41253390A JP 2600496 B2 JP2600496 B2 JP 2600496B2
Authority
JP
Japan
Prior art keywords
pulse
write
input
read
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP41253390A
Other languages
English (en)
Other versions
JPH04220829A (ja
Inventor
敏夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP41253390A priority Critical patent/JP2600496B2/ja
Priority to US07/810,034 priority patent/US5222108A/en
Priority to AU89942/91A priority patent/AU643925B2/en
Priority to EP19910121793 priority patent/EP0492440B1/en
Priority to DE69118143T priority patent/DE69118143T2/de
Publication of JPH04220829A publication Critical patent/JPH04220829A/ja
Application granted granted Critical
Publication of JP2600496B2 publication Critical patent/JP2600496B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/501—Overload detection
    • H04L49/503—Policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、非同期転送モード通信
のセル位相乗換回路に利用する。特に、固定ビット長の
セルを単位とし、互いに独立したクロック信号およびセ
ル位相パルスにて動作する非同期転送モード（ＡＴＭ）
回路間のセルの送受を可能とするセル位相乗換回路に関
するものである。
【０００２】
【従来の技術】図７は従来例のセル位相乗換回路のブロ
ック構成図である。図８は従来例のセル位相乗換回路の
動作を示す図である。
【０００３】従来、セル位相乗換回路は、図７および図
８に示すように、セル長Ｔc を意識していないビット単
位またはバイト単位などのＦＩＦＯ３が用いられ、制御
手段４は、入力側の書込クロック信号11と書込パルス
(セル位相パルス)12 に基づき書込パルス12によって区
切られた書込データ13をそれぞれ一つのセルＣn 、Ｃ
n+1 、Ｃn+2 、─として書込を行っていた。
【０００４】同様に出力側では、読出クロック信号21と
読出パルス (セル位相パルス)22 に従って、読出パルス
22によって区切られた時間域にＦＩＦＯ３内のデータを
読出データ23として順次読出して出力していた。上記一
連の動作において、制御手段４は、書込クロック信号11
および書込パルス12によって識別される書込セル数と読
出クロック信号21および読出パルス22によって識別され
る読出セル数とを比較し、ＦＩＦＯ３内の保持されてい
るセル数を認識し、読出すべきセルがない場合には選択
信号24によりセレクタ220 を切替え無意セル生成手段21
0 の出力を選択して無意セルを出力させていた。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来例のセル位相乗換回路では、書込側と読出側とのクロ
ック信号およびセル位相パルスの入力とセル長Ｔc の値
が定常的に保証されていることを前提としていた。その
ために保証されない場合に、たとえば、クロック信号ま
たはセル位相パルスが外部回路の誤動作により欠落した
り、雑音の混入による擬似パルスが発生した場合など
に、セルの書込または読出の位相ずれが起こりＦＩＦＯ
３内に余剰のデータが残留する問題点があった。また、
この残留データのために出力側で読出パルス22と読出さ
れる読出データ23の位相ずれが起こり、しかも自立的に
障害の発生を認識できない問題点があった。さらに、２
次的障害として制御手段４が認識できずにＦＩＦＯ３の
障害（例えば、オーバフロー、アンダフロー）が発生
し、この障害の復旧には、制御信号30によるＦＩＦＯ３
の初期化などをする必要があり、初期化を行うとＦＩＦ
Ｏ３内の他の正常セルが全て廃棄され、またその期間中
は周辺回路の動作が休止する問題点があった。
【０００６】本発明は上記の問題点を解決するもので、
書込パルスまたは読出パルスが正常でない周期で入力さ
れた場合でも、入力条件の復旧後に自動的に回復し、か
つ障害の波及を最小限に抑えることができるセル位相乗
換回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、入力する書込
クロック信号および書込の制御信号に基づき入力する宛
先および制御信号を含むヘッダ部ならびに情報信号から
なる固定ビット長パケットのセルを保持し入力する読出
パルスおよび読出の制御信号に基づきこの保持されたセ
ルを出力するバッフアと、このバッフアに上記書込およ
び読出の制御信号を与える制御手段と、入力する書込パ
ルスに基づいて内部書込パルスを上記制御手段に与える
書込制御手段と、入力する読出パルスに基づいて内部読
出パルスを上記制御手段に与える読出制御手段とを備え
たセル位相乗換回路において、上記バッファは単一セル
を書込および読出の単位とするＦＩＦＯであり、上記書
込制御手段は、入力する書込パルスに基づきプリセット
されこの書込パルスが入力されない場合には直前に入力
された書込パルスを基準として自走し規定の周期の内部
書込パルスを上記制御手段に与え、入力された書込パル
スが上記規定の周期の内部書込パルスの周期より短い場
合はその入力された書込パルスの周期で内部書込パルス
を出力する内部書込パルス発生手段と、この短い周期の
内部書込パルスを与える場合には単一セル長に満たない
部分をあらかじめ設定されたデータで補充し単一セル長
のセルデータとして上記バッファに与える手段とを含
み、上記読出制御手段は、入力する読出パルスに基づき
プリセットされこの読出パルスが入力されない場合には
直前に入力された読出パルスを基準として自走し上記規
定の周期の内部読出パルスを上記制御手段に与え、入力
された読出パルスが上記規定の周期の内部読出パルスの
周期より短い場合にはその短い周期で入力された読出パ
ルスの周期で内部読出パルスを出力する内部読出パルス
発生手段と、この短い周期の内部読出パルスを与える場
合に上記単一セル長で上記バッファに保持されていたデ
ータのうちこの短い周期では余剰となるデータを廃棄す
る手段とを含むことを特徴とする。
【０００８】さらに、本発明は、上記内部書込パルス発
生手段は入力する書込パルスに基づきプリセットされこ
の書込パルスが入力されない場合には直前に入力された
書込パルスを基準として自走し上記規定の周期の内部書
込パルスを発生するセル長カウンタを含み、上記内部読
出パルス発生手段は入力する読出パルスに基づきプリセ
ットされこの読出パルスが入力されない場合には直前に
入力された読出パルスを基準として自走し上記規定の周
期の内部読出パルスを発生するセル長カウンタを含むこ
とができる。
【０００９】
【作用】内部書込パルス発生手段は入力する書込パルス
に基づきプリセットされこの書込パルスが入力されない
場合には直前に入力された書込パルスを基準として自走
し規定の周期の内部書込パルスを制御手段に与える。内
部読出パルス発生手段は入力する読出パルスに基づきプ
リセットされこの読出パルスが入力されない場合には直
前に入力された読出パルスを基準として自走し上記規定
の周期の内部読出パルスを制御手段に与える。制御手段
は上記出力された内部書込パルスおよび内部読出パルス
に基づき書込および読出の制御信号を与える。
【００１０】また、内部書込パルス発生手段で規定の周
期の内部書込パルスと書込パルスとの周期を比較し書込
パルスの周期がこの規定の周期の内部書込パルスの周期
より短い場合には規定の周期の内部書込パルスより短い
周期の内部書込パルスを制御手段に与えて書込みを行う
が、バッファに格納するセルデータは１セル長となるよ
うにあらかじめ設定されたデータで不足データを補足し
て入力されたセルデータをバッファに与える。内部読出
パルス発生手段で手段で規定の周期の内部読出パルスと
読出パルスとの周期を比較し、読出パルスの周期が規定
の周期の内部読出パルス発生手段の周期より短い場合に
は制御手段を制御してその短い周期でバッファから１セ
ル長のセルデータを読出すがその周期では余剰となるバ
ッファからのセルの余剰データは廃棄して出力すること
が望ましい。
【００１１】以上により書込パルスまたは読出パルスが
正常でない周期で入力された場合でも、入力条件の復旧
後に自動的に回復し、かつ障害の波及を最小限に抑える
ことができる。
【００１２】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例セル位相乗換回路のブロッ
ク構成図である。図１において、セル位相乗換回路は、
入力する書込クロック信号11および書込の制御信号30に
基づき入力するセルとして書込データ13を保持し入力す
る読出クロック信号21および読出の制御信号30に基づき
この保持されたセルを出力するバッフアとしてＦＩＦＯ
１と、無意セルを生成する無意生成セル手段210 と、制
御手段２からの選択信号24に基づき無意セル生成手段の
出力を選択するセレクタ220 と、ＦＩＦＯ１の初期化を
行い、ＦＩＦＯ１のセル蓄積が空の場合に選択信号24を
出力し、ＦＩＦＯ１に書込および読出の制御信号30を与
える制御手段２とを備える。
【００１３】ここで本発明の特徴とするところは、入力
する書込パルス12に基づきプリセットされ書込パルス12
が入力されない場合には直前に入力された書込パルス12
を基準として自走し規定の周期の内部書込パルス15を制
御手段２に与える内部書込パルス発生手段を含む書込制
御手段100 と、入力する読出パルス22に基づきプリセッ
トされ読出パルス22が入力されない場合には直前に入力
された読出パルス22を基準として自走し上記規定の周期
の内部読出パルス25を制御手段に与える内部読出パルス
発生手段を含む読出制御手段200 とを備え、制御手段２
は内部書込パルス15および内部読出パルス25に基づき書
込および読出の制御信号30を与える手段を含むことにあ
る。
【００１４】また、内部書込パルス15と書込パルス12と
の周期を比較し書込パルス12の周期が内部書込パルス15
の周期より短い場合にはあらかじめ設定されたデータで
不足データを補足してＦＩＦＯ１に与える手段として補
充データ生成手段110 およびセレクタ120 が設けられて
おり、内部読出パルス25と読出パルス22との周期を比較
し読出パルス22の周期が内部読出パルス25の周期より短
い場合には制御手段２を制御してＦＩＦＯ１からのセル
の余剰データを廃棄して出力させる手段が設けられてい
る。
【００１５】さらに、上記セルは宛先および制御情報を
含むヘッダ部ならびに情報信号からなる固定ビット長パ
ケットである。
【００１６】また、ＦＩＦＯ１は単一セルを書込および
読出の単位としたＦＩＦＯである。さらに、書込制御手
段100 は入力する書込パルス12に基づきプリセットされ
書込パルス12が入力されない場合には直前に入力された
書込パルス12を基準として自走し規定の周期の内部書込
パルス15を発生するセル長カウンタを含み、読出制御手
段200 は入力する読出パルス21に基づきプリセットされ
読出パルス22が入力されない場合には直前に入力された
読出パルス22を基準として自走し上記規定の周期の内部
読出パルス25を発生するセル長カウンタを含む。
【００１７】このような構成のセル位相乗換回路の動作
について説明する。
【００１８】図２は本発明のセル位相乗換回路の書込パ
ルスおよび読出パルスが正常な周期で入力された場合の
動作を示す図である。図３は本発明のセル位相乗換回路
の書込パルスが短い周期で入力された場合の動作を示す
図である。図４は本発明のセル位相乗換回路の書込パル
スが欠落または長い周期で入力された場合の動作を示す
図である。図５は本発明のセル位相乗換回路の読出パル
スが短い周期で入力された場合の動作を示す図である。
図６は本発明のセル位相乗換回路のセル長カウンタの回
路図である。
【００１９】まず単一セルを書込および読出の単位とし
てＦＩＦＯ１に対する書込動作について説明する。書込
制御手段100 は、書込クロック信号11および書込セル位
相パルス12に同期して入力された入力データ10の入力条
件を検証し、セレクタ120 を制御して書込データ13とし
て固定ビット長Ｔc 単位にＦＩＦＯ１に書込ませる。
【００２０】このとき、第一の障害として書込パルス12
が欠落した場合、またはセル長Ｔcより長い周期にて入
力された場合の動作例を図２を用いて説明する。書込パ
ルス12n 、12n+1 、─は周期Ｔc にて連続的に入力され
るべきであるが、書込パルス12n+2 、12n+3 が欠落して
いても書込制御手段100 内のセル長カウンタは、最終の
入力する書込パルス12n+1 を基準に内部書込パルス15
n+2 を本来の書込パルス12n+2 が入力されるべき時刻に
発生させる。さらに書込パルス12n+3 の未入力に対して
もカウンタを自走させて内部書込パルス15n+3 を発生
し、以後同様に内部パルスを発生する。したがって、Ｆ
ＩＦＯ１へは、上記内部書込パルス15n 、15n+1 、15
n+2 、15n+3 、─を基準に書込データ13をセルＣn 、Ｃ
n+1 、Ｃn+2 、─として書込む。
【００２１】次に、第二の障害として書込パルス12がセ
ル長Ｔc より短く入力された場合を図３にて説明する。
書込パルス12n+1 と書込パルス12n+2 との間がセル長Ｔ
c より短く入力された場合に、書込制御手段100 のセル
長カウンタは、本来のセル長Ｔc 後の内部書込パルス15
n+2 ' を発生するよう動作中であるが、書込パルス12
n+2 によりプリセットし内部パルス15n+2 を発生させ
る。内部書込パルス15n+2によるセルＣn+1 は、本来の
セル長より短いために、選択信号14によりセレクタ120
を切替え、補充データ生成手段110 からの補充データＣ
x を補い書込みを行う。
【００２２】同様に読出側の動作について説明を加え
る。図４は、読出パルス22n+2 が欠落した場合、または
セル長Ｔc より長い周期にて入力された場合の動作例で
ある。書込側の動作と同様に読出制御手段200 内のセル
長カウンタは、最終入力の読出パルス22n+1 を基準に内
部読出パルス25n+2 を発生させ、セル出力は内部読出パ
ルス25n 、25n+1 、25n+2 、─に従いＦＩＦＯ１からデ
ータを読出す。
【００２３】次に図５に示すように、セル長Ｔc より短
い周期にて読出パルス22n+2 が入力された場合には、読
出制御手段200 のセル長カウンタは、書込と同様にプリ
セットし、内部読出パルス25n+2 を発生する。セルＣ
n+1 は、内部読出パルス25 n+1 による読出が中断され、
余剰分を廃棄してセルＣn+1 ' として出力し、継続させ
てセルＣn+2 の読出を行わせる。
【００２４】図６にセル長Ｔc を53とした場合のセル長
カウンタを示す。動作については、機能構成から明確で
あるので説明を省略する。また、無意セルの出力動作は
従来例と同一である。
【００２５】
【発明の効果】以上説明したように、本発明は、書込パ
ルスまたは読出パルスが正常でない周期で入力された場
合でも、入力条件の復旧後に自動的に回復し、かつ障害
の波及を最小限に抑えることができる優れた効果があ
る。
【図面の簡単な説明】
【図１】 本発明一実施例セル位相乗換回路のブロック
構成図。
【図２】 本発明のセル位相乗換回路の書込パルスおよ
び読出パルスが正常な周期で入力された場合の動作を示
す図。
【図３】 本発明のセル位相乗換回路の書込パルスが短
い周期で入力された場合の動作を示す図。
【図４】 本発明のセル位相乗換回路の書込パルスが欠
落または長い周期で入力された場合の動作を示す図。
【図５】 本発明のセル位相乗換回路の読出パルスが短
い周期で入力された場合の動作を示す図。
【図６】 本発明のセル位相乗換回路のセル長カウンタ
の回路図。
【図７】 従来例のセル位相乗換回路のブロック構成
図。
【図８】 従来例のセル位相乗換回路の動作を示す図。
【符号の説明】
１、３ ＦＩＦＯ ２、４ 制御手段 10 入力データ 11 書込クロック信号 12、12n 〜12n+3 書込パルス 13 書込データ 14、24 選択信号 15、15n 〜15n+3 、15n+2 ’内部書込パルス 20 出力データ 21 読出クロック信号 22、22n 〜22n+3 読出パルス 23 読出データ 25、25n 〜25n+3 、25n+2 ' 内部読出パルス 30 制御信号 100 書込制御手段 110 補充データ生成手段 200 読出制御手段 210 無意セル生成手段 Ｃn 〜Ｃn+3 セル Ｃx 余剰データ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力する書込クロック信号および書込の
    制御信号に基づき入力する宛先および制御信号を含むヘ
    ッダ部ならびに情報信号からなる固定ビット長パケット
    のセルを保持し入力する読出パルスおよび読出の制御信
    号に基づきこの保持されたセルを出力するバッフアと、
    このバッフアに上記書込および読出の制御信号を与える
    制御手段と、入力する書込パルスに基づいて内部書込パ
    ルスを上記制御手段に与える書込制御手段と、入力する
    読出パルスに基づいて内部読出パルスを上記制御手段に
    与える読出制御手段とを備えた セル位相乗換回路において、上記バッファは単一セルを書込および読出の単位とする
    ＦＩＦＯであり、 上記書込制御手段は、入力する書込パルスに基づきプリ
    セットされこの書込パルスが入力されない場合には直前
    に入力された書込パルスを基準として自走し規定の周期
    の内部書込パルスを上記制御手段に与え、入力された書
    込パルスが上記規定の周期の内部書込パルスの周期より
    短い場合はその入力された書込パルスの周期で内部書込
    パルスを出力する内部書込パルス発生手段と、この短い
    周期の内部書込パルスを与える場合には単一セル長に満
    たない部分をあらかじめ設定されたデータで補充し単一
    セル長のセルデータとして上記バッファに与える手段と
    を含み、 上記読出制御手段は、入力する読出パルスに基づきプリ
    セットされこの読出パルスが入力されない場合には直前
    に入力された読出パルスを基準として自走し上記規定の
    周期の内部読出パルスを上記制御手段に与え、入力され
    た読出パルスが上記規定の周期の内部読出パルスの周期
    より短い場合にはその短い周期で入力された読出パルス
    の周期で内部読出パルスを出力する内部読出パルス発生
    手段と、この短い周期の内部読出パルスを与える場合に
    上記単一セル長で上記バッファに保持されていたデータ
    のうちこの短い周期では余剰となるデータを廃棄する手
    段とを含む ことを特徴とするセル位相乗換回路。
  2. 【請求項２】 上記内部書込パルス発生手段は入力する
    書込パルスに基づきプリセットされこの書込パルスが入
    力されない場合には直前に入力された書込パルスを基準
    として自走し上記規定の周期の内部書込パルスを発生す
    るセル長カウンタを含み、上記内部読出パルス発生手段
    は入力する読出パルスに基づきプリセットされこの読出
    パルスが入力されない場合には直前に入力された読出パ
    ルスを基準として自走し上記規定の周期の内部読出パル
    スを発生するセル長カウンタを含む請求項１記載のセル
    位相乗換回路。
JP41253390A 1990-12-20 1990-12-20 セル位相乗換回路 Expired - Lifetime JP2600496B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP41253390A JP2600496B2 (ja) 1990-12-20 1990-12-20 セル位相乗換回路
US07/810,034 US5222108A (en) 1990-12-20 1991-12-19 Cell transmission phase and rate converting circuit capable of minimizing extension of faults
AU89942/91A AU643925B2 (en) 1990-12-20 1991-12-19 Cell transmission phase and rate converting circuit capable of minimizing extension of faults
EP19910121793 EP0492440B1 (en) 1990-12-20 1991-12-19 Cell transmission phase and rate converting circuit
DE69118143T DE69118143T2 (de) 1990-12-20 1991-12-19 Phasen- und Ratenanpassungsschaltung für Zellenübertragung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41253390A JP2600496B2 (ja) 1990-12-20 1990-12-20 セル位相乗換回路

Publications (2)

Publication Number Publication Date
JPH04220829A JPH04220829A (ja) 1992-08-11
JP2600496B2 true JP2600496B2 (ja) 1997-04-16

Family

ID=18521362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41253390A Expired - Lifetime JP2600496B2 (ja) 1990-12-20 1990-12-20 セル位相乗換回路

Country Status (5)

Country Link
US (1) US5222108A (ja)
EP (1) EP0492440B1 (ja)
JP (1) JP2600496B2 (ja)
AU (1) AU643925B2 (ja)
DE (1) DE69118143T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2706199B2 (ja) * 1992-02-27 1998-01-28 沖電気工業株式会社 Ｓｄｈインタフェース回路
KR100258137B1 (ko) * 1993-12-30 2000-06-01 윤종용 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치
US5543853A (en) * 1995-01-19 1996-08-06 At&T Corp. Encoder/decoder buffer control for variable bit-rate channel
DE69635880T2 (de) * 1995-09-18 2006-10-05 Kabushiki Kaisha Toshiba, Kawasaki Anlage und Methode zur Übertragung von Paketen, geeignet für eine grosse Anzahl von Eingangstoren
US5740211A (en) * 1996-11-12 1998-04-14 Lucent Technologies Inc. Method and apparatus for a hitless switch-over between redundant signals
JP3484908B2 (ja) * 1997-01-27 2004-01-06 三菱電機株式会社 ビットストリーム再生装置
US5991266A (en) * 1997-03-19 1999-11-23 Mitsubishi Electric Information Technology Center America, Inc. (Ita) Queue length based ABR flow control system
US5872823A (en) * 1997-04-02 1999-02-16 Sutton; Todd R. Reliable switching between data sources in a synchronous communication system
DE19723760B4 (de) * 1997-06-06 2006-07-13 Deutsche Telekom Ag Einrichtung und Verfahren zum Empfang von Daten
US6181711B1 (en) * 1997-06-26 2001-01-30 Cisco Systems, Inc. System and method for transporting a compressed video and data bit stream over a communication channel
JP3047861B2 (ja) * 1997-07-08 2000-06-05 日本電気株式会社 Ａｔｍ通信装置における現用系／予備系無瞬断切替装置
JPH1168797A (ja) 1997-08-26 1999-03-09 Nec Corp 可変長セル対応位相乗換装置
US6266385B1 (en) 1997-12-23 2001-07-24 Wireless Facilities, Inc. Elastic store for wireless communication systems
JP3067718B2 (ja) 1997-10-31 2000-07-24 日本電気株式会社 Ａｂｒ機能を有するａｔｍシステム
DE19755373C1 (de) 1997-12-12 1999-01-14 Siemens Ag Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung
DE19755374C1 (de) 1997-12-12 1999-04-15 Siemens Ag Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung
ES2306510T3 (es) 1998-04-07 2008-11-01 NOKIA SIEMENS NETWORKS GMBH & CO. KG Procedimiento y dispositivo para acoplar una capa de comunicaciones atm a varias conexiones de comunicaciones con multiplexado en el tiempo.
GB2362777B (en) * 2000-05-25 2002-05-08 3Com Corp System for detection of asynchronous packet rates and maintenance of maximum theoretical packet rate
JP4548767B2 (ja) * 2004-01-28 2010-09-22 ルネサスエレクトロニクス株式会社 サンプリングレート変換装置及びサンプリングレート変換方法
EP2752458B1 (en) 2011-09-02 2023-07-05 Mitsubishi Gas Chemical Company, Inc. Aromatic polycarbonate resin composition, and molded article comprising same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538976A1 (fr) * 1982-12-29 1984-07-06 Servel Michel Systeme de commutation de paquets synchrones de longueur fixe
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム
DE3922897A1 (de) * 1989-07-12 1991-01-17 Philips Patentverwaltung Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung
US4961188A (en) * 1989-09-07 1990-10-02 Bell Communications Research, Inc. Synchronous frequency encoding technique for clock timing recovery in a broadband network
DE3934248A1 (de) * 1989-10-13 1991-04-18 Standard Elektrik Lorenz Ag Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale
US5119406A (en) * 1990-05-30 1992-06-02 At&T Bell Laboratories Digital signal synchronization employing single elastic store

Also Published As

Publication number Publication date
DE69118143T2 (de) 1996-08-01
EP0492440B1 (en) 1996-03-20
AU643925B2 (en) 1993-11-25
DE69118143D1 (de) 1996-04-25
EP0492440A1 (en) 1992-07-01
US5222108A (en) 1993-06-22
JPH04220829A (ja) 1992-08-11
AU8994291A (en) 1992-06-25

Similar Documents

Publication Publication Date Title
JP2600496B2 (ja) セル位相乗換回路
KR100694440B1 (ko) 반도체기억장치
US5663921A (en) Internal timing method and circuit for programmable memories
JP3155971B2 (ja) Ａｔｍメモリ用プログラマブル・データ・ポート
US4755971A (en) Buffer memory for an input line of a digital interface
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
KR100253565B1 (ko) 동기식 기억소자의 양방향 데이타 입출력 회로 및 그 제어방법
JP3542380B2 (ja) メモリシステム
JP2702318B2 (ja) セル位相乗換回路
JP2576811B2 (ja) セル送出制御方式
US6144612A (en) Address decoder for a synchronous type memory capable of preventing multi-wordline selection
JP2752806B2 (ja) セル位相乗換回路
KR100465430B1 (ko) 타임 스위치의 제어 메모리 초기화 장치
US6421351B1 (en) Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse
CN101120299A (zh) 异步抖动减小技术
JP2000315381A (ja) ポインタ発生回路及びポインタ発生方法
JP3257438B2 (ja) メモリ制御回路
JP2741027B2 (ja) 同期回路
JPH05143283A (ja) データ速度変換装置
KR100315904B1 (ko) 톤 송신 로직의 오동작 방지 회로
US6341096B1 (en) Semiconductor memory device
JP2900878B2 (ja) セルバッファ制御方式
JPH0758950B2 (ja) フレームアライナ回路
JP2002108804A (ja) データスイッチング装置
JP2001167082A (ja) 同期積算回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 14

EXPY Cancellation because of completion of term