JP2596848B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［概 要］ エッチング及び導電膜成長のマスク層となる第１のマ
スク層（Si₃N₄膜等）及び第２のマスク層（SiO₂膜等）
を利用する製造方法により、セルフアラインに異なる深
さの電極コンタクト窓の形成且つ異なる深さの電極コン
タクト窓への選択化学気相成長導電膜膜の平坦埋め込み
及び層間絶縁膜の膜べり防止が容易に実現できるので、
同一層からなる上層配線体と、下部に形成された深さの
異なる電極コンタクト窓を持つ複数の導電領域との接続
が、異なる深さの電極コンタクト窓をそれぞれ平坦に埋
め込んだ導電膜を介してなされるので、それぞれの導電
領域と同一層からなる上層配線体とを直接接続できるた
め、配線の自由度を増すことができることによる高集積
化を、ステップカバレッジの良い上層配線体を形成でき
ること及び電流密度が大きくとれる膜厚の厚い上層配線
体からの接続を容易に取れることにより、配線体の寿命
を増すことができることによる高信頼性を可能とした量
産化に適した半導体装置を製造することができる。

［産業上の利用分野］ 本発明はMIS及びバイポーラ型半導体装置に係り、特
に、深さの異なる電極コンタクト窓を持つ複数の導電領
域と同一層の上層配線体との同時接続を可能とした高集
積且つ高信頼な半導体装置を製造する方法に関する。

従来、同一層の上層配線体と下層の導電領域との接続
に関しては、異なる深さの電極コンタクト窓に平坦に導
電膜を埋め込める技術が開発されていなかったため、必
ず同じ深さの電極コンタクト窓を持つ複数の導電領域と
の接続のみに限られていたので、例えば、上層配線体か
ら下層配線体より下の半導体基板に形成した不純物領域
への接続をおこなう場合は、上層配線体下に存在するす
べての配線体を中間層の配線体として介在させて接続す
る必要があったため、配線の自由度が制限され、高集積
化への妨げになるという問題が顕著になっている。そこ
で、異なる深さの電極コンタクト窓に平坦に導電膜を埋
め込み、且つ同一層の上層配線体に同時に接続できる半
導体装置の製造方法の開発が要望されている。

［従来の技術］ 第５図は従来の製造方法によって得られる半導体装置
の模式側断面図で、51はｐ−型シリコン（Si）基板,52
はｐ型チャネルストッパー領域、53aは比較的小さな電
流が流れるｎ＋型不純物領域、53bは比較的大きな電流
が流れるｎ＋型不純物領域、54はフィールド酸化膜、55
は不純物ブロック用酸化膜、56は第１の燐珪酸ガラス
（PSG）膜、57は第１の電極コンタクト窓、58は第１の
電極コンタクト窓埋め込み導電膜、59a、59b、59cは一
層目のAl配線、60は第２の燐珪酸ガラス（PSG）膜、61
は第２の電極コンタクト窓、62は第２の電極コンタクト
窓埋め込み導電膜、63は二層目のAl配線を示している。

同図においては、ｐ−型シリコン（Si）基板51にフィ
ールド酸化膜54で分離された比較的小さな電流が流れる
ｎ＋型不純物領域53a及び比較的大きな電流が流れるｎ
＋型不純物領域53bが形成されており、それぞれに第１
の燐珪酸ガラス（PSG）膜56及び不純物ブロック用酸化
膜55を開孔した第１の電極コンタクト窓57が形成され、
この第１の電極コンタクト窓57を埋め込んだ導電膜58を
介してそれぞれ別々の一層目のAl配線（59b、59c）に接
続されている。フィールド酸化膜54上の第１の燐珪酸ガ
ラス（PSG）膜56上には別の一層目のAl配線59aが形成さ
れている。又、比較的大きな電流が流れるｎ＋型不純物
領域53b上の一層目のAl配線59c及びフィールド酸化膜54
上の一層目のAl配線59a上にはそれぞれに第２の燐珪酸
ガラス（PSG）膜60を開孔した第２の電極コンタクト窓6
1が形成され、この第２の電極コンタクト窓61を埋め込
んだ導電膜62を介して二層目のAl配線63に接続されてい
る。ここでは膜厚の厚い二層目のAl配線63と比較的大き
な電流が流れるｎ＋型不純物領域53bとの直接接続が形
成できないので（他の箇所において、二層目のAl配線63
と一層目のAl配線59との接続を取る必要上、深さの異な
る電極コンタクト窓を導電膜により、平坦に埋め込むこ
とができなかった）一層目のAl配線59cを中間層として
介在させているため、隣接する比較的小さな電流が流れ
るｎ＋型不純物領域53aと接続を取っている一層目のAl
配線59bとの間隔を取る必要上高集積化が難しいという
問題があった。

［発明が解決しようとする問題点］ 本発明が解決しようとする問題点は、従来例に示され
るように、配線の自由度を向上させた高集積且つ高信頼
な半導体装置を形成するために、深さの異なる電極コン
タクト窓を持つ複数の導電領域への同一層の配線体によ
るステップカバレッジの良い直接接続を可能にする量産
化に適した半導体装置の製造方法を提供することであ
る。

［問題点を解決するための手段］ 上記問題点は、半導体基板にあるいは半導体基板上に
絶縁膜を介して選択的に第１の導電領域を形成する工程
と、第１の層間絶縁膜を積層する工程と、前記第１の層
間絶縁膜上に選択的に第２の導電領域を形成する工程
と、第２の層間絶縁膜を積層する工程と、前記第２の層
間絶縁膜上に第１のマスク層を積層する工程と、 しかる後、 （ａ）前記第１及び第２の導電領域上の前記第１のマス
ク層及び第２の層間絶縁膜を選択的に開孔する工程と、
前記第２の導電領域上に開孔された電極コンタクト窓を
第１の選択化学気相成長導電膜により平坦に埋め込む工
程と、絶縁膜を積層する工程と、前記第１のマスク層及
び選択的に形成されたフォトレジスト層とをマスク層と
して前記絶縁膜を選択的にエッチング除去することによ
り前記第２の導電領域上の前記第１の選択化学気相成長
導電膜上に選択的に第２のマスク層を形成し、且つ前記
第１の導電領域上の前記第２の層間絶縁膜が開孔された
前記第１の層間絶縁膜を開孔する工程と、前記フォトレ
ジスト層を除去する工程と、前記第２のマスク層により
前記第１の導電領域上の電極コンタクト窓に第２の選択
化学気相成長導電膜を平坦に埋め込む工程と、 あるいは （ｂ）前記第１及び第２の導電領域上の前記第１のマス
ク層、第１及び第２の層間絶縁膜を選択的に開孔する工
程と、第１の選択化学気相成長導電膜により前記第２の
導電領域上に開孔された電極コンタクト窓を平坦に埋め
込み、且つ前記第１の導電領域上に開孔された電極コン
タクト窓を中途まで埋め込む工程と、絶縁膜を積層する
工程と、前記第１のマスク層及び選択的に形成されたフ
ォトレジスト層とをマスク層として前記絶縁膜を選択的
にエッチング除去することにより前記第２の導電領域上
の前記第１の選択化学気相成長導電膜上に選択的に第２
のマスク層を形成する工程と、前記フォトレジスト層を
除去する工程と、前記第２のマスク層により前記第１の
導電領域上の中途まで埋め込まれた電極コンタクト窓に
第２の選択化学気相成長導電膜を平坦に埋め込む工程
と、 の（ａ）、（ｂ）いずれかの工程の後、 前記第１のマスク層により前記第２のマスク層をエッ
チング除去する工程と、前記第１のマスク層をエッチン
グ除去する工程と、選択的に上層配線体を形成する工程
とを含む本発明の半導体装置の製造方法によって解決さ
れる。

［作 用］ 即ち本発明の半導体装置の製造方法においては、エッ
チング及び導電膜成長のマスク層となる第１のマスク層
（Si₃N₄膜等）及び第２のマスク層（SiO₂膜等）を利用
する製造方法により、セルフアラインに異なる深さの電
極コンタクト窓の形成且つ異なる深さの電極コンタクト
窓への選択化学気相成長導電膜膜の平坦埋め込み及び層
間絶縁膜の膜べり防止が容易に実現できるので、同一層
からなる上層配線体と、下部に形成された深さの異なる
電極コンタクト窓を持つ複数の導電領域との接続が、異
なる深さの電極コンタクト窓をそれぞれ平坦に埋め込ん
だ導電膜を介して同時に取られている構造を容易に形成
することが可能である。したがって、電極コンタクト窓
の深さを合わせるために中間に介在させる配線体を必要
とせず、異なる深さの電極コンタクト窓をそれぞれ平坦
に埋め込んだ導電膜を介してそれぞれの導電領域と同一
層からなる上層配線体とを直接接続できるため、配線の
自由度を増すことができることによる高集積化を、異な
る深さの電極コンタクト窓をそれぞれ平坦に埋め込んだ
導電膜上でステップカバレッジの良い上層配線体を形成
できること及び電流密度が大きくとれる膜厚の厚い上層
配線体からの接続を容易にしかも自由自在に取れること
により、配線体の寿命を増すことができることによる高
信頼性を可能にすることができる。即ち、極めて高集積
且つ高信頼な半導体集積回路の形成を可能とした量産化
に適した半導体装置を製造することができる。

［実施例］ 以下本発明を、図示実施例により具体的に説明する。

第１図は本発明の第１の実施例の製造方法によって得
られる半導体装置の模式側断面図、第２図は本発明の第
２の実施例の製造方法によって得られる半導体装置の模
式側断面図、第３図（ａ）〜（ｆ）｛一部工程変更した
（ｇ）〜（ｉ）を含む｝は本発明の半導体装置の製造方
法の第１の実施例の工程断面図、第４図（ａ）〜（ｄ）
は本発明の半導体装置の製造方法の第２の実施例の工程
断面図である。

全図を通じ同一対象物は同一符号で示す。［ ］内の
用語は特許請求の範囲に使用したより広い意味を持つ用
語で、実施例に使用したより具体的な用語との対応を示
している。

第１図はｐ型シリコン基板を用いた際の本発明の第１
の実施例の製造方法によって得られる半導体装置の模式
側断面図で、１は10¹⁵cm^-3程度のｐ−型シリコン基板
［半導体基板］、２は10¹⁷cm^-3程度のｐ型チャネルスト
ッパー領域、3aは比較的小さな電流が流れる10²⁰cm^-3程
度のｎ＋型不純物領域、3bは比較的大きな電流が流れる
10²⁰cm^-3程度のｎ＋型不純物領域［第１の導電領域］、
４は600nm程度のフィールド酸化膜、５は35nm程度の不
純物ブロック用酸化膜、６は600nm程度の第１の燐珪酸
ガラス（PSG）膜［第１の層間絶縁膜］、７は径0.8μｍ
程度の第１の電極コンタクト窓、８は第１の電極コンタ
クト窓埋め込み導電膜、9a［第２の導電領域］、9bは0.
5μｍ程度の一層目のAl配線、10は600nm程度の第２の燐
珪酸ガラス（PSG）膜［第２の層間絶縁膜］、11aは径0.
8μｍ程度の浅い第２の電極コンタクト窓［第２の導電
領域上に開孔された電極コンタクト窓］、11bは径0.8μ
ｍ程度の深い第２の電極コンタクト窓［第１の導電領域
上に開孔された電極コンタクト窓］、12aは浅い第２の
電極コンタクト窓埋め込み導電膜（選択化学気相成長タ
ングステンシリサイド膜）［第１の選択化学気相成長導
電膜］、12bは深い第２の電極コンタクト窓埋め込み導
電膜（選択化学気相成長タングステンシリサイド膜）
［第２の選択化学気相成長導電膜］、13は１μｍ程度の
二層目のAl配線［上層配線体］を示している。

同図においては、ｐ−型シリコン基板１にフィールド
酸化膜４で分離された比較的小さな電流が流れるｎ＋型
不純物領域3a及び比較的大きな電流が流れるｎ＋型不純
物領域3bが形成されており、比較的小さな電流が流れる
ｎ＋型不純物領域3aには第１の燐珪酸ガラス（PSG）膜
６及び不純物ブロック用酸化膜５を開孔した第１の電極
コンタクト窓７が形成され、この第１の電極コンタクト
窓７を埋め込んだ導電膜８を介して一層目のAl配線9bに
接続されている。又、フィールド酸化膜４上の第１の燐
珪酸ガラス（PSG）膜６上には別の一層目のAl配線9aが
形成されており、この一層目のAl配線9aには第２の燐珪
酸ガラス（PSG）膜10を開孔した浅い第２の電極コンタ
クト窓11aが形成され、この浅い第２の電極コンタクト
窓11aを埋め込んだ導電膜12aを介して二層目のAl配線13
に接続されている。一方、比較的大きな電流が流れるｎ
＋型不純物領域3bには第２の燐珪酸ガラス（PSG）膜1
0、第１の燐珪酸ガラス（PSG）膜６及び不純物ブロック
用酸化膜５を開孔した深い第２の電極コンタクト窓11b
が形成され、この深い第２の電極コンタクト窓11bを埋
め込んだ導電膜12bを介して二層目のAl配線13に接続さ
れている。したがって、従来例に見られるように電極コ
ンタクト窓の深さを合せるために中間に介在させる配線
体を必要とせず、異なる深さの電極コンタクト窓をそれ
ぞれ平坦に埋め込んだ導電膜を介してそれぞれの導電領
域と同一層からなる上層配線体を接続できるため、配線
の自由度を増すことができることによる高集積化を、異
なる深さの電極コンタクト窓をそれぞれ平坦に埋め込ん
だ導電膜上でステップカバレッジの良い上層配線体を形
成できること及び電流密度が大きくとれる膜厚の厚い上
層配線体からの接続を容易にしかも自由自在に取れるこ
とにより、配線体の寿命を増すことができることによる
高信頼性を可能にすることができる。

なお上記実施例においては、異なる深さの電極コンタ
クト窓を持つ導電領域として不純物領域と配線体の場合
について説明しているが、層の異なる配線体どうしの場
合においても本発明は成立する。

第２図は本発明の第２の実施例の製造方法によって得
られる半導体装置の模式側断面図で、１はｐ−型シリコ
ン基板［第１の導電領域］、２、４、５は第１図と同じ
物を、６は燐珪酸ガラス（PSG）膜［第２の層間絶縁
膜］、7aは浅い第１の電極コンタクト窓［第２の導電領
域上に開孔された電極コンタクト窓］、7bは深い第１の
電極コンタクト窓［第１の導電領域上に開孔された電極
コンタクト窓］、8aは浅い第１の電極コンタクト窓埋め
込み導電膜（選択化学気相成長タングステンシリサイド
膜）［第１の選択化学気相成長導電膜］、8bは深い第２
の電極コンタクト窓埋め込み導電膜（選択化学気相成長
タングステンシリサイド膜）［第２の選択化学気相成長
導電膜］、９は一層目のAl配線［上層配線体］、14aは
ｐ−型シリコン基板と異なる電圧が印加されるｎ＋型不
純物領域［第２の導電領域］、14bはｐ−型シリコン基
板と同電圧が印加されるｎ＋型不純物領域を示してい
る。

同図においては、ｐ−型シリコン基板１にフィールド
酸化膜４により絶縁分離されたｐ−型シリコン基板１と
異なる電圧が印加されるｎ＋型不純物領域14a及びｐ−
型シリコン基板１と同電圧が印加されるｎ＋型不純物領
域14bが形成されており、ｐ−型シリコン基板１と異な
る電圧が印加されるｎ＋型不純物領域14aには第１の燐
珪酸ガラス（PSG）膜６及び不純物ブロック用酸化膜５
を開孔した浅い第１の電極コンタクト窓7aが形成され、
この第１の電極コンタクト窓7aを埋め込んだ導電膜8aを
介して一層目のAl配線９に接続されている。一方、ｐ−
型シリコン基板１と同電圧が印加されるｎ＋型不純物領
域14bには第１の燐珪酸ガラス（PSG）膜６、不純物ブロ
ック用酸化膜５、ｎ＋型不純物領域14b及びｐ−型シリ
コン基板１の一部を開孔した深い第１の電極コンタクト
窓7bが形成され、この深い第１の電極コンタクト窓7bを
埋め込んだ導電膜8bを介して一層目のAl配線９に接続さ
れている。本実施例においては、第１の実施例の効果に
加え、１つの深い電極コンタクト窓で２つの導電領域を
同時に配線体に接続する高集積化も達成できる。

次いで本発明の半導体装置の製造方法について詳述す
る。ただし、ここでは第１図及び第２図における半導体
装置の形成に関する製造方法のみを記述し、一般の半導
体集積回路に搭載される各種の素子（トランジスタ、抵
抗、容量等）の形成に関する製造方法の記述は省略す
る。

第３図（ａ）〜（ｆ）及び第１図は本発明の半導体装
置の製造方法の第１の実施例の工程断面図を示してい
る。

第３図（ａ） 通常の技法を適用することにより、ｐ−型シリコン基
板１にｐ型チャネルストッパー領域２、比較的小さな電
流が流れるｎ＋型不純物領域3a、比較的大きな電流が流
れるｎ＋型不純物領域3b及びフィールド酸化膜４を形成
する。

第３図（ｂ） 次いで35nm程度の不純物ブロック用酸化膜５、600nm
程度の第１の燐珪酸ガラス（PSG）膜６を順次成長す
る。次いで通常のフォトリソグラフィー技術を利用し、
レジスト（図示せず）をマスク層として、第１の燐珪酸
ガラス（PSG）膜６及び不純物ブロック用酸化膜５を選
択的にエッチングし、比較的小さな電流が流れるｎ＋型
不純物領域3a上に第１の電極コンタクト窓７を形成す
る。次いでレジストを除去する。次いで第１の選択化学
気相成長タングステンシリサイド膜８を成長させ、第１
の電極コンタクト窓７を平坦に埋め込む。

第３図（ｃ） 次いでスパッタリング法により、0.5μｍ程度の一層
目のAl膜を成長する。次いで通常のフォトリソグラフィ
ー技術を利用し、レジスト（図示せず）をマスク層とし
て、一層目のAl膜を選択的にエッチングし、一層目のAl
配線9a、9bを形成する。次いでレジストを除去する。次
いで0.6μｍ程度の第２の燐珪酸ガラス（PSG）膜10、30
nm程度の窒化膜15（第１のマスク層）を順次成長する。

第３図（ｄ） 次いで通常のフォトリソグラフィー技術を利用し、レ
ジスト（図示せず）をマスク層として、窒化膜15及び第
２の燐珪酸ガラス（PSG）膜10を選択的にエッチング
し、一層目のAl配線9a上に浅い第２の電極コンタクト窓
11aを及び比較的大きな電流が流れるｎ＋型不純物領域3
b上に第１の燐珪酸ガラス（PSG）膜６がいくらか残され
た浅い第２の電極コンタクト窓11aを形成する。次いで
レジストを除去する。次いで第２の選択化学気相成長タ
ングステンシリサイド膜12aを成長させ、一層目のAl配
線9a上の浅い第２の電極コンタクト窓11aをほぼ平坦に
埋め込む。（比較的大きな電流が流れるｎ＋型不純物領
域3b上の浅い第２の電極コンタクト窓11aには第１の燐
珪酸ガラス（PSG）膜６がいくらか残されているため、
選択化学気相成長タングステンシリサイド膜は成長しな
い。） 第３図（ｅ） 次いで30nm程度の化学気相成長酸化膜16を成長させ
る。次いで通常のフォトリソグラフィー技術を利用し、
レジスト（図示せず）をマスク層として、化学気相成長
酸化膜16を選択的にエッチングし、第２の選択化学気相
成長タングステンシリサイド膜12a上に化学気相成長酸
化膜16（第２のマスク層）を残す。次いで同じレジスト
（図示せず）及び窒化膜15をマスク層として、残された
第１の燐珪酸ガラス（PSG）膜６をエッチングし、比較
的大きな電流が流れるｎ＋型不純物領域3b上の浅い第２
の電極コンタクト窓11aを深い第２の電極コンタクト窓1
1bとする。次いでレジストを除去する。

第３図（ｆ） 次いで第３の選択化学気相成長タングステンシリサイ
ド膜12bを成長させ、深い第２の電極コンタクト窓11bを
ほぼ平坦に埋め込む。

第１図 次いで残された化学気相成長酸化膜16（第２のマスク
層）をエッチング除去する。次いで窒化膜15（第１のマ
スク層）をエッチング除去する。次いでスパッタリング
法により、１μｍ程度の二層目のAl膜を成長する。次い
で通常のフォトリソグラフィー技術を利用し、レジスト
（図示せず）をマスク層として、二層目のAl膜を選択的
にエッチングし、二層目のAl配線13を形成し、半導体装
置を完成する。

又、上記第３図（ｄ）において、一層目のAl配線9a上
に浅い第２の電極コンタクト窓11aを開孔する際、比較
的大きな電流が流れるｎ＋型不純物領域3b上には第１の
燐珪酸ガラス（PSG）膜６がいくらか残された浅い第２
の電極コンタクト窓11aを形成するとしたが、エッチン
グオーバーにより、第１の燐珪酸ガラス（PSG）膜６も
完全にエッチングされてしまっても、第３図（ｃ）工程
の次に第３図（ｇ）〜（ｉ）及び第１図の工程をおこな
えば第１図の半導体装置は製造できる。

第３図（ｇ） 次いで通常のフォトリソグラフィー技術を利用し、レ
ジスト（図示せず）をマスク層として、窒化膜15（第１
のマスク層）、第２の燐珪酸ガラス（PSG）膜10、第１
の燐珪酸ガラス（PSG）膜６及び不純物ブロック用酸化
膜５を選択的にエッチングし、一層目のAl配線9a上に浅
い第２の電極コンタクト窓11aを及び比較的大きな電流
が流れるｎ＋型不純物領域3b上に深い第２の電極コンタ
クト窓11bをそれぞれ同時に形成する。次いでレジスト
を除去する。

第３図（ｈ） 次いで第２の選択化学気相成長タングステンシリサイ
ド膜12aを成長させ、一層目のAl配線9a上の浅い第２の
電極コンタクト窓11aをほぼ平坦に及び比較的大きな電
流が流れるｎ＋型不純物領域3b上の深い第２の電極コン
タクト窓11bは一部をそれぞれ埋め込む。

第３図（ｉ） 次いで30nm程度の化学気相成長酸化膜16を成長させ
る。次いで通常のフォトリソグラフィー技術を利用し、
レジスト（図示せず）をマスク層として、化学気相成長
酸化膜16を選択的にエッチングし、一層目のAl配線9a上
の第２の選択化学気相成長タングステンシリサイド膜12
a上に化学気相成長酸化膜16（第２のマスク層）を残
す。次いでレジストを除去する。次いで第３の選択化学
気相成長タングステンシリサイド膜12bを成長させ、一
部が第２の選択化学気相成長タングステンシリサイド膜
12aで埋め込まれた比較的大きな電流が流れるｎ＋型不
純物領域3b上の深い第２の電極コンタクト窓11bをほぼ
平坦に埋め込む。

次いで第１図の工程をおこない本発明の第１の実施例
の製造方法による半導体装置を完成する。

第４図（ａ）〜（ｄ）及び第２図は本発明の半導体装
置の製造方法の第２の実施例の工程断面図を示してい
る。

第４図（ａ） 通常の技法を適用することにより、ｐ−型シリコン基
板１にｐ型チャネルストッパー領域２、ｐ−型シリコン
基板１と異なる電圧が印加されるｎ＋型不純物領域14
a、ｐ−型シリコン基板１と同電圧が印加されるｎ＋型
不純物領域14b及びフィールド酸化膜４を形成する。

第４図（ｂ） 次いで35nm程度の不純物ブロック用酸化膜５、600nm
程度の第１の燐珪酸ガラス（PSG）膜６、窒化膜15（第
１のマスク層）を順次成長する。次いで通常のフォトリ
ソグラフィー技術を利用し、レジスト（図示せず）をマ
スク層として、窒化膜15、第１の燐珪酸ガラス（PSG）
膜６及び不純物ブロック用酸化膜５を選択的にエッチン
グし、ｎ＋型不純物領域（14a、14b）上に浅い第１の電
極コンタクト窓7aを形成する。次いでレジストを除去す
る。次いで第１の選択化学気相成長タングステンシリサ
イド膜8aを成長させ、浅い第１の電極コンタクト窓7aを
ほぼ平坦に埋め込む。

第４図（ｃ） 次いで30nm程度の化学気相成長酸化膜16を成長させ
る。次いで通常のフォトリソグラフィー技術を利用し、
レジスト（図示せず）をマスク層として、化学気相成長
酸化膜16を選択的にエッチングし、ｐ−型シリコン基板
１と異なる電圧が印加されるｎ＋型不純物領域14a上の
第１の選択化学気相成長タングステンシリサイド膜8a上
に化学気相成長酸化膜16（第２のマスク層）を残す。次
いで同じレジスト（図示せず）及び窒化膜15（第１のマ
スク層）をマスク層として、ｐ−型シリコン基板１と同
電圧が印加されるｎ＋型不純物領域14b上の第１の選択
化学気相成長タングステンシリサイド膜8aを、次いでｎ
＋型不純物領域14b及びｐ−型シリコン基板１の一部を
エッチング除去し、浅い第１の電極コンタクト窓7aを深
い第１の電極コンタクト窓7bに変える。次いでレジスト
を除去する。

第４図（ｄ） 次いで第２の選択化学気相成長タングステンシリサイ
ド膜8bを成長させ、深い第１の電極コンタクト窓7bをほ
ぼ平坦に埋め込む。

第２図 次いで残された化学気相成長酸化膜16（第２のマスク
層）をエッチング除去する。次いで窒化膜15（第１のマ
スク層）をエッチング除去する。次いでスパッタリング
法により、１μｍ程度のAl膜を成長する。次いで通常の
フォトリソグラフィー技術を利用し、レジスト（図示せ
ず）をマスク層として、Al膜を選択的にエッチングし、
Al配線９を形成する。次いでレジストを除去し、第２図
の実施例の製造方法による半導体装置を完成する。

なお、上記製造方法においては浅い電極コンタクト窓
と深い電極コンタクト窓を同じマスク工程で形成してい
るが（深い電極コンタクト窓はその形成に２ステップの
工程を要しているが、浅い電極コンタクト窓と深い電極
コンタクト窓は互いにセルフアラインで形成されてい
る。）それぞれ別のマスク工程で形成しても良い。要は
一方の電極コンタクト窓に選択化学気相成長導電膜を埋
め込んだ後、化学気相成長酸化膜で埋め込んだ選択化学
気相成長導電膜をマスクし、開孔した他方の電極コンタ
クト窓にのみ選択化学気相成長導電膜を埋め込むように
する点と、マスク用の化学気相成長酸化膜を選択的に設
ける際のエッチングのストッパー膜として、下地の燐珪
酸ガラス（PSG）膜の上に窒化膜を設けておく点が製造
方法のポイントである。

以上実施例に示したように、本発明の半導体装置の製
造方法によれば、電極コンタクト窓の深さを合せるため
に中間に介在させる配線体を必要とせず、異なる深さの
電極コンタクト窓をそれぞれ平坦に埋め込んだ導電膜を
介してそれぞれの導電領域と同一層からなる上層配線体
を直接接続できる半導体装置を容易に製造できるため、
配線の自由度を増すことができることによる高集積化
を、異なる深さの電極コンタクト窓をそれぞれ平坦に埋
め込んだ導電膜上でステップカバレッジの良い上層配線
体を形成できること及び電流密度が大きくとれる膜厚の
厚い上層配線体からの接続を容易にしかも自由自在に取
れることにより、配線体の寿命を増すことができること
による高信頼性を可能にする量産化に適した半導体装置
を製造することができる。

［発明の効果］ 以上説明のように本発明によればMIS及びバイポーラ
型半導体装置の製造方法において、エッチング及び導電
膜成長のマスク層となる第１のマスク層（Si₃N₄膜等）
及び第２のマスク層（SiO₂膜等）を利用する製造方法に
より、セルフアラインに異なる深さの電極コンタクト窓
の形成且つ異なる深さの電極コンタクト窓への選択化学
気相成長導電膜膜の平坦埋め込み及び層間絶縁膜の膜べ
り防止が容易に実現できるので、同一層からなる上層配
線体と、下部に形成された深さの異なる電極コンタクト
窓を持つ複数の導電領域との接続が、異なる深さの電極
コンタクト窓をそれぞれ平坦に埋め込んだ導電膜を介し
て同時に取られている構造を容易に形成できるため、異
なる深さの電極コンタクト窓をそれぞれ平坦に埋め込ん
だ導電膜を介してそれぞれの導電領域と同一層からなる
上層配線体とを直接接続できるため、配線の自由度を増
すことができることによる高集積化を、ステップカバレ
ッジの良い上層配線体を形成できること及び電流密度が
大きくとれる膜厚の厚い上層配線体からの接続を容易に
取れることにより、配線体の寿命を増すことができるこ
とによる高信頼性を可能にすることができる。即ち、極
めて高集積且つ高信頼な半導体集積回路の形成を可能と
した量産化に適した半導体装置を製造することができ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例の製造方法によって得ら
れる半導体装置の模式側断面図、第２図は本発明の第２
の実施例の製造方法によって得られる半導体装置の模式
側断面図、第３図（ａ）〜（ｆ）｛一部工程変更した
（ｇ）〜（ｉ）を含む｝は本発明の半導体装置の製造方
法の第１の実施例の工程断面図、第４図（ａ）〜（ｄ）
は本発明の半導体装置の製造方法の第２の実施例の工程
断面図、第５図は従来の製造方法によって得られる半導
体装置の模式側断面図である。 図において、 １はｐ−型シリコン基板、 ２はｐ型チャネルストッパー領域、 3aは比較的小さな電流が流れるｎ＋型不純物領域、 3bは比較的大きな電流が流れるｎ＋型不純物領域、 ４はフィールド酸化膜、 ５は不純物ブロック用酸化膜、 ６は第１の燐珪酸ガラス（PSG）膜、 ７は第１の電極コンタクト窓、 7aは浅い第１の電極コンタクト窓、 7bは浅い第１の電極コンタクト窓、 ８は第１の電極コンタクト窓埋め込み導電膜、 8aは浅い第１の電極コンタクト窓埋め込み導電膜（選択
化学気相成長タングステンシリサイド膜）、 8bは深い第１の電極コンタクト窓埋め込み導電膜（選択
化学気相成長タングステンシリサイド膜）、 ９、9a、9b、9cは一層目のAl配線、 10は第２の燐珪酸ガラス（PSG）膜、 11aは浅い第２の電極コンタクト窓、 11bは深い第２の電極コンタクト窓、 12aは浅い第２の電極コンタクト窓埋め込み導電膜（選
択化学気相成長タングステンシリサイド膜）、 12bは深い第２の電極コンタクト窓埋め込み導電膜（選
択化学気相成長タングステンシリサイド膜）、 13は二層目のAl配線、 14aはｐ−型シリコン基板と異なる電圧が印加されるｎ
＋型不純物領域、 14bはｐ−型シリコン基板と同電圧が印加されるｎ＋型
不純物領域 を示す。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板にあるいは半導体基板上に絶縁
   膜を介して選択的に第１の導電領域を形成する工程と、
   第１の層間絶縁膜を積層する工程と、前記第１の層間絶
   縁膜上に選択的に第２の導電領域を形成する工程と、第
   ２の層間絶縁膜を積層する工程と、前記第２の層間絶縁
   膜上に第１のマスク層を積層する工程と、 しかる後、 （ａ）前記第１及び第２の導電領域上の前記第１のマス
   ク層及び第２の層間絶縁膜を選択的に開孔する工程と、
   前記第２の導電領域上に開孔された電極コンタクト窓を
   第１の選択化学気相成長導電膜により平坦に埋め込む工
   程と、絶縁膜を積層する工程と、前記第１のマスク層及
   び選択的に形成されたフォトレジスト層とをマスク層と
   して前記絶縁膜を選択的にエッチング除去することによ
   り前記第２の導電領域上の前記第１の選択化学気相成長
   導電膜上に選択的に第２のマスク層を形成し、且つ前記
   第１の導電領域上の前記第２の層間絶縁膜が開孔された
   前記第１の層間絶縁膜を開孔する工程と、前記フォトレ
   ジスト層を除去する工程と、前記第２のマスク層により
   前記第１の導電領域上の電極コンタクト窓に第２の選択
   化学気相成長導電膜を平坦に埋め込む工程と、 あるいは （ｂ）前記第１及び第２の導電領域上の前記第１のマス
   ク層、第１及び第２の層間絶縁膜を選択的に開孔する工
   程と、第１の選択化学気相成長導電膜により前記第２の
   導電領域上に開孔された電極コンタクト窓を平坦に埋め
   込み、且つ前記第１の導電領域上に開孔された電極コン
   タクト窓を中途まで埋め込む工程と、絶縁膜を積層する
   工程と、前記第１のマスク層及び選択的に形成されたフ
   ォトレジスト層とをマスク層として前記絶縁膜を選択的
   にエッチング除去することにより前記第２の導電領域上
   の前記第１の選択化学気相成長導電膜上に選択的に第２
   のマスク層を形成する工程と、前記フォトレジスト層を
   除去する工程と、前記第２のマスク層により前記第１の
   導電領域上の中途まで埋め込まれた電極コンタクト窓に
   第２の選択化学気相成長導電膜を平坦に埋め込む工程
   と、 の（ａ）、（ｂ）のいずれかの工程の後、 前記第１のマスク層により前記第２のマスク層をエッチ
   ング除去する工程と、前記第１のマスク層をエッチング
   除去する工程と、選択的に上層配線体を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】第１の導電領域が半導体基板からなり、異
   なる深さに形成される電極コンタクト窓が層間絶縁膜以
   外に一部に導電層までも開孔されて形成されていること
   を含むことを特徴とする特許請求の範囲第一項記載の半
   導体装置の製造方法。