JP2587586B2 - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JP2587586B2 JP2587586B2 JP6110836A JP11083694A JP2587586B2 JP 2587586 B2 JP2587586 B2 JP 2587586B2 JP 6110836 A JP6110836 A JP 6110836A JP 11083694 A JP11083694 A JP 11083694A JP 2587586 B2 JP2587586 B2 JP 2587586B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- read
- read request
- processing unit
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000010365 information processing Effects 0.000 claims description 100
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置におけるデータ転送方法、特に、それぞれが複
数の情報処理部からアクセスされる複数の記憶装置で構
成される主記憶装置を有する情報処理装置において、ベ
クトルロードやベクトルストアのように、まとまったデ
ータを主記憶装置との間で転送するデータ転送方法に関
する。
処理装置におけるデータ転送方法、特に、それぞれが複
数の情報処理部からアクセスされる複数の記憶装置で構
成される主記憶装置を有する情報処理装置において、ベ
クトルロードやベクトルストアのように、まとまったデ
ータを主記憶装置との間で転送するデータ転送方法に関
する。
【０００２】
【従来の技術】従来、複数の記憶装置で構成される主記
憶装置と該主記憶装置をアクセスする複数の情報処理部
とからなる情報処理装置に於いて、ベクトルロードのよ
うなまとまったデータを主記憶装置から読み出す命令を
複数の情報処理部から主記憶装置に対し如何なる制約も
なしに発行するような場合、各情報処理部から発行され
る読み出し要求のベクトル要素数や要素間距離によっ
て、主記憶装置から読み出すデータのアドレスが重なる
ことがある。このような場合、各情報処理部から発行さ
れる読み出し要求が同一記憶装置をアクセスする競合を
起こすことになる。
憶装置と該主記憶装置をアクセスする複数の情報処理部
とからなる情報処理装置に於いて、ベクトルロードのよ
うなまとまったデータを主記憶装置から読み出す命令を
複数の情報処理部から主記憶装置に対し如何なる制約も
なしに発行するような場合、各情報処理部から発行され
る読み出し要求のベクトル要素数や要素間距離によっ
て、主記憶装置から読み出すデータのアドレスが重なる
ことがある。このような場合、各情報処理部から発行さ
れる読み出し要求が同一記憶装置をアクセスする競合を
起こすことになる。
【０００３】同一記憶装置をアクセスする競合が発生す
ると、二つ以上の読み出し要求による同一記憶装置から
の読み出しが同時にできないため、後続の読み出し要求
は先行する読み出し要求による読み出しが終了するまで
実行されない。これが、情報処理部に戻ってくる読み出
しデータが間延びする原因の１つとなる。また、競合を
起こさなかった記憶装置からの読み出しデータは、競合
を起こして待たされている読み出し要求による読み出し
データよりも早く情報処理部に戻ってくることになる。
この時、早く発行した読み出し要求が競合を起こし、後
から発行した読み出し要求が競合を起こさなかった場
合、情報処理部に戻ってくる読み出しデータの要素の順
番が読み出し要求を発行した順ではなく逆転することに
なる。
ると、二つ以上の読み出し要求による同一記憶装置から
の読み出しが同時にできないため、後続の読み出し要求
は先行する読み出し要求による読み出しが終了するまで
実行されない。これが、情報処理部に戻ってくる読み出
しデータが間延びする原因の１つとなる。また、競合を
起こさなかった記憶装置からの読み出しデータは、競合
を起こして待たされている読み出し要求による読み出し
データよりも早く情報処理部に戻ってくることになる。
この時、早く発行した読み出し要求が競合を起こし、後
から発行した読み出し要求が競合を起こさなかった場
合、情報処理部に戻ってくる読み出しデータの要素の順
番が読み出し要求を発行した順ではなく逆転することに
なる。
【０００４】そこで従来、読み出しデータの順序性や連
続性を保証するために、図５のように、各情報処理部か
らの読み出し要求を集中制御するデータ制御装置を設け
る方法や、図６のように、各情報処理部間で読み出し要
求の発行タイミングと読み出し終了タイミングを通知し
合い、同時に２つ以上の情報処理部から主記憶装置へ直
接アクセスしないように読み出し要求発行制御部を設け
ることが一般的であった。
続性を保証するために、図５のように、各情報処理部か
らの読み出し要求を集中制御するデータ制御装置を設け
る方法や、図６のように、各情報処理部間で読み出し要
求の発行タイミングと読み出し終了タイミングを通知し
合い、同時に２つ以上の情報処理部から主記憶装置へ直
接アクセスしないように読み出し要求発行制御部を設け
ることが一般的であった。
【０００５】図５に於いて、各情報処理部からの読み出
し要求は必要があればいつでもデータ制御部へ読み出し
要求を発行する。読み出し要求を受け取ったデータ制御
装置は、どの情報処理部からの読み出し要求を優先させ
るかを決めるプライオリティ回路を有し、それに従い主
記憶装置から記憶情報を読み出す。各記憶装置から読み
出された読み出しデータの整列順序と全ての要素が揃っ
たことを確認した時点で読み出し要求を発行した情報処
理部へ連続して転送する。このデータ転送方式は、ある
情報処理部からの読み出し要求による主記憶装置へのア
クセスが開始すると、読み出しが終了するまで他の情報
処理部からの読み出し要求による主記憶装置へのアクセ
スは実行されない。
し要求は必要があればいつでもデータ制御部へ読み出し
要求を発行する。読み出し要求を受け取ったデータ制御
装置は、どの情報処理部からの読み出し要求を優先させ
るかを決めるプライオリティ回路を有し、それに従い主
記憶装置から記憶情報を読み出す。各記憶装置から読み
出された読み出しデータの整列順序と全ての要素が揃っ
たことを確認した時点で読み出し要求を発行した情報処
理部へ連続して転送する。このデータ転送方式は、ある
情報処理部からの読み出し要求による主記憶装置へのア
クセスが開始すると、読み出しが終了するまで他の情報
処理部からの読み出し要求による主記憶装置へのアクセ
スは実行されない。
【０００６】図７は図５に於ける動作一列として、四つ
の情報処理部Ａ，Ｂ，Ｃ，Ｄからデータ制御部に対し読
み出し要求を同時に発行した時の動作を示している。デ
ータ制御部内のプライオリティ回路によりＡ，Ｂ，Ｃ，
Ｄの順で読み出し行われるとすると、情報処理部Ａから
の読み出し要求による読み出しが終了してから、情報処
理部Ｂからの読み出し要求による読み出しが開始する。
同様にＢが終了してからＣ、Ｃが終了してからＤという
ように読み出しが行われる。
の情報処理部Ａ，Ｂ，Ｃ，Ｄからデータ制御部に対し読
み出し要求を同時に発行した時の動作を示している。デ
ータ制御部内のプライオリティ回路によりＡ，Ｂ，Ｃ，
Ｄの順で読み出し行われるとすると、情報処理部Ａから
の読み出し要求による読み出しが終了してから、情報処
理部Ｂからの読み出し要求による読み出しが開始する。
同様にＢが終了してからＣ、Ｃが終了してからＤという
ように読み出しが行われる。
【０００７】また図６に於いては、図５の列のようにデ
ータ制御装置を設ける代りに、各情報処理部間で読み出
し要求の発行タイミングと読み出し終了タイミングを通
知し合い、同時に２つ以上の情報処理部から主記憶装置
へ直接アクセスしないように読み出し要求発行制御部を
設ける。各情報処理部の読み出し要求発行制御部は、ど
の情報処理部からの読み出し要求を優先させるかを決め
るプライオリティ回路を有し、それに従い主記憶装置か
ら記憶情報を読み出す。まず全情報処理部に対し読み出
し要求発行タイミングを通知し、自分自信のプライオリ
ティを確認しつつ最優先権を獲得すると、主記憶装置に
対しアクセスを開始する。全ての読み出しデータが自分
の情報処理部に格納されるタイミングを予測し、読み出
し終了タイミングを各情報処理部に対し通知する。他の
情報処理部では読み出し終了タイミング信号により、後
続の読み出しが連続して行われるように読み出し要求発
行制御部で管理する。このデータ転送方式も図５の例に
おけるデータ転送方式と同様に、ある情報処理部からの
読み出し要求による主記憶装置へのアクセスが開始する
と、読み出しが終了するまで他の情報処理部からの読み
出し要求による主記憶装置へのアクセスは実行されな
い。
ータ制御装置を設ける代りに、各情報処理部間で読み出
し要求の発行タイミングと読み出し終了タイミングを通
知し合い、同時に２つ以上の情報処理部から主記憶装置
へ直接アクセスしないように読み出し要求発行制御部を
設ける。各情報処理部の読み出し要求発行制御部は、ど
の情報処理部からの読み出し要求を優先させるかを決め
るプライオリティ回路を有し、それに従い主記憶装置か
ら記憶情報を読み出す。まず全情報処理部に対し読み出
し要求発行タイミングを通知し、自分自信のプライオリ
ティを確認しつつ最優先権を獲得すると、主記憶装置に
対しアクセスを開始する。全ての読み出しデータが自分
の情報処理部に格納されるタイミングを予測し、読み出
し終了タイミングを各情報処理部に対し通知する。他の
情報処理部では読み出し終了タイミング信号により、後
続の読み出しが連続して行われるように読み出し要求発
行制御部で管理する。このデータ転送方式も図５の例に
おけるデータ転送方式と同様に、ある情報処理部からの
読み出し要求による主記憶装置へのアクセスが開始する
と、読み出しが終了するまで他の情報処理部からの読み
出し要求による主記憶装置へのアクセスは実行されな
い。
【０００８】図７は図６に於ける動作例として、四つの
情報処理部Ａ，Ｂ，Ｃ，Ｄから主記憶装置に対し読み出
し要求を発行した時の動作を示している。まず情報処理
部Ａから情報処理部Ｂ，Ｃ，Ｄに対し読み出し要求発行
タイミングと情報処理部番号を通知し、同様に情報処理
部Ｂから情報処理部Ａ，Ｃ，Ｄへ、情報処理部Ｃから情
報処理部Ａ，Ｂ，Ｄへ、情報処理部Ｄから情報処理部
Ａ，Ｂ，Ｃ，へ読み出し要求発行タイミングと情報処理
部番号を通知する。読み出し要求発行タイミングを受け
取った各情報処理部では読み出し要求発行制御部内のプ
ライオリティ回路によりＡ，Ｂ，Ｃ，Ｄの順で読み出し
が行われるとすると、情報処理部Ａからの読み出し要求
による読み出しが開始され、情報処理部Ａは読み出しが
終了するタイミングを各情報処理部に対し通知する。情
報処理部Ｂでは情報処理部Ａからの読み出し終了タイミ
ング信号により、主記憶装置からの読み出しが連続して
行われるように読み出し要求の発行を読み出し要求発行
制御部で管理する。情報処理部Ａの読み出しが終了する
と同時に情報処理部Ｂからの読み出し要求により読み出
しが開始する。同様にＢからＣ、ＣからＤへと連続して
読み出しが行われる。
情報処理部Ａ，Ｂ，Ｃ，Ｄから主記憶装置に対し読み出
し要求を発行した時の動作を示している。まず情報処理
部Ａから情報処理部Ｂ，Ｃ，Ｄに対し読み出し要求発行
タイミングと情報処理部番号を通知し、同様に情報処理
部Ｂから情報処理部Ａ，Ｃ，Ｄへ、情報処理部Ｃから情
報処理部Ａ，Ｂ，Ｄへ、情報処理部Ｄから情報処理部
Ａ，Ｂ，Ｃ，へ読み出し要求発行タイミングと情報処理
部番号を通知する。読み出し要求発行タイミングを受け
取った各情報処理部では読み出し要求発行制御部内のプ
ライオリティ回路によりＡ，Ｂ，Ｃ，Ｄの順で読み出し
が行われるとすると、情報処理部Ａからの読み出し要求
による読み出しが開始され、情報処理部Ａは読み出しが
終了するタイミングを各情報処理部に対し通知する。情
報処理部Ｂでは情報処理部Ａからの読み出し終了タイミ
ング信号により、主記憶装置からの読み出しが連続して
行われるように読み出し要求の発行を読み出し要求発行
制御部で管理する。情報処理部Ａの読み出しが終了する
と同時に情報処理部Ｂからの読み出し要求により読み出
しが開始する。同様にＢからＣ、ＣからＤへと連続して
読み出しが行われる。
【０００９】
【発明が解決しようとする課題】この従来のデータ転送
方式では、情報処理部の数に比例して後続の読み出し要
求が待たされる可能性が高くなり、主記憶装置がアドレ
スにより分割された複数の記憶装置を有していても、実
際に利用される記憶装置の数は１情報処理部が必要とす
る分でしかないため、マルチプロセッサ構成の利点を十
分に活かすことが出来ないという欠点を有する。
方式では、情報処理部の数に比例して後続の読み出し要
求が待たされる可能性が高くなり、主記憶装置がアドレ
スにより分割された複数の記憶装置を有していても、実
際に利用される記憶装置の数は１情報処理部が必要とす
る分でしかないため、マルチプロセッサ構成の利点を十
分に活かすことが出来ないという欠点を有する。
【００１０】
【課題を解決するための手段】本発明の方法は、複数の
記憶装置よりなる主記憶装置と、前記記憶装置に接続さ
れた複数の情報処理部とからなる情報処理装置に於ける
データ転送方法におい、複数の要素を一つの命令で前記
主記憶装置から読み出す際に読み出す要素数に対応する
複数の読み出し要求を前記情報処理部から発行し、各読
み出し要求は読み出すデータのアドレスにより確定する
前記記憶装置へ転送され、前記記憶装置は各読み出し要
求によりメモリをアクセスして読み出したデータを、読
み出し要求により示される要求元情報処理部に戻すとと
もに読み出し要求の情報の一部を返送情報として要求元
情報処理部に戻し、かつ、前記各要素の読み出し要求
は、データ転送の処理動作を示す命令種別と、要求元情
報処理部を示す情報処理部番号と、各要素の読み出し要
求を発行した発行順番と、分割される元の命令を区別す
る命令区別と、各要素の主記憶装置におけるメモリアド
レスとから成り、また前記返送情報は、前記発行順番と
命令区別とから成ることを特徴とする。
記憶装置よりなる主記憶装置と、前記記憶装置に接続さ
れた複数の情報処理部とからなる情報処理装置に於ける
データ転送方法におい、複数の要素を一つの命令で前記
主記憶装置から読み出す際に読み出す要素数に対応する
複数の読み出し要求を前記情報処理部から発行し、各読
み出し要求は読み出すデータのアドレスにより確定する
前記記憶装置へ転送され、前記記憶装置は各読み出し要
求によりメモリをアクセスして読み出したデータを、読
み出し要求により示される要求元情報処理部に戻すとと
もに読み出し要求の情報の一部を返送情報として要求元
情報処理部に戻し、かつ、前記各要素の読み出し要求
は、データ転送の処理動作を示す命令種別と、要求元情
報処理部を示す情報処理部番号と、各要素の読み出し要
求を発行した発行順番と、分割される元の命令を区別す
る命令区別と、各要素の主記憶装置におけるメモリアド
レスとから成り、また前記返送情報は、前記発行順番と
命令区別とから成ることを特徴とする。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図２は本発明が適用される情報処理装置の
ブロック図を示し、本情報処理装置はアドレスによって
振り分けられた複数個の記憶装置３と複数個の情報処理
部７で構成されている。
て説明する。図２は本発明が適用される情報処理装置の
ブロック図を示し、本情報処理装置はアドレスによって
振り分けられた複数個の記憶装置３と複数個の情報処理
部７で構成されている。
【００１２】図１は本発明の一実施例として情報処理部
７および記憶装置３の詳細を示す。本情報処理部７にお
いては、ベクトルロードやベクトルストアのように、ま
とまったデータについて主記憶装置２をアクセスする命
令は、ベクトル要素対応に複数の命令に分割される。分
割後の命令、例えばベクトルロード時の読み出し要求９
は、図示のごとく、当データ転送が行う処理動作を示す
命令種別１４、読み出し要求を発行した情報処理部７を
示す情報処理部番号１５、読み出し要求を発行した順番
を示す発行順番１６、要素毎の任意の読み出し要求９が
分割される元の命令８のうちの一つであることを示す命
令区別１７および読み出しデータのメモリアドレス１８
とで構成されている。
７および記憶装置３の詳細を示す。本情報処理部７にお
いては、ベクトルロードやベクトルストアのように、ま
とまったデータについて主記憶装置２をアクセスする命
令は、ベクトル要素対応に複数の命令に分割される。分
割後の命令、例えばベクトルロード時の読み出し要求９
は、図示のごとく、当データ転送が行う処理動作を示す
命令種別１４、読み出し要求を発行した情報処理部７を
示す情報処理部番号１５、読み出し要求を発行した順番
を示す発行順番１６、要素毎の任意の読み出し要求９が
分割される元の命令８のうちの一つであることを示す命
令区別１７および読み出しデータのメモリアドレス１８
とで構成されている。
【００１３】要素毎の任意の読み出し要求９の出力１２
は、任意の記憶装置３に格納される。この格納された読
み出し要求５のうちの発行順番２３，命令区別２４およ
び読み出し要求５によりメモリ４から読み出した読み出
しデータ６とから成る返送情報の出力１３は、読み出し
要求５を出した情報処理部７へ返送される。
は、任意の記憶装置３に格納される。この格納された読
み出し要求５のうちの発行順番２３，命令区別２４およ
び読み出し要求５によりメモリ４から読み出した読み出
しデータ６とから成る返送情報の出力１３は、読み出し
要求５を出した情報処理部７へ返送される。
【００１４】情報処理部７に於いて、上述の返送情報を
読み出しデータ１１を発行順番１９と命令区別２０とか
らなる付随情報１０と共に受け取る。
読み出しデータ１１を発行順番１９と命令区別２０とか
らなる付随情報１０と共に受け取る。
【００１５】次に、図１におけるデータ転送動作につい
て説明する。任意の情報処理部７から主記憶装置２に体
する分割される元の命令８は各要素数に対応するｊ個の
読み出し要求９に分割される。読み出し要求９は与み出
し要求９の情報の一部であるメモリアドレス１８によっ
て各記憶装置３へと振り分けられる。
て説明する。任意の情報処理部７から主記憶装置２に体
する分割される元の命令８は各要素数に対応するｊ個の
読み出し要求９に分割される。読み出し要求９は与み出
し要求９の情報の一部であるメモリアドレス１８によっ
て各記憶装置３へと振り分けられる。
【００１６】記憶装置３では各情報処理部９からの読み
出し要求５を受け取り、読み出し要求５の情報の一部で
ある命令種別２１がメモリ４に格納されている記憶情報
の読み出し命令であることを確認する。他の情報処理部
７から複数個の読み出し要求を受け取った際、命令種別
２１とメモリアドレス２５から同一記憶装置をアクセス
する競合を起こした時の待ち合わせ用に読み出し要求５
を複数個設け、どの情報処理部７からの読み出し要求を
優先するかを決めるプライオリティ回路を設けても良
い。
出し要求５を受け取り、読み出し要求５の情報の一部で
ある命令種別２１がメモリ４に格納されている記憶情報
の読み出し命令であることを確認する。他の情報処理部
７から複数個の読み出し要求を受け取った際、命令種別
２１とメモリアドレス２５から同一記憶装置をアクセス
する競合を起こした時の待ち合わせ用に読み出し要求５
を複数個設け、どの情報処理部７からの読み出し要求を
優先するかを決めるプライオリティ回路を設けても良
い。
【００１７】読み出し要求５の情報の一部であるメモリ
アドレス２５によって、メモリ４に格納されている記憶
情報を読み出す。読み出された記憶情報が、返送情報の
一部である読み出しデータ６である。各情報処理部７へ
の返送情報は、読み出しデータ６と読み出し要求５の情
報の一部である読み出し発行順番２３及び分割される元
の命令を示す命令区別２４である。この時、各情報処理
部７へ送る返送情報の振り分けは、読み出し要求の情報
の一部である発行番号２２によって行う。
アドレス２５によって、メモリ４に格納されている記憶
情報を読み出す。読み出された記憶情報が、返送情報の
一部である読み出しデータ６である。各情報処理部７へ
の返送情報は、読み出しデータ６と読み出し要求５の情
報の一部である読み出し発行順番２３及び分割される元
の命令を示す命令区別２４である。この時、各情報処理
部７へ送る返送情報の振り分けは、読み出し要求の情報
の一部である発行番号２２によって行う。
【００１８】返送情報を受け取った情報処理部７に於い
て、読み出しデータ１１は分割される元の命令を示す命
令区別２０により、分割される元の命令８を分割した読
み出し要求９によって読み出された読み出しデータであ
ることを認識し、発行順番１９によって読み出しデータ
１１の整列順序を認識する。即ち、読み出しデータ１１
の付随情報１０が、読み出しデータ１１の格納場所を指
定する。同一記憶装置３をアクセスする競合を起こして
情報処理部７に戻ってくる複数の読み出しデータ１１の
順番が逆転しても付随情報１０によって読み出しデータ
１１の順序保障を行うことが出来る。
て、読み出しデータ１１は分割される元の命令を示す命
令区別２０により、分割される元の命令８を分割した読
み出し要求９によって読み出された読み出しデータであ
ることを認識し、発行順番１９によって読み出しデータ
１１の整列順序を認識する。即ち、読み出しデータ１１
の付随情報１０が、読み出しデータ１１の格納場所を指
定する。同一記憶装置３をアクセスする競合を起こして
情報処理部７に戻ってくる複数の読み出しデータ１１の
順番が逆転しても付随情報１０によって読み出しデータ
１１の順序保障を行うことが出来る。
【００１９】また記憶装置３に於いて、読み出し要求５
を受信してから読み出しデータ６を得るまでに、メモリ
アクセスタイム相当分の一定の時間を必要とする。そこ
で、読み出し要求５を受信したならば、発行順番２３及
び命令区別２４とからなる読み出しデータ６の付随情報
を読み出しデータ６より上述の時間だけ先駆けて情報処
理部７へ返送しても良い。このような措置により、情報
処理部７では、分割された元の命令８に於ける全ての要
素がいつ揃うのかを予測可能となる。
を受信してから読み出しデータ６を得るまでに、メモリ
アクセスタイム相当分の一定の時間を必要とする。そこ
で、読み出し要求５を受信したならば、発行順番２３及
び命令区別２４とからなる読み出しデータ６の付随情報
を読み出しデータ６より上述の時間だけ先駆けて情報処
理部７へ返送しても良い。このような措置により、情報
処理部７では、分割された元の命令８に於ける全ての要
素がいつ揃うのかを予測可能となる。
【００２０】図３は図１に於いて同一記憶装置３をアク
セスする競合を起こさなかった場合の様子を示すタイム
チャートであり、四つの情報処理部Ａ，Ｂ，Ｃ，Ｄから
主記憶装置２に対し同時に読み出し要求を発行した時の
動作を示している。各情報処理部でのベクトル要素数を
４として要素毎の読み出し要求を発行する。各情報処理
部から発行される読み出し要求が同一記憶装置３をアク
セスする競合を起こさなければ同時に読み出しが開始
し、同時に読み出しが終了する。
セスする競合を起こさなかった場合の様子を示すタイム
チャートであり、四つの情報処理部Ａ，Ｂ，Ｃ，Ｄから
主記憶装置２に対し同時に読み出し要求を発行した時の
動作を示している。各情報処理部でのベクトル要素数を
４として要素毎の読み出し要求を発行する。各情報処理
部から発行される読み出し要求が同一記憶装置３をアク
セスする競合を起こさなければ同時に読み出しが開始
し、同時に読み出しが終了する。
【００２１】図４は図１に於いて、同一記憶装置３をア
クセスする競合を起こした場合の様子を示すタイムチャ
ートであり、四つの情報処理部Ａ，Ｂ，Ｃ，Ｄから主記
憶装置２に対し同時に読み出し要求を発行した時の動作
を示している。各情報処理部でのベクトル要素数を４と
して要素毎の読み出し要求を発行する。この時、情報処
理部Ａと情報処理部Ｂからの読み出し要求の要素２と要
素３が同一記憶装置をアクセスする競合を起こし、情報
処理部Ｂからの読み出し要求による読み出しが待たさ
れ、情報処理部Ｂに戻ってくる要素１と要素２の間が間
延びしている。さらに情報処理部Ｃと情報処理部Ｄから
の読み出し要求の要素１が同一記憶装置をアクセスする
競合を起こし、情報処理部Ｄからの読み出し要求による
読み出しが待たされ、情報処理部Ｄに戻ってくる要素１
と要素２が逆転している。
クセスする競合を起こした場合の様子を示すタイムチャ
ートであり、四つの情報処理部Ａ，Ｂ，Ｃ，Ｄから主記
憶装置２に対し同時に読み出し要求を発行した時の動作
を示している。各情報処理部でのベクトル要素数を４と
して要素毎の読み出し要求を発行する。この時、情報処
理部Ａと情報処理部Ｂからの読み出し要求の要素２と要
素３が同一記憶装置をアクセスする競合を起こし、情報
処理部Ｂからの読み出し要求による読み出しが待たさ
れ、情報処理部Ｂに戻ってくる要素１と要素２の間が間
延びしている。さらに情報処理部Ｃと情報処理部Ｄから
の読み出し要求の要素１が同一記憶装置をアクセスする
競合を起こし、情報処理部Ｄからの読み出し要求による
読み出しが待たされ、情報処理部Ｄに戻ってくる要素１
と要素２が逆転している。
【００２２】
【発明の効果】本発明によれば、上述のような構成の採
用により、同一記憶装置をアクセスする競合を起こした
としても、同一記憶装置をアクセスする競合を起こした
要素を揃うまでの時間分だけ情報処理部に戻ってくる時
間が延びるだけであり、同時並行でデータ転送が行える
という効果がある。
用により、同一記憶装置をアクセスする競合を起こした
としても、同一記憶装置をアクセスする競合を起こした
要素を揃うまでの時間分だけ情報処理部に戻ってくる時
間が延びるだけであり、同時並行でデータ転送が行える
という効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本発明が適用される情報処理装置の概要図であ
る。
る。
【図３】本発明においてアクセス競合が発生しない場合
のタイムチャートである。
のタイムチャートである。
【図４】本発明においてアクセス競合が発生した場合の
タイムチャートである。
タイムチャートである。
【図５】従来の第１の例を示すブロック図である。
【図６】従来の第２の例を示すブロック図である。
【図７】従来の第１の例におけるタイムチャートであ
る。
る。
【図８】従来の第２の例におけるタイムチャートであ
る。
る。
２ 主記憶装置 ３ 記憶装置 ４ メモリ ５ 読み出し要求 ６ 読み出しデータ ７ 情報処理部 ８ 分割される元の命令 ９ 読み出し要求 １０ 付随情報 １１ 読み出しデータ １２ 読み出し要求出力 １３ 読み出しデータ出力 １４ 命令種別 １５ 情報処理部番号 １６ 発行順番 １７ 命令区別 １８ メモリアドレス １９ 発行順番 ２０ 命令区別 ２１ 命令種別 ２２ 情報処理部番号 ２３ 発行順番 ２４ 命令区別 ２５ メモリアドレス。
Claims (1)
- 【請求項１】 複数の記憶装置よりなる主記憶装置と、
前記記憶装置に接続された複数の情報処理部とからなる
情報処理装置に於けるデータ転送方法において、 複数の要素を一つの命令で前記主記憶装置から読み出す
際に読み出す要素数に対応する複数の読み出し要求を前
記情報処理部から発行し、各読み出し要求は読み出すデ
ータのアドレスにより確定する前記記憶装置へ転送さ
れ、前記記憶装置は各読み出し要求によりメモリをアク
セスして読み出したデータを、読み出し要求により示さ
れる要求元情報処理部に戻すとともに読み出し要求の情
報の一部を返送情報として要求元情報処理部に戻し、 かつ、前記各要素の読み出し要求は、データ転送の処理
動作を示す命令種別と、要求元情報処理部を示す情報処
理部番号と、各要素の読み出し要求を発行した発行順番
と、分割される元の命令を区別する命令区別と、各要素
の主記憶装置におけるメモリアドレスとから成り、また
前記返送情報は、前記発行順番と命令区別とから成るこ
とを特徴とするデータ転送方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110836A JP2587586B2 (ja) | 1994-05-25 | 1994-05-25 | データ転送方法 |
| US08/448,862 US5896505A (en) | 1994-05-25 | 1995-05-24 | Data transfer system and method for dividing an original data read instruction into individual read demands for each data element |
| DE69522369T DE69522369T2 (de) | 1994-05-25 | 1995-05-24 | Datenübertragungssystem und -verfahren in einem Informationsverarbeitungssystem |
| AU20267/95A AU692533B2 (en) | 1994-05-25 | 1995-05-24 | Data transfer system in information processing system |
| EP95108013A EP0684564B1 (en) | 1994-05-25 | 1995-05-24 | Data transfer system and method in an information processing system |
| CA002150096A CA2150096C (en) | 1994-05-25 | 1995-05-24 | Data transfer system in information processing system permitting parallel access of a common storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110836A JP2587586B2 (ja) | 1994-05-25 | 1994-05-25 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07319829A JPH07319829A (ja) | 1995-12-08 |
| JP2587586B2 true JP2587586B2 (ja) | 1997-03-05 |
Family
ID=14545904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6110836A Expired - Fee Related JP2587586B2 (ja) | 1994-05-25 | 1994-05-25 | データ転送方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5896505A (ja) |
| EP (1) | EP0684564B1 (ja) |
| JP (1) | JP2587586B2 (ja) |
| AU (1) | AU692533B2 (ja) |
| CA (1) | CA2150096C (ja) |
| DE (1) | DE69522369T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463524B1 (en) * | 1999-08-26 | 2002-10-08 | International Business Machines Corporation | Superscalar processor and method for incrementally issuing store instructions |
| US7457932B2 (en) * | 2005-12-30 | 2008-11-25 | Intel Corporation | Load mechanism |
| US8135941B2 (en) * | 2008-09-19 | 2012-03-13 | International Business Machines Corporation | Vector morphing mechanism for multiple processor cores |
| JP5348698B2 (ja) * | 2010-10-27 | 2013-11-20 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置及び情報処理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704453A (en) * | 1971-02-23 | 1972-11-28 | Ibm | Catenated files |
| CA1221464A (en) * | 1983-12-26 | 1987-05-05 | Hidehiko Nishida | Data processor system having improved data throughput of multiprocessor system |
| JPS60136849A (ja) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | 記憶制御方式 |
| US5086498A (en) * | 1987-01-23 | 1992-02-04 | Hitachi, Ltd. | Parallel computer with asynchronous communication facility |
| JPH0199143A (ja) * | 1987-10-12 | 1989-04-18 | Fujitsu Ltd | 主記憶アクセス制御方法 |
| US5185871A (en) * | 1989-12-26 | 1993-02-09 | International Business Machines Corporation | Coordination of out-of-sequence fetching between multiple processors using re-execution of instructions |
| US5268846A (en) * | 1991-04-10 | 1993-12-07 | International Business Machines Corporation | Method and apparatus for nonsequential multimedia data interchange in a data processing system |
| US5539914A (en) * | 1993-06-14 | 1996-07-23 | International Business Machines Corporation | Method and system for preprocessing data block headers during access of data in a data storage system |
-
1994
- 1994-05-25 JP JP6110836A patent/JP2587586B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-24 US US08/448,862 patent/US5896505A/en not_active Expired - Fee Related
- 1995-05-24 CA CA002150096A patent/CA2150096C/en not_active Expired - Fee Related
- 1995-05-24 AU AU20267/95A patent/AU692533B2/en not_active Ceased
- 1995-05-24 DE DE69522369T patent/DE69522369T2/de not_active Expired - Fee Related
- 1995-05-24 EP EP95108013A patent/EP0684564B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0684564B1 (en) | 2001-08-29 |
| US5896505A (en) | 1999-04-20 |
| EP0684564A2 (en) | 1995-11-29 |
| EP0684564A3 (en) | 1996-02-14 |
| JPH07319829A (ja) | 1995-12-08 |
| DE69522369T2 (de) | 2002-05-23 |
| CA2150096C (en) | 2000-08-08 |
| AU2026795A (en) | 1995-11-30 |
| DE69522369D1 (de) | 2001-10-04 |
| CA2150096A1 (en) | 1995-11-26 |
| AU692533B2 (en) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| JP2587586B2 (ja) | データ転送方法 | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| US20090235003A1 (en) | Memory control device and memory control method | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JP3371978B2 (ja) | 情報処理装置 | |
| JPH0589027A (ja) | 監視機能付ライトバツフア | |
| JPS6278668A (ja) | 共用メモリ装置 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JP2000099391A (ja) | プリンタ装置およびプリンタ制御方法、並びに記録媒体 | |
| JP2000330866A (ja) | メモリ制御方法およびメモリ制御システム | |
| JP2988048B2 (ja) | 辞書情報常駐アクセス装置 | |
| JP3063501B2 (ja) | メモリアクセス制御方式 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JPS60140451A (ja) | メモリバス方式 | |
| JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
| JPS62546B2 (ja) | ||
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JP2000122968A (ja) | 入出力キャッシュメモリ及びその制御方法 | |
| JPH0236011B2 (ja) | ||
| JPH01261748A (ja) | バッファ記憶制御装置 | |
| JPH05265932A (ja) | バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961015 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |