JP2587570B2 - 多結晶シリコン薄膜トランジスタおよびその製造方法 - Google Patents
多結晶シリコン薄膜トランジスタおよびその製造方法Info
- Publication number
- JP2587570B2 JP2587570B2 JP4304179A JP30417992A JP2587570B2 JP 2587570 B2 JP2587570 B2 JP 2587570B2 JP 4304179 A JP4304179 A JP 4304179A JP 30417992 A JP30417992 A JP 30417992A JP 2587570 B2 JP2587570 B2 JP 2587570B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- silicon thin
- gate electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高性能の薄膜トランジ
スタの製造方法に関するものである。
スタの製造方法に関するものである。
【０００２】
【従来の技術】ガラス基板等の絶縁性基体上に形成され
た多結晶シリコンをチャネル領域とする多結晶シリコン
薄膜トランジスタは、液晶ディスプレイの駆動素子や集
積回路等の幅広い応用範囲を有するものである。
た多結晶シリコンをチャネル領域とする多結晶シリコン
薄膜トランジスタは、液晶ディスプレイの駆動素子や集
積回路等の幅広い応用範囲を有するものである。
【０００３】このような種々の素子などに多結晶シリコ
ン薄膜トランジスタを適用するには、できるだけ大面積
の絶縁体上に高い電解効果易動度を得ることやリーク電
流の低減化を図ることなどが重要となってくる。従来、
このような絶縁体上の良好な特性を有する多結晶シリコ
ン薄膜トランジスタの製造方法の例として、特開平３−
１４８８３６号公報に記載された方法が知られている。
図３は、従来の多結晶シリコン薄膜トランジスタの製造
方法を工程順に示した断面図である。
ン薄膜トランジスタを適用するには、できるだけ大面積
の絶縁体上に高い電解効果易動度を得ることやリーク電
流の低減化を図ることなどが重要となってくる。従来、
このような絶縁体上の良好な特性を有する多結晶シリコ
ン薄膜トランジスタの製造方法の例として、特開平３−
１４８８３６号公報に記載された方法が知られている。
図３は、従来の多結晶シリコン薄膜トランジスタの製造
方法を工程順に示した断面図である。
【０００４】この方法では、まず半導体単結晶基板１０
１ａ上に絶縁膜１０１ｂを形成してなる絶縁性基体１０
１上に、チャネル領域、ドレイン領域およびソース領域
となる島状の多結晶シリコン薄膜１０３を形成した後、
ゲート電極絶縁膜１０４、およびゲート電極となる多結
晶シリコン薄膜１０５を順次積層する。次に、ゲート電
極となる多結晶シリコン薄膜１０５をフォトリソグラフ
ィー法により島状に形成した後、このゲート電極となる
多結晶シリコン薄膜１０５をマスクとしてゲート電極絶
縁膜１０４をエッチングして図３（ａ）に示したように
ゲート電極絶縁膜１０４および多結晶シリコン薄膜１０
５を島状に形成する。
１ａ上に絶縁膜１０１ｂを形成してなる絶縁性基体１０
１上に、チャネル領域、ドレイン領域およびソース領域
となる島状の多結晶シリコン薄膜１０３を形成した後、
ゲート電極絶縁膜１０４、およびゲート電極となる多結
晶シリコン薄膜１０５を順次積層する。次に、ゲート電
極となる多結晶シリコン薄膜１０５をフォトリソグラフ
ィー法により島状に形成した後、このゲート電極となる
多結晶シリコン薄膜１０５をマスクとしてゲート電極絶
縁膜１０４をエッチングして図３（ａ）に示したように
ゲート電極絶縁膜１０４および多結晶シリコン薄膜１０
５を島状に形成する。
【０００５】そして図３（ｂ）に示すように、不純物ガ
ス１０６の雰囲気中で短波長のパルスレーザ１０７を照
射して、多結晶シリコン薄膜１０３および多結晶シリコ
ン薄膜１０５の露出している部分に不純物を拡散、活性
化させて、多結晶シリコン薄膜１０３の露出部分にソー
ス領域１０９ａおよびドレイン領域１０９ｂをそれぞれ
形成し、多結晶シリコン薄膜１０５をゲート電極１０８
とする。このような従来の方法によれば、短時間のレー
ザ照射時のみに不純物の拡散と活性化が行われるため、
ゲート電極１０８の下層となっているチャネル領域１１
０への、不純物の拡散距離は短く抑制される。
ス１０６の雰囲気中で短波長のパルスレーザ１０７を照
射して、多結晶シリコン薄膜１０３および多結晶シリコ
ン薄膜１０５の露出している部分に不純物を拡散、活性
化させて、多結晶シリコン薄膜１０３の露出部分にソー
ス領域１０９ａおよびドレイン領域１０９ｂをそれぞれ
形成し、多結晶シリコン薄膜１０５をゲート電極１０８
とする。このような従来の方法によれば、短時間のレー
ザ照射時のみに不純物の拡散と活性化が行われるため、
ゲート電極１０８の下層となっているチャネル領域１１
０への、不純物の拡散距離は短く抑制される。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
方法で製造された多結晶シリコン薄膜トランジスタは、
ゲート電極１０８とドレイン領域１０９ｂとが近接して
いるために、ドレイン領域１０９ｂ近傍の電解強度が高
い。このため、図２にサンプルＡとして示したように、
電界強度の上昇に伴ってリーク電流が増加するという欠
点があった。そして、このような電気的特性を有する薄
膜トランジスタを、ＬＣＤの画素の駆動素子として利用
した場合、良好な保持特性が得られないという問題があ
った。
方法で製造された多結晶シリコン薄膜トランジスタは、
ゲート電極１０８とドレイン領域１０９ｂとが近接して
いるために、ドレイン領域１０９ｂ近傍の電解強度が高
い。このため、図２にサンプルＡとして示したように、
電界強度の上昇に伴ってリーク電流が増加するという欠
点があった。そして、このような電気的特性を有する薄
膜トランジスタを、ＬＣＤの画素の駆動素子として利用
した場合、良好な保持特性が得られないという問題があ
った。
【０００７】また、ゲート電極１０８を形成する際にレ
ーザ照射を行うが、ゲート電極となる多結晶シリコン薄
膜１０５への不純物の吸着および拡散は、レーザが直接
照射される露出表面から起こる。このため、多結晶シリ
コン薄膜１０５中の不純物濃度が十分な濃度に至る前
に、レーザ照射によって多結晶シリコンが固化してしま
い、このゲート電極１０８が低抵抗な膜にならないとい
う問題があった。実際に、ゲート電極１０８中の不純物
濃度を単位立方センチメートル当り１０20個としても、
ゲート電極１０８の抵抗は、アルミニウムやクロム等か
らなる金属膜に比べて一桁ほど高く、多結晶シリコン薄
膜トランジスタの動作電流や駆動速度を下げる要因とな
っていた。
ーザ照射を行うが、ゲート電極となる多結晶シリコン薄
膜１０５への不純物の吸着および拡散は、レーザが直接
照射される露出表面から起こる。このため、多結晶シリ
コン薄膜１０５中の不純物濃度が十分な濃度に至る前
に、レーザ照射によって多結晶シリコンが固化してしま
い、このゲート電極１０８が低抵抗な膜にならないとい
う問題があった。実際に、ゲート電極１０８中の不純物
濃度を単位立方センチメートル当り１０20個としても、
ゲート電極１０８の抵抗は、アルミニウムやクロム等か
らなる金属膜に比べて一桁ほど高く、多結晶シリコン薄
膜トランジスタの動作電流や駆動速度を下げる要因とな
っていた。
【０００８】よって本発明の課題は、ゲート電極の低抵
抗化を実現するとともに、高い電解効果易動度を示す高
い動作電流、および低いリーク電流の電気的特性を有す
る高性能な多結晶シリコン薄膜トランジスタを得ること
にある。
抗化を実現するとともに、高い電解効果易動度を示す高
い動作電流、および低いリーク電流の電気的特性を有す
る高性能な多結晶シリコン薄膜トランジスタを得ること
にある。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明の請求項１の多結晶シリコン薄膜トランジス
タの製造方法は、多結晶シリコン薄膜をチャネル領域、
ドレイン領域およびソース領域とする多結晶シリコン薄
膜トランジスタの製造方法において、絶縁性基体上に多
結晶シリコン薄膜を形成する第１の工程と、該多結晶シ
リコン薄膜上にゲート電極絶縁膜を形成する第２の工程
と、該ゲート電極絶縁膜上に第１のゲート電極を形成す
る第３の工程と、該第１のゲート電極をマスクとして、
上記ゲート電極絶縁膜をエッチングし、ソース領域およ
びドレイン領域となる多結晶シリコン薄膜を露出させる
第４の工程と、上記多結晶シリコン薄膜および第１のゲ
ート電極上に、絶縁層を形成する第５の工程と、第１の
ゲート電極上の上記絶縁層にコンタクトホールを形成し
た後、該絶縁層上に、上記第１のゲート電極全体を覆う
第２のゲート電極を形成する第６の工程と、該第２のゲ
ート電極をマスクとして上記絶縁層をエッチングし、ソ
ース領域およびドレイン領域となる多結晶シリコン薄膜
を露出させる第７の工程と、該第７の工程の後、上記多
結晶シリコン薄膜の露出部分にソース領域およびドレイ
ン領域を形成する第８の工程とを有するものである。
に、本発明の請求項１の多結晶シリコン薄膜トランジス
タの製造方法は、多結晶シリコン薄膜をチャネル領域、
ドレイン領域およびソース領域とする多結晶シリコン薄
膜トランジスタの製造方法において、絶縁性基体上に多
結晶シリコン薄膜を形成する第１の工程と、該多結晶シ
リコン薄膜上にゲート電極絶縁膜を形成する第２の工程
と、該ゲート電極絶縁膜上に第１のゲート電極を形成す
る第３の工程と、該第１のゲート電極をマスクとして、
上記ゲート電極絶縁膜をエッチングし、ソース領域およ
びドレイン領域となる多結晶シリコン薄膜を露出させる
第４の工程と、上記多結晶シリコン薄膜および第１のゲ
ート電極上に、絶縁層を形成する第５の工程と、第１の
ゲート電極上の上記絶縁層にコンタクトホールを形成し
た後、該絶縁層上に、上記第１のゲート電極全体を覆う
第２のゲート電極を形成する第６の工程と、該第２のゲ
ート電極をマスクとして上記絶縁層をエッチングし、ソ
ース領域およびドレイン領域となる多結晶シリコン薄膜
を露出させる第７の工程と、該第７の工程の後、上記多
結晶シリコン薄膜の露出部分にソース領域およびドレイ
ン領域を形成する第８の工程とを有するものである。
【００１０】また本発明の請求項２の多結晶シリコン薄
膜トランジスタの製造方法は、請求項１の方法におい
て、上記第５の工程以後に、多結晶シリコン薄膜に水素
化処理を施す工程を有し、この水素化処理工程以後の工
程は、４００℃未満の温度で行うものである。
膜トランジスタの製造方法は、請求項１の方法におい
て、上記第５の工程以後に、多結晶シリコン薄膜に水素
化処理を施す工程を有し、この水素化処理工程以後の工
程は、４００℃未満の温度で行うものである。
【００１１】また本発明の請求項３の多結晶シリコン薄
膜トランジスタの製造方法は、請求項２の方法におい
て、上記第５の工程において絶縁層として二酸化珪素か
らなる層を形成し、次いで上記多結晶シリコン薄膜に水
素化処理を施した後、第６の工程を行うものである。
膜トランジスタの製造方法は、請求項２の方法におい
て、上記第５の工程において絶縁層として二酸化珪素か
らなる層を形成し、次いで上記多結晶シリコン薄膜に水
素化処理を施した後、第６の工程を行うものである。
【００１２】そして本発明の請求項４の多結晶シリコン
薄膜トランジスタは、請求項１〜請求項３のいずれかの
製造方法を用いて製造されたものである。
薄膜トランジスタは、請求項１〜請求項３のいずれかの
製造方法を用いて製造されたものである。
【００１３】
【作用】本発明の請求項１によれば、ゲート電極は、第
１のゲート電極と、この第１のゲート電極とコンタクト
ホールで接続された第２のゲート電極とで構成されるの
で、ゲート電極の抵抗を低減することができる。そし
て、ゲート電極の低抵抗化によって、薄膜トランジスタ
の動作速度を向上させることが可能となる。また、第４
の工程において、第１のゲート電極をマスクとしてゲー
ト電極絶縁膜がエッチングされることによりソース領域
およびドレイン領域となる多結晶シリコン薄膜が露出さ
れ、第７の工程において、第２のゲート電極をマスクと
して絶縁膜がエッチングされることによりソース領域お
よびドレイン領域となる多結晶シリコン薄膜が露出され
ているので、第８の工程において、この露出部分にソー
ス領域およびドレイン領域を形成する際の例えばイオン
注入などの操作が低エネルギーでしかも確実に行えるよ
うになる。更に、第２のゲート電極は第１の電極全体を
覆うように形成され、第１のゲート電極の周囲に形成さ
れた絶縁層を介してソース領域およびドレイン領域が形
成されるので、ドレイン領域と第２のゲート電極はもち
ろん、ドレイン領域と第１のゲート電極とも離間した状
態で設けられ、オフセットゲート領域が形成されるの
で、ドレイン領域近傍の電界強度を、従来のゲート電極
とドレイン領域とが近接した状態のときよりも小さくす
ることができ、リーク電流の低減化を図ることができ
る。
１のゲート電極と、この第１のゲート電極とコンタクト
ホールで接続された第２のゲート電極とで構成されるの
で、ゲート電極の抵抗を低減することができる。そし
て、ゲート電極の低抵抗化によって、薄膜トランジスタ
の動作速度を向上させることが可能となる。また、第４
の工程において、第１のゲート電極をマスクとしてゲー
ト電極絶縁膜がエッチングされることによりソース領域
およびドレイン領域となる多結晶シリコン薄膜が露出さ
れ、第７の工程において、第２のゲート電極をマスクと
して絶縁膜がエッチングされることによりソース領域お
よびドレイン領域となる多結晶シリコン薄膜が露出され
ているので、第８の工程において、この露出部分にソー
ス領域およびドレイン領域を形成する際の例えばイオン
注入などの操作が低エネルギーでしかも確実に行えるよ
うになる。更に、第２のゲート電極は第１の電極全体を
覆うように形成され、第１のゲート電極の周囲に形成さ
れた絶縁層を介してソース領域およびドレイン領域が形
成されるので、ドレイン領域と第２のゲート電極はもち
ろん、ドレイン領域と第１のゲート電極とも離間した状
態で設けられ、オフセットゲート領域が形成されるの
で、ドレイン領域近傍の電界強度を、従来のゲート電極
とドレイン領域とが近接した状態のときよりも小さくす
ることができ、リーク電流の低減化を図ることができ
る。
【００１４】さらに本発明の請求項２または請求項３に
よれば、絶縁層として好ましくは二酸化珪素が用いられ
た第５工程以後、好ましくは第６工程との間に、水素化
処理を施すことによって、直接的な水素化処理による多
結晶シリコン薄膜のダメージを防止しながら、多結晶シ
リコン薄膜中の捕獲電荷密度を減少させ、電界効果易動
度を増加させることができる。また、ドレイン領域近傍
においては、トラップ順位を介して発生するリーク電流
を減少させることができる。
よれば、絶縁層として好ましくは二酸化珪素が用いられ
た第５工程以後、好ましくは第６工程との間に、水素化
処理を施すことによって、直接的な水素化処理による多
結晶シリコン薄膜のダメージを防止しながら、多結晶シ
リコン薄膜中の捕獲電荷密度を減少させ、電界効果易動
度を増加させることができる。また、ドレイン領域近傍
においては、トラップ順位を介して発生するリーク電流
を減少させることができる。
【００１５】
【実施例】以下、本発明を詳しく説明する。図１は本発
明の多結晶シリコン薄膜トランジスタの製造方法の一実
施例を工程順に示したものである。まず、半導体単結晶
基板１ａ上に絶縁膜１ｂを形成してなる絶縁性基体１上
に、チャネル領域１０、ソース領域９ａおよびドレイン
領域９ｂとなる島状の多結晶シリコン薄膜３を形成し、
この上にゲート電極絶縁膜４を製膜する。このゲート電
極絶縁膜４上に島状に第１のゲート電極１１を形成した
後、この第１のゲート電極１１をマスクとして、ゲート
電極絶縁膜４をエッチングして、図１（ａ）に示すよう
に島状のゲート電極絶縁膜４およびゲート電極１１を形
成する。
明の多結晶シリコン薄膜トランジスタの製造方法の一実
施例を工程順に示したものである。まず、半導体単結晶
基板１ａ上に絶縁膜１ｂを形成してなる絶縁性基体１上
に、チャネル領域１０、ソース領域９ａおよびドレイン
領域９ｂとなる島状の多結晶シリコン薄膜３を形成し、
この上にゲート電極絶縁膜４を製膜する。このゲート電
極絶縁膜４上に島状に第１のゲート電極１１を形成した
後、この第１のゲート電極１１をマスクとして、ゲート
電極絶縁膜４をエッチングして、図１（ａ）に示すよう
に島状のゲート電極絶縁膜４およびゲート電極１１を形
成する。
【００１６】ここで、第１のゲート電極１１としては、
例えばｎ+型のシリコン膜が使用される。尚、ｎ+型のシ
リコン膜ばかりでなく、クロムやモリブデンなどを含有
した低抵抗なシリコン膜を第１のゲート電極１１として
もかまわない。また第１のゲート電極１１は適宜の手法
により形成することができる。
例えばｎ+型のシリコン膜が使用される。尚、ｎ+型のシ
リコン膜ばかりでなく、クロムやモリブデンなどを含有
した低抵抗なシリコン膜を第１のゲート電極１１として
もかまわない。また第１のゲート電極１１は適宜の手法
により形成することができる。
【００１７】次いで、多結晶シリコン薄膜３およびゲー
ト電極１１上に絶縁層１２を積層する。この後、絶縁層
１２にコンタクトホール１２ａを形成して第１のゲート
電極１１の一部を露出させた後、絶縁層１２上に島状の
第２のゲート電極１３を形成する。この第２のゲート電
極１３は第１のゲート電極１１全体を覆う形状に形成さ
れる。次いで、第２のゲート電極１３をマスクとして絶
縁層１２をエッチングして、図１（ｂ）に示すように、
ソース領域９ａおよびドレイン領域９ｂとなる多結晶シ
リコン薄膜３をそれぞれ露出させる。
ト電極１１上に絶縁層１２を積層する。この後、絶縁層
１２にコンタクトホール１２ａを形成して第１のゲート
電極１１の一部を露出させた後、絶縁層１２上に島状の
第２のゲート電極１３を形成する。この第２のゲート電
極１３は第１のゲート電極１１全体を覆う形状に形成さ
れる。次いで、第２のゲート電極１３をマスクとして絶
縁層１２をエッチングして、図１（ｂ）に示すように、
ソース領域９ａおよびドレイン領域９ｂとなる多結晶シ
リコン薄膜３をそれぞれ露出させる。
【００１８】ここで、第２のゲート電極１３としては低
抵抗のものが好ましく、例えばアルミニウムを含有する
シリコン層、クロム、モリブデン等を用いることができ
る。また第２のゲート電極１３は適宜の手法により形成
することができる。
抵抗のものが好ましく、例えばアルミニウムを含有する
シリコン層、クロム、モリブデン等を用いることができ
る。また第２のゲート電極１３は適宜の手法により形成
することができる。
【００１９】さらに、多結晶シリコン薄膜３の露出して
いる部分にイオン注入やｎ+型の不純物元素の選択的積
層を行った後、エキシマレーザ７を照射してソース領域
９ａおよびドレイン領域９ｂを構成して、図１（ｃ）に
示すような多結晶シリコン薄膜トランジスタを形成す
る。
いる部分にイオン注入やｎ+型の不純物元素の選択的積
層を行った後、エキシマレーザ７を照射してソース領域
９ａおよびドレイン領域９ｂを構成して、図１（ｃ）に
示すような多結晶シリコン薄膜トランジスタを形成す
る。
【００２０】本発明の多結晶シリコン薄膜トランジスタ
において、チャネル領域１０、ソース領域９ａおよびド
レイン領域９ｂとなる多結晶シリコン薄膜３に水素化処
理を行い、かつこの水素化処理工程後は４００℃以上の
加熱を行わないことによって、リーク電流増加の原因と
なるドレイン領域９ｂ近傍の捕獲電荷密度を低減するこ
とができる。ここで、水素化処理の後に４００℃以上の
加熱を行わない理由は、水素化処理後の多結晶シリコン
薄膜３を４００℃以上に加熱すると、水素が多結晶シリ
コン薄膜３から離脱し、水素含有濃度が低下して望まし
い効果が得られないので、この水素の離脱を防止するた
めである。
において、チャネル領域１０、ソース領域９ａおよびド
レイン領域９ｂとなる多結晶シリコン薄膜３に水素化処
理を行い、かつこの水素化処理工程後は４００℃以上の
加熱を行わないことによって、リーク電流増加の原因と
なるドレイン領域９ｂ近傍の捕獲電荷密度を低減するこ
とができる。ここで、水素化処理の後に４００℃以上の
加熱を行わない理由は、水素化処理後の多結晶シリコン
薄膜３を４００℃以上に加熱すると、水素が多結晶シリ
コン薄膜３から離脱し、水素含有濃度が低下して望まし
い効果が得られないので、この水素の離脱を防止するた
めである。
【００２１】本発明における水素化処理工程は、多結晶
シリコン薄膜トランジスタの製造工程中、第５の工程以
後に適時に行うことができる。好適には、第５の工程に
おいて、多結晶シリコン薄膜３と第１のゲート電極１１
との上に積層される絶縁層１２として、二酸化珪素から
なる層を用い、この絶縁層１２を形成した後に水素化処
理が施される。そしてこの後に絶縁層にコンタクトホー
ルを形成して、第２のゲート電極１３が形成される。こ
れは、多結晶シリコン薄膜３が絶縁層１２に被覆されな
い状態で、直接、水素化処理が施されると、多結晶シリ
コン薄膜３がダメージを受けることが考えられるので、
その悪影響を防止するために、二酸化珪素からなる絶縁
層１２を形成した後に水素化処理を行うものである。更
に、多結晶シリコン薄膜３の水素化の程度は、この多結
晶シリコン薄膜３の膜厚等に応じて適宜調節されるが、
好ましくは、多結晶シリコン薄膜３の膜厚が２５ｎｍ〜
７５ｎｍで、チャネル領域１０、ソース領域９ａおよび
ドレイン領域９ｂ中に存在する水素濃度が５×１０20原
子ｃｍ-3以上とされる。
シリコン薄膜トランジスタの製造工程中、第５の工程以
後に適時に行うことができる。好適には、第５の工程に
おいて、多結晶シリコン薄膜３と第１のゲート電極１１
との上に積層される絶縁層１２として、二酸化珪素から
なる層を用い、この絶縁層１２を形成した後に水素化処
理が施される。そしてこの後に絶縁層にコンタクトホー
ルを形成して、第２のゲート電極１３が形成される。こ
れは、多結晶シリコン薄膜３が絶縁層１２に被覆されな
い状態で、直接、水素化処理が施されると、多結晶シリ
コン薄膜３がダメージを受けることが考えられるので、
その悪影響を防止するために、二酸化珪素からなる絶縁
層１２を形成した後に水素化処理を行うものである。更
に、多結晶シリコン薄膜３の水素化の程度は、この多結
晶シリコン薄膜３の膜厚等に応じて適宜調節されるが、
好ましくは、多結晶シリコン薄膜３の膜厚が２５ｎｍ〜
７５ｎｍで、チャネル領域１０、ソース領域９ａおよび
ドレイン領域９ｂ中に存在する水素濃度が５×１０20原
子ｃｍ-3以上とされる。
【００２２】本発明の方法で得られた多結晶シリコン薄
膜トランジスタは、第１のゲート電極１１ばかりでな
く、低抵抗な第２のゲート電極１３が設けられているの
で、ゲート電極線の抵抗を低減でき、薄膜トランジスタ
の動作速度を向上させることが可能となる。実際、第１
のゲート電極１１としてｎ+型のシリコン膜を形成し、
第２のゲート電極１３としてアルミニウムを含有するシ
リコン層を形成したところ、ｎ+型のシリコン膜からな
る第１のゲート電極のみの構成とした場合に比べて、ゲ
ート電極の抵抗を一桁以上低減することができた。
膜トランジスタは、第１のゲート電極１１ばかりでな
く、低抵抗な第２のゲート電極１３が設けられているの
で、ゲート電極線の抵抗を低減でき、薄膜トランジスタ
の動作速度を向上させることが可能となる。実際、第１
のゲート電極１１としてｎ+型のシリコン膜を形成し、
第２のゲート電極１３としてアルミニウムを含有するシ
リコン層を形成したところ、ｎ+型のシリコン膜からな
る第１のゲート電極のみの構成とした場合に比べて、ゲ
ート電極の抵抗を一桁以上低減することができた。
【００２３】本発明の方法において、二酸化珪素からな
る絶縁層１２を積層した直後に水素化処理を行って得ら
れた多結晶シリコン薄膜トランジスタの電気的特性を図
２にサンプルＢとして示す。従来例の製造方法によるサ
ンプルＡとの比較から明らかなように、ドレイン領域９
ｂ近傍の電解強度の上昇に伴うリーク電流の増加は、本
実施例のサンプルについては認められない。これは、第
２のゲート電極１３とドレイン領域９ｂとの距離を長く
することにより、オフセットゲート領域を設け、ドレイ
ン領域９ｂ近傍の電解強度を弱めることができるためで
ある。また、同様にソース・ドレイン両領域の電界強度
を弱めることが可能なために、ソース・ドレイン間の電
気的耐圧が上がり、信頼性が向上するという効果も得ら
れる。また、水素化処理によってチャネル領域１０の捕
獲電荷密度の低減が可能となり、動作電流が向上する。
このため、電界効果易動度も一桁ほど上昇することが認
められる。
る絶縁層１２を積層した直後に水素化処理を行って得ら
れた多結晶シリコン薄膜トランジスタの電気的特性を図
２にサンプルＢとして示す。従来例の製造方法によるサ
ンプルＡとの比較から明らかなように、ドレイン領域９
ｂ近傍の電解強度の上昇に伴うリーク電流の増加は、本
実施例のサンプルについては認められない。これは、第
２のゲート電極１３とドレイン領域９ｂとの距離を長く
することにより、オフセットゲート領域を設け、ドレイ
ン領域９ｂ近傍の電解強度を弱めることができるためで
ある。また、同様にソース・ドレイン両領域の電界強度
を弱めることが可能なために、ソース・ドレイン間の電
気的耐圧が上がり、信頼性が向上するという効果も得ら
れる。また、水素化処理によってチャネル領域１０の捕
獲電荷密度の低減が可能となり、動作電流が向上する。
このため、電界効果易動度も一桁ほど上昇することが認
められる。
【００２４】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極の低抵抗化が実現し、かつ第８の工程において
多結晶シリコン薄膜の露出部分にソース領域およびドレ
イン領域が効率よく形成されるので、動作速度が向上し
た高性能の薄膜トランジスタを確実に得ることができ
る。また、ドレイン領域とゲート電極とが離間した状態
で設けられ、オフセットゲート領域が形成されるので、
ドレイン領域近傍の電界強度が、従来のゲート電極とド
レイン領域とが近接した状態のときよりも弱くなり、リ
ーク電流の低減化が実現し、保持特性の良好なＬＣＤの
駆動素子として用いることができる。
ート電極の低抵抗化が実現し、かつ第８の工程において
多結晶シリコン薄膜の露出部分にソース領域およびドレ
イン領域が効率よく形成されるので、動作速度が向上し
た高性能の薄膜トランジスタを確実に得ることができ
る。また、ドレイン領域とゲート電極とが離間した状態
で設けられ、オフセットゲート領域が形成されるので、
ドレイン領域近傍の電界強度が、従来のゲート電極とド
レイン領域とが近接した状態のときよりも弱くなり、リ
ーク電流の低減化が実現し、保持特性の良好なＬＣＤの
駆動素子として用いることができる。
【００２５】さらに第５の工程以後において、ドレイン
領域およびソース領域となる多結晶シリコン薄膜に水素
化処理を施すことによって、この薄膜中の捕獲電荷密度
を減少させ、電界効果易動度を増加させることができ
る。また、ドレイン領域近傍においては、トラップ順位
を介して発生するリーク電流を減少させることができ
る。
領域およびソース領域となる多結晶シリコン薄膜に水素
化処理を施すことによって、この薄膜中の捕獲電荷密度
を減少させ、電界効果易動度を増加させることができ
る。また、ドレイン領域近傍においては、トラップ順位
を介して発生するリーク電流を減少させることができ
る。
【図１】 本発明の多結晶シリコン薄膜トランジスタの
製造方法の例を示した工程順断面図である。
製造方法の例を示した工程順断面図である。
【図２】 多結晶シリコン薄膜トランジスタの電気特性
を示すグラフである。
を示すグラフである。
【図３】 従来の多結晶シリコン薄膜トランジスタの製
造方法の例を示した工程順断面図である。
造方法の例を示した工程順断面図である。
１…絶縁性基体、３…多結晶シリコン薄膜、４…ゲート
電極絶縁膜、９ａ…ソース領域、９ｂ…ドレイン領域、
１０…チャネル領域、１１…第１のゲート電極、１２…
絶縁層、１２ａ…コンタクトホール、１３…第２のゲー
ト電極
電極絶縁膜、９ａ…ソース領域、９ｂ…ドレイン領域、
１０…チャネル領域、１１…第１のゲート電極、１２…
絶縁層、１２ａ…コンタクトホール、１３…第２のゲー
ト電極
Claims (4)
- 【請求項１】 多結晶シリコン薄膜をチャネル領域、ド
レイン領域およびソース領域とする多結晶シリコン薄膜
トランジスタの製造方法において、 絶縁性基体上に多結晶シリコン薄膜を形成する第１の工
程と、 該多結晶シリコン薄膜上にゲート電極絶縁膜を形成する
第２の工程と、 該ゲート電極絶縁膜上に第１のゲート電極を形成する第
３の工程と、 該第１のゲート電極をマスクとして、上記ゲート電極絶
縁膜をエッチングし、ソース領域およびドレイン領域と
なる多結晶シリコン薄膜を露出させる第４の工程と、 上記多結晶シリコン薄膜および第１のゲート電極上に、
絶縁層を形成する第５の工程と、第１のゲート電極上の 上記絶縁層にコンタクトホールを
形成した後、該絶縁層上に、上記第１のゲート電極全体
を覆う第２のゲート電極を形成する第６の工程と、 該第２のゲート電極をマスクとして上記絶縁層をエッチ
ングし、ソース領域およびドレイン領域となる多結晶シ
リコン薄膜を露出させる第７の工程と、 該第７の工程の後、上記多結晶シリコン薄膜の露出部分
にソース領域およびドレイン領域を形成する第８の工程
とを有することを特徴とする多結晶シリコン薄膜トラン
ジスタの製造方法。 - 【請求項２】 上記第５の工程以後に、多結晶シリコン
薄膜に水素化処理を施す工程を有し、この水素化処理工
程以後の工程を、４００℃未満の温度で行うことを特徴
とする請求項１記載の多結晶シリコン薄膜トランジスタ
の製造方法。 - 【請求項３】 上記第５の工程において、絶縁層として
二酸化珪素からなる層を形成し、次いで上記多結晶シリ
コン薄膜に水素化処理を施した後、上記第６の工程を行
うことを特徴とする請求項２記載の多結晶シリコン薄膜
トランジスタの製造方法。 - 【請求項４】 請求項１〜請求項３のいずれかの製造方
法を用いて製造された多結晶シリコン薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4304179A JP2587570B2 (ja) | 1992-11-13 | 1992-11-13 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4304179A JP2587570B2 (ja) | 1992-11-13 | 1992-11-13 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224222A JPH06224222A (ja) | 1994-08-12 |
| JP2587570B2 true JP2587570B2 (ja) | 1997-03-05 |
Family
ID=17929992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4304179A Expired - Lifetime JP2587570B2 (ja) | 1992-11-13 | 1992-11-13 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587570B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1227700C (zh) * | 2000-09-19 | 2005-11-16 | 皇家菲利浦电子有限公司 | 包含复合材料阴极的阴极射线管 |
| CN111403488B (zh) * | 2020-03-31 | 2024-03-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示用基板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530117B2 (ja) * | 1983-05-06 | 1996-09-04 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JPS6461062A (en) * | 1987-09-01 | 1989-03-08 | Ricoh Kk | Manufacture of thin film transistor |
| JP3173135B2 (ja) * | 1992-06-24 | 2001-06-04 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法 |
-
1992
- 1992-11-13 JP JP4304179A patent/JP2587570B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224222A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3030368B2 (ja) | 半導体装置およびその作製方法 | |
| JP3277548B2 (ja) | ディスプレイ基板 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| US6867432B1 (en) | Semiconductor device having SiOxNy gate insulating film | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP3176253B2 (ja) | 回路基板 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JP2010098321A (ja) | 半導体装置 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| CN109860107B (zh) | 阵列基板及其制作方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05259457A (ja) | 薄膜トランジスタ | |
| JP3360057B2 (ja) | 半導体装置 | |
| JPH10189994A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961008 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |