JP2530117B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明はシリコン薄膜を用いた薄膜トランジスタの製
造方法に関する。

近年、シリコン薄膜を用いた薄膜トランジスタの研究
開発が活発に行なわれている。この技術は安価な絶縁基
板を用いて薄形デイスプレイを実現するアクチイブマト
リツクスパネル、あるいは安価で高性能なイメージセン
サなどへの数多くの応用が期待されるものである。ま
た、これらの多くは、透明基板を用いて光学的特性を向
上させるために、配線等の導体として、In₂O₃,SnO₂,ITO
（Indium Tin Oxide）などの透明導電膜を用いるという
特徴を併せ持っている。以下、薄膜トランジスタをアク
テイブマトリツクスパネルに応用した場合を例に取って
説明するが、本発明は薄膜トランジスタを他に応用した
場合にも同様に適用することができる。これは、本発明
の主旨が、シリコン薄膜を用いた薄膜トランジスタの本
質的な特性向上に関するものだからである。

薄膜トランジスタをアクテイブマトリツクスパネルに
応用した場合の液晶表示装置は、一般に上側のガラス基
板と、下側の薄膜トランジスタ基板と、その間に封入さ
れた液晶とから構成されており、前記薄膜トランジスタ
基板上にマトリツクス状に配置された液晶駆動素子を外
部選択回路により選択し、前記液晶駆動素子に接続され
た液晶駆動電極に電圧を印加することにより、任意の文
字、図形、あるいは画像の表示を行なうものである。前
記薄膜トランジスタ基板の一般的な回路図を第１図に示
す。

第１図（ａ）は薄膜トランジスタ基板上の液晶駆動素
子のマトリツクス状配置図である。図中の１で囲まれた
領域が表示領域であり、その中に液晶駆動素子２がマト
リツクス状に配置されている。３は液晶駆動素子２への
データ信号ラインであり、４は液晶駆動素子２へのタイ
ミング信号ラインである。液晶駆動素子２の回路図を第
１図（ｂ）に示す。５は薄膜トランジスタであり、デー
タのスイツチングを行なう。６はコンデンサであり、デ
ータ信号の保持用として用いられる。このコンデンサの
容量としては、液晶自体の有する容量と故意に設けたコ
ンデンサの容量を含むが、場合によっては液晶の容量の
みで構成されることもある。７は液晶パネルであり、７
−１は各液晶駆動素子に対応して形成された液晶駆動電
極であり、７−２は上側ガラスパネルである。

以上の説明からわかるように、薄膜トランジスタは、
液晶に印加する電圧のデータをスイツチングするために
用いられる。液晶の表示はコンデンサの電位により決定
されるため、短時間にデータを書き込むことができるよ
うに、薄膜トランジスタは、ON状態のときに充分大きい
電流を流すことができなくてはならない。このときの電
流（以下、ON電流という。）はコンデンサの容量と要求
される書き込み時間とから定まり、そのON電流をクリア
できるように薄膜トランジスタを製造しなくてはならな
い。薄膜トランジスタの流すことのできるON電流は、ト
ランジスタのサイズ（チヤネル長とチヤネル幅），構
造、製造プロセスゲート電圧、ドレイン電圧などに大き
く依存する。

また、薄膜トランジスタをアクテイブマトリツクスパ
ネルやイメージセンサなどに応用する場合シフトレジス
タなどの周辺駆動回路も同時に集積化するほうがコスト
的に有利であることは言を待たない。この場合、薄膜ト
ランジスタには数MHzという非常に高い周波数で動作す
ることが要求される。したがって、極めて大きいON電流
を必要とする。

以下、図を用いて従来の薄膜トランジスタの製造方法
及びその特性を説明する。

第２図（ａ）〜（ｄ）は従来の薄膜トランジスタの製
造方法の１例を示す図である。まず第２図（ａ）のよう
に絶縁基板８上にシリコン薄膜９を形成する。これには
通常、プラズマCVD法、減圧CVD法、スパツタ法などが用
いられる。次に第２図（ｂ）のように、ゲート絶縁膜1
0,ゲート電極11を形成した後に、イオン打ち込み法、熱
拡散法などにより不純物をドープしてソース領域12,及
びドレイン領域13を形成する。次に第２図（ｃ）のよう
に、層間絶縁膜14を堆積させた後、コンタクトホール15
を開口する。最後に第２図（ｄ）のように、In₂O₃,Sn
O₂,ITOなどの透明導電膜を堆積させて、ソース電極16及
びドレイン電極17を形成する。

第３図はこのように作製された薄膜トランジスタの特
性の１例を示すグラフである。これは、チヤネル長30μ
ｍ、チヤネル幅10μm,ドレイン電圧4Vの条件の下で本出
願人がＮチヤネル型薄膜トランジスタの特性を測定して
得た結果である。縦軸はドレイン電流ID,横軸はゲート
電圧VGSである。この図からわかるように、全般的に比
較的良好な特性を得ているが、スレシヨルド電圧（以
下、Vthと記す。）が高く、OFF状態からON状態への変化
が緩慢になっている。このため、ON電流が少なくなって
いる。この程度の特性では、種々の応用を図ることは不
可能であり、特にアクテイブマトリツクスパネルやイメ
ージセンサの囲辺駆動回路を構成するには全く不充分な
特性である。薄膜トランジスタをこのように様々な分野
に応用するには、Vthを低減させると共に易動度を増大
させ、ON電流を１桁以上増大せしめることが必要であ
る。

本発明は、このような従来の薄膜トランジスタの欠点
を除去するものであり、その目的とするところは、Vth
を低減させると共に易動度を増大させ、ON電流を大幅に
増大せしめる薄膜トランジスタの製造方法を提供するこ
とである。

以下、図を示しつつ本発明を詳しく説明する。

第４図（ａ）〜（ｅ）は、本発明による薄膜トランジ
スタの製造方法の１例を示す図である。まず第４図
（ａ）のように、絶縁基板18上にシリコン薄膜19を形成
する。次に第４図（ｂ）のように、ゲート絶縁膜20,ゲ
ート電極21を形成した後に、ソース領域22及びドレイン
領域23を形成する。次に第４図（ｃ）のように、層間絶
縁膜24を堆積させる。以上の製造方法は従来と同様であ
る。次に第４図（ｄ）のように水素もしくは水素と窒素
を主成分とする雰囲気中でプラズマ処理を施す。25は発
生した水素のプラズマを示している。後に示すように、
このプラズマ処理により薄膜トランジスタの特性、特に
ON電流は大幅に改善される。最後に、第４図（ｅ）のよ
うに、コンタクトホールを開口した後透明導電膜を堆積
させ、ソース電極26及びドレイン電極27を形成し、薄膜
トランジスタは完成する。

尚、第４図（ａ）〜（ｄ）に示した製造方法はその一
例に過ぎず、第７図は他の実施例を示す。第７図の実施
例は、基本的に第４図（ａ）〜（ｄ）と同様に製造され
るが、水素もしくは水素と窒素を主成分とする雰囲気で
プラズマ処理する工程が、第７図（ｂ）に示されるよう
に、ゲート絶縁膜形成後であって、ゲート電極形成前に
行うものである。

第５図は、このように作製された本発明による薄膜ト
ランジスタの特性の１例を示すグラフである。実線
（Ａ）は本発明による薄膜トランジスタの特性を示して
いる。破線（Ｂ）は従来の薄膜トランジスタの特性を示
すものであり、第３図の特性と同一である。また両者の
トランジスタサイズ、ドレイン電圧などのパラメータは
完全に一致している。このグラフから明らかなように、
本発明により製造した薄膜トランジスタは極めて大きい
ON電流を有し、大幅に特性が改善されている。すなわち
Vthが低減したのみではなく、易動度も増大し、この結
果、ON電流は従来に比べて1.5〜２桁も増加している。
また、これに伴ない、OFF状態からON状態への変化も極
めて急峻になっている。本発明により製造された薄膜ト
ランジスタは、アクテイブマトリツクスパネルやイメー
ジセンサなどの周辺駆動回路のように数MHzの高速動作
を必要とされる用途にも充分適用できるものであり、種
々の応用を拡大することができる。

本発明によりこのように特性が大幅に改善される理由
は以下の通りである。一般にシリコン薄膜は単結晶薄膜
として形成することは不可能であり、多結晶状態あるい
は非晶質状態となっている。このため、シリコン原子の
配列に多くの不規則性を有し、この結果、多数の不対結
合手（ダングリングボンド）を含有している。このよう
なダングリングボンドはシリコンの禁止帯中に準位を作
り、キヤリアをトラツプする作用を有するばかりでな
く、帯電することにより空間電荷を形成する。すなわ
ち、キヤリアのトラツプによりキヤリアの易動度は低下
し、また空間電荷を形成することによりVthは上昇す
る。本発明のプラズマ処理は、かかるダングリングボン
ドを水素原子で埋めることにより、ダングリングボンド
の密度を低減させるものである。その結果、易動度は増
大し、Vthは低下し、極めて大きいON電流を有する薄膜
トランジスタが実現される。

なお、本発明においてプラズマ処理の雰囲気として窒
素を含有することを許容するのは、水素のプラズマの発
生を容易にするためである。一般に水素はプラズマ状態
になりにくいが、窒素を混入せしめることでこの問題は
容易に解決される。また、窒素を混入することによる悪
影響は全くないことを本出願人は実験により確認してい
る。

また、薄膜トランジスタは、その配線・電極材料とし
て、透明導電膜を用いることが多いことは先に述べた通
りであるが、本発明は透明導電膜を形成する前に前記プ
ラズマ処理を行なう製造方法を提供する。一般に透明導
電膜としてはIn₂O₃,SnO₂,ITOなどの金属酸化物が用いら
れるが、このような透明導電膜を形成した後に前記プラ
ズマ処理を行なうと、金属酸化物が還元され、金属的性
質を示すようになる。著しい場合には金属の微小結晶粒
が散在するような外観を呈することさえある。このよう
な状況下では、もはや透明導電膜はその本来の特性を維
持することは不可能である。したがって、本発明では、
第４図に示したように、透明導電膜形成前に前記プラズ
マ処理を行なう製造方法を提供する。これにより、透明
導電膜を用いる薄膜トランジスタの用途に対しても、著
しいトランジスタ特性の改善が可能となる。さらに、第
４図に示した例では、層間絶縁膜24を形成した後に、前
記プラズマ処理を行ない、その後にコンタクトホールを
開口し透明導電膜を形成したが、必ずしもこれと同一の
プロセスを採用する必要はない。例えば、前記プラズマ
処理はコンタクトホールを開口した後でもよいし、ある
いはシリコン薄膜を形成した直後、あるいはゲート絶縁
膜を形成した直後でもよい。すなわち、シリコン薄膜を
形成した後で、透明導電膜を形成する前であれば、どの
段階で前記プラズマ処理を施しても良い。

しかし、第７図に示されるように、ゲート絶縁膜形成
直後であってゲート電極形成前であれば、薄膜トランジ
スタの電気的特性向上のために最も効果が大きい、薄膜
トランジスタのチャンネル相当部分の膜の改質が、プラ
ズマ処理によってゲート電極に妨げられることなく容易
にできるという効果を有する。

従って、プラズマ処理を、ゲート絶縁膜形成直後に行
うことは非常に有効である。

また、本発明は、前記プラズマ処理を行なった後の製
造工程を350℃以下にする薄膜トランジスタの製造方法
を提供する。これについては、以下、図を用いて説明す
る。

第６図は、前記プラズマ処理の効果の熱処理依存性を
示すグラフである。前記プラズマ処理の効果を示す目安
として、縦軸にVthをとってある。Vthは、ドレイン電圧
を4Vとして、10nAのドレイン電流を流すのに必要なゲー
ト電圧と定義してある。図から明らかなように、プラズ
マ処理を施すことにより、Vthは9Vから3.7Vに低下し、2
00℃,250℃,300℃の熱処理を順次加えてもその値は全く
変化しない。350℃の熱処理ではわずかにVthの増加が見
られるが、微小な変化に過ぎない。ところが、400℃以
上の熱処理を加えると、Vthは急激に増大し、450℃では
ほぼ初期に等しい値を示している。このように、前記プ
ラズマ処理の効果は350℃以下の熱処理ではほぼ完璧に
保持されているが、400℃以上になると急激に劣化す
る。したがって前記プラズマ処理を行なった後は、すべ
ての製造工程を350℃以下に保つことによって初めてそ
の効果が発揮される。

例えば、第４図において、ソース・ドレイン領域内の
不純物を活性化させる等の目的で、高温のアニール処理
を必要とする場合には、そのアニール処理後に前記プラ
ズマ処理を行なわなくてはならない。このように、プラ
ズマ処理を行なった後の熱処理により特性が再び劣化す
る原因は次のように考えられる。すなわち、プラズマ処
理により導入される水素はシリコン原子と結合してダン
グリングボンドを消滅させているが、その結合はある有
限の結合エネルギーにより維持されており、外部からの
熱エネルギーによりその結合は容易に解き放たれる。そ
の熱エネルギーの大きさは、解離度に対して指数関数的
に寄与し、したがって、ある温度から急激にシリコンと
水素の解離が進行する。

以上述べたように、本発明の構成は以下のような顕著
な効果を奏する。

（ａ）シリコン薄膜上にゲート電極を形成後プラズマ処
理を行う場合、薄膜トランジスタのチャンネル相当部分
の上にはゲート電極が既に形成されているため、チャン
ネル相当部分とソース・ドレイン領域相当部分とでは、
チャンネル相当部分の方がプラズマ処理が困難である。

しかし、薄膜トランジスタの電気的特性向上のために
は、薄膜トランジスタのチャンネル相当部分の膜の改質
が最も効果が大きい。

そこで、チャンネル相当部分の膜の改質のためにはプ
ラズマ処理時におけるゲート電極の膜厚・膜質の考慮、
及びゲート電極形成時にその膜厚・膜質の正確な制御が
不可欠となるが、本願発明では、ゲート電極を介さず直
接シリコン薄膜にプラズマ処理するので、ゲート電極の
膜厚・膜質の考慮及びその正確な制御をすることなくシ
リコン膜、特にチャンネル相当部分の改質が容易にでき
る。

（ｂ）シリコン薄膜へのプラズマ処理時にはゲート電極
が形成されていないので、プラズマ処理温度・プラズマ
出力を低く、かつプラズマ処理時間を短くすることが可
能であり、基板の受けるダメージが小さいため、歩留が
高く、また透明絶縁基板として低融点のガラス基板等を
使用することも可能である。

（ｃ）ゲート絶縁膜形成前に、既に形成されているシリ
コン薄膜に直接プラズマ処理を施すと、水素がシリコン
薄膜に導入されるとともに、該シリコン薄膜がエッチン
グされてしまう。このエッチングは、速い速度で、不均
一に進行するので、シリコン薄膜の膜厚の制御が困難に
なってしまう。

しかし、ゲート絶縁膜形成後であって、ゲート電極形
成前にプラズマ処理を施せば、シリコン薄膜へのプラズ
マ処理はゲート絶縁膜を介して行うことになるため、シ
リコン薄膜が不当にエッチングされることなく、良好な
プラズマ処理ができる。

【図面の簡単な説明】

第１図（ａ）〜（ｂ）は薄膜トランジスタを用いたアク
テイブマトリツクス基板の一般的な回路図である。 第２図（ａ）〜（ｄ）は従来の薄膜トランジスタの製造
方法の１例を示す図である。 第３図は従来の方法により製造された薄膜トランジスタ
の特性の１例を示すグラフである。 第４図（ａ）〜（ｅ）は本発明による薄膜トランジスタ
の製造方法の１例を示す図である。 第５図は本発明の方法により製造された薄膜トランジス
タの特性の１例を示すグラフである。 第６図は本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。 第７図（ａ）〜（ｅ）は本発明による薄膜トランジスタ
の製造方法の他の実施例を示す図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 敏 諏訪市大和３丁目３番５号 株式会社諏 訪精工舎内 (56)参考文献 特開 昭55−50664（ＪＰ，Ａ) 特開 昭58−192375（ＪＰ，Ａ) 特開 昭56−91276（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】透明基板上に薄膜トランジスタを形成する
   製造方法において、 該薄膜トランジスタのシリコン薄膜を該透明基板上に形
   成する工程と、該シリコン薄膜形成後、ゲート絶縁膜を
   形成する工程と、該ゲート絶縁膜形成直後であって、か
   つ該薄膜トランジスタのゲート電極形成前に、水素、ま
   たは水素と窒素を主成分とする雰囲気中でプラズマ処理
   を行う工程とを有すると共に、該プラズマ処理後の工程
   の最高温度を350℃以下としたことを特徴とする薄膜ト
   ランジスタの製造方法。