JP2583764B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2583764B2 JP2583764B2 JP62081146A JP8114687A JP2583764B2 JP 2583764 B2 JP2583764 B2 JP 2583764B2 JP 62081146 A JP62081146 A JP 62081146A JP 8114687 A JP8114687 A JP 8114687A JP 2583764 B2 JP2583764 B2 JP 2583764B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulator layer
- integrated circuit
- semiconductor integrated
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 （発明の技術分野） 本発明は、半導体集積回路の高密度化と高速化に有効
な積層構造の半導体集積回路装置を得るために必要とな
る半導体基板の熱接着方法に関するものである。
な積層構造の半導体集積回路装置を得るために必要とな
る半導体基板の熱接着方法に関するものである。
（従来技術とその問題点） 本願発明者は、特願昭60−13502号にてこの種の技術
として、熱軟化現象を有する絶縁物が形成されてなる半
導体基板を熱接着する構造と方法を提案した。熱接着の
方法としては、密着させた後熱処理する方法。密着
を確実なものとするために減圧下において、まず周辺部
を加熱接着し、その後、大気圧下で熱処理する方法、及
びの方法において、周辺部以外の部分に溝を形成す
る方法等を提案した。
として、熱軟化現象を有する絶縁物が形成されてなる半
導体基板を熱接着する構造と方法を提案した。熱接着の
方法としては、密着させた後熱処理する方法。密着
を確実なものとするために減圧下において、まず周辺部
を加熱接着し、その後、大気圧下で熱処理する方法、及
びの方法において、周辺部以外の部分に溝を形成す
る方法等を提案した。
これらの方法には以下の欠点がある。周辺部のみを
確実に熱接着する必要があるが、半導体基板には数ミク
ロンから数十ミクロンの があり、この を矯正して接着することが困難である。周辺部の熱接
着後大気圧下で熱処理を行なうのは大気圧により、ウェ
ハのそりを矯正する効果をねらったものであるが、矯正
に大気圧以上の圧力が必要な場合には、接着に不均一が
生ずる。
確実に熱接着する必要があるが、半導体基板には数ミク
ロンから数十ミクロンの があり、この を矯正して接着することが困難である。周辺部の熱接
着後大気圧下で熱処理を行なうのは大気圧により、ウェ
ハのそりを矯正する効果をねらったものであるが、矯正
に大気圧以上の圧力が必要な場合には、接着に不均一が
生ずる。
一方最近、BTLのFrye等によって静電吸着力を用いて
ウェハの接着を行なう方法が提案された（J.Electroche
m Soc Vol.133 No.8 p1673）この方法は、大気圧下にお
いて絶縁膜を介して２枚のシリコンウェハ間に電圧を印
加し、ウェハ間に発生する静電吸着力により密着性を向
上させた状態で熱接着する方法である。この方法は静電
吸着力を大気圧以上に高めることが出来る点では優れて
いるが、以下の欠点を有している。
ウェハの接着を行なう方法が提案された（J.Electroche
m Soc Vol.133 No.8 p1673）この方法は、大気圧下にお
いて絶縁膜を介して２枚のシリコンウェハ間に電圧を印
加し、ウェハ間に発生する静電吸着力により密着性を向
上させた状態で熱接着する方法である。この方法は静電
吸着力を大気圧以上に高めることが出来る点では優れて
いるが、以下の欠点を有している。
すなわち、第１図はこの方法による場合の状態を示す
もので、１−１は閉じ込められた気泡、１−2,1−５は
半導体基板、１−3,1−４は絶縁物膜であるが、接着
面に気泡１−１が閉じ込められた場合、この気泡１−１
が除去できないために、接着が不均一になる場合があ
る。接着面にSiの熱酸化膜を用いているため1100℃以
上の高温でなければ接着できない。
もので、１−１は閉じ込められた気泡、１−2,1−５は
半導体基板、１−3,1−４は絶縁物膜であるが、接着
面に気泡１−１が閉じ込められた場合、この気泡１−１
が除去できないために、接着が不均一になる場合があ
る。接着面にSiの熱酸化膜を用いているため1100℃以
上の高温でなければ接着できない。
これら欠点のうち、については、特願昭60−13502
号において提案したように、Siの熱酸化膜より熱軟化温
度の低いPSGあるいはBPSGを使用することにより熱接着
温度の低下が可能である。しかし、内部に閉じ込められ
た気泡１−１は、その大きさや場所が制御できないた
め、接着強度を低下させると共に、接着後一方の半導体
基板を薄層化し、SOI構造を形成後、素子を形成する場
合その歩留りを低下させる問題を有している。
号において提案したように、Siの熱酸化膜より熱軟化温
度の低いPSGあるいはBPSGを使用することにより熱接着
温度の低下が可能である。しかし、内部に閉じ込められ
た気泡１−１は、その大きさや場所が制御できないた
め、接着強度を低下させると共に、接着後一方の半導体
基板を薄層化し、SOI構造を形成後、素子を形成する場
合その歩留りを低下させる問題を有している。
（発明の目的） 本発明の目的は、半導体基板を接着する場合の接着面
に生ずる気泡を除去し、かつ、基板全面における確実な
接着を可能とする半導体集積回路装置の製造方法を提供
することにある。
に生ずる気泡を除去し、かつ、基板全面における確実な
接着を可能とする半導体集積回路装置の製造方法を提供
することにある。
（発明の特徴） 本発明は熱軟化性を有する絶縁膜が形成されている半
導体基板を他の熱軟化性を有する絶縁膜が形成されてい
る基板に接着する方法において、両基板間に電圧を印加
することにより静電気吸着力を発生させ熱接着に必要と
なる密着性を向上させる工程と、この接着面に気泡を生
じさせないために前記基板の少なくとも一方の表面に
“溝”を形成するか、又は熱接着処理を減圧雰囲気中で
行なうか、又は両者を併用することを主要な特徴とす
る。
導体基板を他の熱軟化性を有する絶縁膜が形成されてい
る基板に接着する方法において、両基板間に電圧を印加
することにより静電気吸着力を発生させ熱接着に必要と
なる密着性を向上させる工程と、この接着面に気泡を生
じさせないために前記基板の少なくとも一方の表面に
“溝”を形成するか、又は熱接着処理を減圧雰囲気中で
行なうか、又は両者を併用することを主要な特徴とす
る。
以下図面により本発明を詳細に説明する。
（実施例） 第２図（ａ）（ｂ）（ｃ）（ｄ）は本発明の第１の実
施例を説明する図であって、２−1,2−６はシリコン基
板、２−2,2−５は絶縁膜として用いられているシリコ
ン酸化膜、２−3,2−４は熱処理によって軟化現象を生
ずる絶縁膜として用いられているリンを多量に含むシリ
コン酸化膜である。シリコン基板２−1,2−６は厚さ500
μｍで直径10cmであり、２−2,2−５は厚さ6000Åでシ
リコンを水蒸気中で酸化して得られる。２−3,2−４はP
H3,SiH4,O2を原料として化学的気相成長方法（CVD法）
によって得られるPSG膜で厚さ１μｍである。さらに、
２−４には、ピッチ1mmで幅100μｍの格子状の溝２−８
が深さ１μｍに形成されている。次に、両基板を対向し
て相互接触させ、シリコン基板２−1,2−６間に直流電
圧源２−７から電圧を印加する。この状態で1000℃中の
N2雰囲気で熱処理を行なうことによりシリコン酸化膜２
−3,2−４は相互接着される。
施例を説明する図であって、２−1,2−６はシリコン基
板、２−2,2−５は絶縁膜として用いられているシリコ
ン酸化膜、２−3,2−４は熱処理によって軟化現象を生
ずる絶縁膜として用いられているリンを多量に含むシリ
コン酸化膜である。シリコン基板２−1,2−６は厚さ500
μｍで直径10cmであり、２−2,2−５は厚さ6000Åでシ
リコンを水蒸気中で酸化して得られる。２−3,2−４はP
H3,SiH4,O2を原料として化学的気相成長方法（CVD法）
によって得られるPSG膜で厚さ１μｍである。さらに、
２−４には、ピッチ1mmで幅100μｍの格子状の溝２−８
が深さ１μｍに形成されている。次に、両基板を対向し
て相互接触させ、シリコン基板２−1,2−６間に直流電
圧源２−７から電圧を印加する。この状態で1000℃中の
N2雰囲気で熱処理を行なうことによりシリコン酸化膜２
−3,2−４は相互接着される。
第２図の実施例では、シリコン基板２−1,2−６はSi
基板を用いたがこれは他の半導体基板例えばGaAs等の化
合物半導体やGe基板でも良くまた集積回路素子が形成さ
れていても良い。また、シリコン酸化膜２−2,2−５は
シリコン酸化膜２−3,2−４中に含まれるリンが熱処理
中にシリコン基板２−1,2−６に拡散するのを防止する
ため形成したものであり、接着効果とは無関係である。
このため省略することもできるし、また、他の膜（例え
ば、Si3N4膜,CVD SiO2膜、等）を使用することもでき
る。
基板を用いたがこれは他の半導体基板例えばGaAs等の化
合物半導体やGe基板でも良くまた集積回路素子が形成さ
れていても良い。また、シリコン酸化膜２−2,2−５は
シリコン酸化膜２−3,2−４中に含まれるリンが熱処理
中にシリコン基板２−1,2−６に拡散するのを防止する
ため形成したものであり、接着効果とは無関係である。
このため省略することもできるし、また、他の膜（例え
ば、Si3N4膜,CVD SiO2膜、等）を使用することもでき
る。
また、シリコン酸化膜２−3,2−４はPSG膜を使用した
が、これは熱硬化性を有する膜であれば良く、例えば、
BPSG（ボロンとリンを含むSiO2）を使用する場合には、
PSGより熱硬化温度が低いためさらに低温で熱接着する
ことが可能である。
が、これは熱硬化性を有する膜であれば良く、例えば、
BPSG（ボロンとリンを含むSiO2）を使用する場合には、
PSGより熱硬化温度が低いためさらに低温で熱接着する
ことが可能である。
次に、第２図の実施例において静電吸着と溝形成の効
果について説明する。第３図，第４図，第５図は熱接着
後の基板の接着状態を赤外線透過法によって検査した図
であり、第３図は溝を形成せずに静電吸着のみを用いた
場合、第４図は溝を形成し静電吸着を用いなかった場
合、第５図は両者を用いた場合である。第３図に見られ
る数箇の白点３−２は溝を形成していないために内部に
閉じ込められた気泡により接着が不完全となった部分で
ある。
果について説明する。第３図，第４図，第５図は熱接着
後の基板の接着状態を赤外線透過法によって検査した図
であり、第３図は溝を形成せずに静電吸着のみを用いた
場合、第４図は溝を形成し静電吸着を用いなかった場
合、第５図は両者を用いた場合である。第３図に見られ
る数箇の白点３−２は溝を形成していないために内部に
閉じ込められた気泡により接着が不完全となった部分で
ある。
また、第４図は溝が形成されているため内部に気泡は
生じていないが周辺部４−２に未接着の部分があり、両
基板間に静電吸着を行わなかったために、熱処理中の接
触が不十分であったことを示している。これに対して第
５図では直径10cmのシリコン基板の全面が接着部５−１
で示されるように熱接着している。
生じていないが周辺部４−２に未接着の部分があり、両
基板間に静電吸着を行わなかったために、熱処理中の接
触が不十分であったことを示している。これに対して第
５図では直径10cmのシリコン基板の全面が接着部５−１
で示されるように熱接着している。
第２図に示した溝２−８は、第１の実施例では、ピッ
チ1mm,幅100μm,深さ１μｍに形成されているが、この
溝は接着時に内部残留する気体をにがす目的であるため
この寸法に限定されるものではないことは明らかであ
る。
チ1mm,幅100μm,深さ１μｍに形成されているが、この
溝は接着時に内部残留する気体をにがす目的であるため
この寸法に限定されるものではないことは明らかであ
る。
第６図は本発明の第２の実施例であり、６−１〜６−
６は２−１〜２−６とそれぞれ同一であるが、本実施例
では熱処理により軟化現象を生ずる絶縁物層６−3,6−
４には溝は形成されていない。また、接着用基板は真空
容器６−８中におかれている。このように真空容器６−
８中の如き減圧下で基板を静電吸着し、熱処理すること
により、気泡の原因となるガスが存在しないため、溝を
形成しなくともほぼ完全な接着が可能となる。
６は２−１〜２−６とそれぞれ同一であるが、本実施例
では熱処理により軟化現象を生ずる絶縁物層６−3,6−
４には溝は形成されていない。また、接着用基板は真空
容器６−８中におかれている。このように真空容器６−
８中の如き減圧下で基板を静電吸着し、熱処理すること
により、気泡の原因となるガスが存在しないため、溝を
形成しなくともほぼ完全な接着が可能となる。
更に、図示は省略するが、溝の効果と減圧下の効果は
併用しても、それぞれの効果が重畳し、さらに有効に抜
泡できることは言うまでもない。
併用しても、それぞれの効果が重畳し、さらに有効に抜
泡できることは言うまでもない。
（発明の効果） 以上説明したように、本発明の第１の実施例によれ
ば、熱軟化性絶縁物に溝を形成することにより、静電吸
着の効果を高め任意のガス雰囲気中において気泡の生じ
ない接着が可能となる。また、第２の実施例では、真空
中で静電吸着と熱処理を行なうことにより、溝の形成が
不要となる利点を有している。さらに、これらの併用に
より一層抜泡効果をあげることができる。本発明によ
り、内部に気泡の生じない絶縁物による接着が可能とな
り、その応用分野としは、一方の半導体基板を薄層化
し、そこに素子を形成するSOI技術において、気泡の影
響を受けない高い歩留りが得られる。薄層化，素子形
成，接着薄層化を繰り返して行なうことにより、多層化
積層LSIを実現することが可能となり、高密度で高速の
集積回路が形成できるという利点を有している。
ば、熱軟化性絶縁物に溝を形成することにより、静電吸
着の効果を高め任意のガス雰囲気中において気泡の生じ
ない接着が可能となる。また、第２の実施例では、真空
中で静電吸着と熱処理を行なうことにより、溝の形成が
不要となる利点を有している。さらに、これらの併用に
より一層抜泡効果をあげることができる。本発明によ
り、内部に気泡の生じない絶縁物による接着が可能とな
り、その応用分野としは、一方の半導体基板を薄層化
し、そこに素子を形成するSOI技術において、気泡の影
響を受けない高い歩留りが得られる。薄層化，素子形
成，接着薄層化を繰り返して行なうことにより、多層化
積層LSIを実現することが可能となり、高密度で高速の
集積回路が形成できるという利点を有している。
第１図は従来技術の欠点を説明するための断面図、第２
図（ａ）（ｃ）は本発明に用いられる溝の形成された基
板の平面図及び断面図、第２図（ｂ）は第２図（ｃ）の
一部拡大図、第２図（ｄ）は本発明の工程を説明するた
めの断面図、第３図，第４図及び第５図は赤外線透過法
により接着状態を検査した写真の摸写図、第６図は本発
明の他の実施例を説明するため断面略図である。 １−１……気泡、１−2,1−５……半導体基板、１−3,1
−４……絶縁物膜、２−1,2−6,6−1,6−６……シリコ
ン基板、２−2,2−5,6−2,6−５……シリコン酸化膜、
２−3,2−4,6−3,6−４……リンを多量に含むシリコン
酸化膜、２−７……直流電圧源、２−８……溝、３−1,
4−1,5−１……接着部、３−2,4−２……未接着部、６
−８……真空容器。
図（ａ）（ｃ）は本発明に用いられる溝の形成された基
板の平面図及び断面図、第２図（ｂ）は第２図（ｃ）の
一部拡大図、第２図（ｄ）は本発明の工程を説明するた
めの断面図、第３図，第４図及び第５図は赤外線透過法
により接着状態を検査した写真の摸写図、第６図は本発
明の他の実施例を説明するため断面略図である。 １−１……気泡、１−2,1−５……半導体基板、１−3,1
−４……絶縁物膜、２−1,2−6,6−1,6−６……シリコ
ン基板、２−2,2−5,6−2,6−５……シリコン酸化膜、
２−3,2−4,6−3,6−４……リンを多量に含むシリコン
酸化膜、２−７……直流電圧源、２−８……溝、３−1,
4−1,5−１……接着部、３−2,4−２……未接着部、６
−８……真空容器。
Claims (3)
- 【請求項１】半導体基板もしくは半導体集積回路が形成
されてなる第１の基板上に熱処理によって軟化現象を生
ずる第１の絶縁物層を形成する第１の工程と、他の半導
体基板もしくは半導体集積回路が形成されてなる基板の
いずれかよりなる第２の基板上に熱処理によって軟化現
象を生ずる第２の絶縁物層を形成する第２の工程と、前
記第１の絶縁物層もしくは前記第２の絶縁物層の少なく
とも一方の全面に溝を形成する第３の工程と、前記第１
の基板と第２の基板とを前記第１の絶縁物層と前記第２
の絶縁物層とを対向せしめて両基板を相互接触させた状
態で該両基板間に電圧を印加する第４の工程と、電圧を
印加した状態で加熱する第５の工程を少なくとも含むこ
とを特徴とする半導体集積回路装置の製造方法。 - 【請求項２】半導体基板もしくは半導体集積回路が形成
されてなる第１の基板上に熱処理によって軟化現象を生
ずる第１の絶縁物層を形成する第１の工程と、他の半導
体基板もしくは半導体集積回路が形成されてなる基板の
いずれかよりなる第２の基板上に熱処理によって軟化現
象を生ずる第２の絶縁物層を形成する第２の工程と、前
記第１の基板と第２の基板とを前記第１の絶縁物層と前
記第２の絶縁物層とを対向せしめて両基板を相互接触さ
せた状態で該両基板間に減圧下において電圧を印加する
第３の工程と、該減圧下で電圧を印加した状態で加熱す
る第４の工程を少なくとも含むことを特徴とする半導体
集積回路装置の製造方法。 - 【請求項３】半導体基板もしくは半導体集積回路が形成
されてなる第１の基板上に熱処理によって軟化現象を生
ずる第１の絶縁物層を形成する第１の工程と、他の半導
体基板もしくは半導体集積回路が形成されてなる基板の
いずれかよりなる第２の基板上に熱処理によって軟化現
象を生ずる第２の絶縁物層を形成する第２の工程と、前
記第１の絶縁物層もしくは前記第２の絶縁物層の少なく
とも一方の全面に溝を形成する第３の工程と、前記第１
の基板と第２の基板とを前記第１の絶縁物層と前記第２
の絶縁物層とを対向せしめて両基板を相互接触させた状
態で該両基板間に減圧下において電圧を印加する第４の
工程と、該減圧下で電圧を印加した状態で加熱する第５
の工程を少なくとも含むことを特徴とする半導体集積回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081146A JP2583764B2 (ja) | 1987-04-03 | 1987-04-03 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081146A JP2583764B2 (ja) | 1987-04-03 | 1987-04-03 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63248148A JPS63248148A (ja) | 1988-10-14 |
| JP2583764B2 true JP2583764B2 (ja) | 1997-02-19 |
Family
ID=13738282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081146A Expired - Fee Related JP2583764B2 (ja) | 1987-04-03 | 1987-04-03 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583764B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
| EP1858071A1 (en) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
-
1987
- 1987-04-03 JP JP62081146A patent/JP2583764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63248148A (ja) | 1988-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3975634B2 (ja) | 半導体ウェハの製作法 | |
| US5514235A (en) | Method of making bonded wafers | |
| JP4316701B2 (ja) | ２つの構造体の分子結合および分子結合解除のための処理プロセス | |
| US7279779B2 (en) | Substrate assembly for stressed systems | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH07153929A (ja) | シリコンウェハーの接着構造およびその接着方法 | |
| JPH0312775B2 (ja) | ||
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPS60206058A (ja) | 多層半導体装置の製造方法 | |
| JPH01133341A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09246505A (ja) | 半導体集積回路装置 | |
| JP2589994B2 (ja) | ウェーハの接着方法 | |
| JPS63111652A (ja) | ウエハ接着方法 | |
| JP2576163B2 (ja) | 平板接着法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPS61133641A (ja) | 半導体装置の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JP3216535B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS6218055Y2 (ja) | ||
| JPH10335617A (ja) | 半導体基板の製造方法 | |
| JPH11163307A (ja) | 貼り合わせ基板の製造方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |