JPS6218055Y2 - - Google Patents
Info
- Publication number
- JPS6218055Y2 JPS6218055Y2 JP1983074898U JP7489883U JPS6218055Y2 JP S6218055 Y2 JPS6218055 Y2 JP S6218055Y2 JP 1983074898 U JP1983074898 U JP 1983074898U JP 7489883 U JP7489883 U JP 7489883U JP S6218055 Y2 JPS6218055 Y2 JP S6218055Y2
- Authority
- JP
- Japan
- Prior art keywords
- glass film
- semiconductor
- multilayer structure
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 29
- 239000005360 phosphosilicate glass Substances 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 4
- 239000005388 borosilicate glass Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000005355 lead glass Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
- Element Separation (AREA)
Description
【考案の詳細な説明】
考案の技術分野
本考案は、多層構造の半導体装置に関する。
従来技術と問題点
一般に、半導体装置に於ける高集積化は重要な
技術的課題の一つになつていて、それに関し、多
くの開発、研究、提案がなされている。そして、
その技術として装置を多層構造にすることが知ら
れている。
技術的課題の一つになつていて、それに関し、多
くの開発、研究、提案がなされている。そして、
その技術として装置を多層構造にすることが知ら
れている。
従来、装置を多層構造にするには、半導体基板
上に各層を積層する構成を採つているが、その実
施には、多くの時間及び手間を必要とする。
上に各層を積層する構成を採つているが、その実
施には、多くの時間及び手間を必要とする。
考案の目的
本考案は、多層構造の半導体装置を短時間で簡
単に製造できるようにするものであり、以下これ
を詳細に説明する。
単に製造できるようにするものであり、以下これ
を詳細に説明する。
考案の実施例
本考案では、２枚の半導体基板を軟質ガラスに
て貼付することが基本になつている。
て貼付することが基本になつている。
第１図乃至第３図は本考案の一実施例を説明す
る為の工程要所に於ける半導体装置の要部側断面
説明図及び要部平面説明図であり、次に、これ等
の図を参照しつつ記述する。
る為の工程要所に於ける半導体装置の要部側断面
説明図及び要部平面説明図であり、次に、これ等
の図を参照しつつ記述する。
第１図に見られるように、半導体基板１の表面
に例えば化学気相成長法で燐珪酸ガラス膜２を成
長させたものと、同様な半導体基板１′の表面に
燐珪酸ガラス膜２を成長させたのちスクライブラ
インの燐珪酸ガラス膜を除去して溝を形成したも
のとを燐珪酸ガラス膜２が対向するように重ね合
せ、加熱及び加圧して第３図に見られるように２
枚の半導体基板１，１′を貼付する。
に例えば化学気相成長法で燐珪酸ガラス膜２を成
長させたものと、同様な半導体基板１′の表面に
燐珪酸ガラス膜２を成長させたのちスクライブラ
インの燐珪酸ガラス膜を除去して溝を形成したも
のとを燐珪酸ガラス膜２が対向するように重ね合
せ、加熱及び加圧して第３図に見られるように２
枚の半導体基板１，１′を貼付する。
第２図は第１図の要部平面説明図、第３図は貼
合せ後の要部側断面説明図をそれぞれ表わす。
合せ後の要部側断面説明図をそれぞれ表わす。
この実施例では、燐珪酸ガラス膜２の少くとも
いずれか一方に溝２′を形成してある。このよう
にすると、貼合せの為の圧着時に気体が溝２′を
介して外部に出てしまうから、燐珪酸ガラス膜２
中に気泡となつて取込まれることはなくなり、密
着が妨げられることはなくなる。尚、溝２′はウ
エハのスクライブ・ラインに沿つて形成すると、
後にチツプ化する際の作業が容易である。
いずれか一方に溝２′を形成してある。このよう
にすると、貼合せの為の圧着時に気体が溝２′を
介して外部に出てしまうから、燐珪酸ガラス膜２
中に気泡となつて取込まれることはなくなり、密
着が妨げられることはなくなる。尚、溝２′はウ
エハのスクライブ・ラインに沿つて形成すると、
後にチツプ化する際の作業が容易である。
このときの燐珪酸ガラス膜２の厚さは例えば、
10000〜20000〔Å〕、加熱温度は800〜1200
〔℃〕、加圧荷重は0.5〜10〔ｇ／cm2〕である。
10000〜20000〔Å〕、加熱温度は800〜1200
〔℃〕、加圧荷重は0.5〜10〔ｇ／cm2〕である。
前記実施例に於ける燐珪酸ガラス膜２は他のガ
ラス、例えば硼珪酸ガラス、砒珪酸ガラス、鉛ガ
ラスなどに代えることができる。尚、燐珪酸ガラ
ス、硼珪酸ガラス、砒珪酸ガラスなどの所謂不純
物含有ガラスを用いる場合、その不純物量が多い
程、加熱温度及び加圧荷重ともに小さくて良い。
ラス、例えば硼珪酸ガラス、砒珪酸ガラス、鉛ガ
ラスなどに代えることができる。尚、燐珪酸ガラ
ス、硼珪酸ガラス、砒珪酸ガラスなどの所謂不純
物含有ガラスを用いる場合、その不純物量が多い
程、加熱温度及び加圧荷重ともに小さくて良い。
ところで、前記実施例に於いて、半導体基板
１，１′には諸素子を形成しなければならない
が、それぞれは種々な技術を考えることができ
る。例えば、各半導体基板１，１′にそれぞれ通
常の方法で諸素子を形成してから貼合せることが
でき、この場合は、貼合せ後に貫通孔を形成しそ
の内部に導電性物質を充填して半導体基板１，
１′間の導電接続を行なう。その際、位置合せが
問題になるが例えば、ボンデイング・パツド間を
結合するのであれば50〜100〔μｍ〕程度の寸法
を考えれば良いので然程困難なことはない。ま
た、半導体基板１，１′のいずれか一方に形成す
る諸素子が他方に諸素子を形成する際の熱処理温
度その他加工処理の影響を受けないものであると
きは、前記他方への諸素子形成は半導体基板１，
１′の貼合せ後に行なつても良い。
１，１′には諸素子を形成しなければならない
が、それぞれは種々な技術を考えることができ
る。例えば、各半導体基板１，１′にそれぞれ通
常の方法で諸素子を形成してから貼合せることが
でき、この場合は、貼合せ後に貫通孔を形成しそ
の内部に導電性物質を充填して半導体基板１，
１′間の導電接続を行なう。その際、位置合せが
問題になるが例えば、ボンデイング・パツド間を
結合するのであれば50〜100〔μｍ〕程度の寸法
を考えれば良いので然程困難なことはない。ま
た、半導体基板１，１′のいずれか一方に形成す
る諸素子が他方に諸素子を形成する際の熱処理温
度その他加工処理の影響を受けないものであると
きは、前記他方への諸素子形成は半導体基板１，
１′の貼合せ後に行なつても良い。
第４図は他の実施例を説明する為の半導体装置
の要部側断面説明図であり、第１図及び第３図に
関して説明した部分と同部分は同記号で指示して
ある。
の要部側断面説明図であり、第１図及び第３図に
関して説明した部分と同部分は同記号で指示して
ある。
第４図の実施例が第３図の実施例と相違する点
は、半導体基板１，１′の上に酸化膜３，３′を形
成してから燐珪酸ガラス膜２に依り貼合せたもの
である。
は、半導体基板１，１′の上に酸化膜３，３′を形
成してから燐珪酸ガラス膜２に依り貼合せたもの
である。
この実施例に於ける酸化膜３，３′は燐珪酸ガ
ラス膜２から燐が半導体基板１，１′に拡散され
るのを防ぐ為である。尚、酸化膜３，３′は窒化
膜などに代えることができ、要は、不純物拡散を
阻止できる材質及び厚さであれば良い。
ラス膜２から燐が半導体基板１，１′に拡散され
るのを防ぐ為である。尚、酸化膜３，３′は窒化
膜などに代えることができ、要は、不純物拡散を
阻止できる材質及び厚さであれば良い。
第５図は、３枚の半導体基板１，１′，１″を貼
合せた実施例を表わすもので、第４図実施例に関
して説明した部分と同じ部分は同記号で指示して
ある。
合せた実施例を表わすもので、第４図実施例に関
して説明した部分と同じ部分は同記号で指示して
ある。
前記説明したいずれの実施例も複数枚の半導体
基板に諸素子を形成することを基本としている
が、例えば、２枚の半導体基板を貼合せ、その一
方にのみ素子を形成することは任意である。その
場合、素子を形成する側の半導体基板は、貼合せ
後、エツチング、研摩などに依り薄く形成して半
導体装置の特性向上に寄与することができる。従
来、半導体基板の裏面に多結晶シリコン膜を厚く
形成してから半導体基板を薄くなし、多結晶シリ
コン膜を半導体基板の物理的強度を補強する役目
をさせる技術が知られているが、本考案技術を以
つてこの従来技術に代えることができる。また貼
合せることにより素子の形成面が外部に直接表出
しなくなり、α線照射によるソフトエラーを防止
することもできる。
基板に諸素子を形成することを基本としている
が、例えば、２枚の半導体基板を貼合せ、その一
方にのみ素子を形成することは任意である。その
場合、素子を形成する側の半導体基板は、貼合せ
後、エツチング、研摩などに依り薄く形成して半
導体装置の特性向上に寄与することができる。従
来、半導体基板の裏面に多結晶シリコン膜を厚く
形成してから半導体基板を薄くなし、多結晶シリ
コン膜を半導体基板の物理的強度を補強する役目
をさせる技術が知られているが、本考案技術を以
つてこの従来技術に代えることができる。また貼
合せることにより素子の形成面が外部に直接表出
しなくなり、α線照射によるソフトエラーを防止
することもできる。
考案の効果
以上の説明で判るように、本考案に依れば、複
数枚の半導体基板を軟質ガラスを介して加熱・加
圧することに依り貼合せ簡単且つ容易に気泡がと
りこまれることなく多層化することができ、半導
体装置の高集積化、特性向上に寄与するところは
大きい。
数枚の半導体基板を軟質ガラスを介して加熱・加
圧することに依り貼合せ簡単且つ容易に気泡がと
りこまれることなく多層化することができ、半導
体装置の高集積化、特性向上に寄与するところは
大きい。
第１図乃至第３図は本考案の一実施例を説明す
る為の工程要所に於ける半導体装置の要部側断面
説明図及び要部平面説明図、第４図及び第５図は
本考案のそれぞれ異なる実施例を説明する為の工
程要所に於ける半導体装置の要部側断面説明図で
ある。 図に於いて、１，１′は半導体基板、２は燐珪
酸ガラス膜である。
る為の工程要所に於ける半導体装置の要部側断面
説明図及び要部平面説明図、第４図及び第５図は
本考案のそれぞれ異なる実施例を説明する為の工
程要所に於ける半導体装置の要部側断面説明図で
ある。 図に於いて、１，１′は半導体基板、２は燐珪
酸ガラス膜である。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数の半導体基板において、 少なくとも一方の表面上にスクライブライン
に沿う気体逃散用の溝を有する軟質ガラス膜を
形成された半導体基板と、 少なくとも一方の表面上に軟質ガラス膜を形
成された他の半導体基板とを有し、 それぞれの基板の軟質ガラス膜を対向させて
貼合せてなることを特徴とする多層構造半導体
装置。 (2) 前記軟質ガラス膜が燐珪酸ガラス膜、硼珪酸
ガラス膜、砒珪酸ガラス膜もしくは鉛ガラス膜
からなることを特徴とする特許請求の範囲第１
項記載の多層構造半導体装置。 (3) 前記半導体基板がその上部に酸化膜または窒
化膜からなる該軟質ガラス膜からの不純物拡散
防止用膜を有することを特徴とする特許請求の
範囲第１項または第２項記載の多層構造半導体
装置。 (4) 前記複数の半導体基板中少なくとも一の基板
において軟質ガラス膜を有する側の半導体基板
に素子が形成されていることを特徴とする特許
請求の範囲第１項記載の多層構造半導体装置。 (5) 前記複数の半導体基板中の一ないし複数の基
板に素子が形成されていて、各半導体基板を貼
合せたのち、これらを貫通する貫通孔を設けて
該貫通孔内に導電性物質を充填して各半導体基
板間の導電接続を行うことを特徴とする特許請
求の範囲第１項または第４項記載の多層構造半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7489883U JPS5918445U (ja) | 1983-05-19 | 1983-05-19 | 多層構造半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7489883U JPS5918445U (ja) | 1983-05-19 | 1983-05-19 | 多層構造半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918445U JPS5918445U (ja) | 1984-02-04 |
| JPS6218055Y2 true JPS6218055Y2 (ja) | 1987-05-09 |
Family
ID=30204980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7489883U Granted JPS5918445U (ja) | 1983-05-19 | 1983-05-19 | 多層構造半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918445U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7943428B2 (en) * | 2008-12-24 | 2011-05-17 | International Business Machines Corporation | Bonded semiconductor substrate including a cooling mechanism |
| JP5183708B2 (ja) * | 2010-09-21 | 2013-04-17 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387163A (en) * | 1977-01-12 | 1978-08-01 | Hitachi Ltd | Production of semiconductor device |
-
1983
- 1983-05-19 JP JP7489883U patent/JPS5918445U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387163A (en) * | 1977-01-12 | 1978-08-01 | Hitachi Ltd | Production of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5918445U (ja) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0344067A (ja) | 半導体基板の積層方法 | |
| JPS6218055Y2 (ja) | ||
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| KR930011909B1 (ko) | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPH0680794B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6255696B2 (ja) | ||
| JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
| JPH0521765A (ja) | 半導体基板の製造方法 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 | |
| JP2734025B2 (ja) | 大規模集積回路の製造方法 | |
| JPH0810672B2 (ja) | 平板の接着方法 | |
| JP2581531B2 (ja) | 半導体装置の製造方法 | |
| JPS5949687B2 (ja) | 半導体装置 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 | |
| JPH05109679A (ja) | 半導体装置の製造方法 | |
| JPH05160089A (ja) | 半導体基板の製造方法 | |
| JPS6248381B2 (ja) | ||
| JPH06120419A (ja) | 積層型半導体集積回路 | |
| JPS6091660A (ja) | 半導体装置の製造方法 | |
| JP2935301B2 (ja) | 半導体装置の製造方法 |