JP2581542B2 - 半導体不揮発性メモリとその製造方法 - Google Patents

半導体不揮発性メモリとその製造方法

Info

Publication number
JP2581542B2
JP2581542B2 JP61148649A JP14864986A JP2581542B2 JP 2581542 B2 JP2581542 B2 JP 2581542B2 JP 61148649 A JP61148649 A JP 61148649A JP 14864986 A JP14864986 A JP 14864986A JP 2581542 B2 JP2581542 B2 JP 2581542B2
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
film
control gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61148649A
Other languages
English (en)
Other versions
JPS635570A (ja
Inventor
章滋 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP61148649A priority Critical patent/JP2581542B2/ja
Publication of JPS635570A publication Critical patent/JPS635570A/ja
Application granted granted Critical
Publication of JP2581542B2 publication Critical patent/JP2581542B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 この発明は、コンピューターなどの電子機器に用いら
れる半導体不揮発性メモリに関する。
〔発明の概要〕
この発明は、浮遊ゲート電極と制御ゲート電極とから
なる２層ゲート構造の半導体不揮発性メモリとその製造
方法において、２層ゲート構造形成後高温CVD膜で全面
形成することにより高集積化に容易な信頼性の高い半導
体不揮発性メモリを与えるものである。
〔従来の技術〕
従来、第２図に示すように、ソース・ドレイン領域間
のチャネル領域上にゲート絶縁膜４を介して浮遊ゲート
電極５及び制御ゲート電極７を積層にした構造の半導体
不揮発性メモリにおいて、浮遊ゲート電極５の端部から
制御ゲート電極７への揮発電流を防ぐために、制御ゲー
ト電極７を形成した後に全面に高品質な熱酸化膜10を10
00℃以上で形成し、さらに全面に層間絶縁膜（例えばPS
G膜）９を形成した構造になっている。
〔発明が解決しようとする問題点〕
しかし、従来の半導体不揮発性メモリは、制御ゲート
電極７の形成後熱酸化膜10を形成するために、両ゲート
電極が酸化される結果、浮遊ゲート電極５及び制御ゲー
ト電極７の形状が熱酸化後変形してしまうために、微細
化パターンの形成が困難である。またソース・ドレイン
領域も熱酸化温度が1000℃以上と高いと、熱拡散によっ
てソース・ドレイン領域が大きくなってしまい高集積化
に適した半導体不揮発性メモリではなかった。
そこで、この発明は、従来のこのような欠点を解決す
るためゲート電極及びソース・ドレイン領域が変形しな
いような半導体不揮発性メモリを得ることを目的とし
た。
〔問題点を解決するための手段〕
上記問題点を解決するために、この発明は、制御ゲー
ト電極形成後、高品質な高温CVD膜を全面形状すること
により高集積化に適した信頼性の高い半導体不揮発性メ
モリを可能にした。
〔作用〕
上記のように構成された半導体不揮発性メモリの場
合、浮遊ゲート電極形成後、1000℃より低温で形成され
る高品質のCVD膜を全面に形成するために、浮遊ゲート
電極及びソース・ドレイン領域の変形を小さく形成で
き、その結果、高集積化に適した高品質な半導体不揮発
性メモリが実現できる。
〔実施例〕
以下に、この発明の実施例を第１図に用いて説明す
る。第１図は、本発明の半導体不揮発性メモリの断面図
である。Ｐ型シリコン基板１の表面に互いに間隔をおい
てN+型のソース領域２及びドレイン領域３が形成され、
ゲート絶縁膜４を介して浮遊ゲート電極５が形成され、
浮遊ゲート電極５の上に制御ゲート絶縁膜６を介して浮
遊ゲート電極５の電位を制御する制御ゲート電極７が形
成されている。制御ゲート電極７を形成後、1000℃より
低い温度で形成された第１のCVD絶縁膜である高温CVD膜
を全面に形成し、さらに、900℃以下で形成する第２のC
VD絶縁膜である低温絶縁膜９が形成されている。高温CV
D膜は、800℃以上のジクロルシランと亜酸化チッソとの
反応、例えばSiH2Cl2＋2N2O→SiO2＋2HCl＋2N2の反応で
形成すると高品質な酸化膜を形成できる。また、低温絶
縁膜９は、PSG膜など低温で形成できる膜であり、熱酸
化で成長する膜ではない。特に、浮遊ゲート電極５のパ
ターニングを制御ゲート電極７をマスクにして行った構
造においては、浮遊ゲート電極５のエッヂ部の酸化膜が
エッチングされてしまうため、浮遊ゲート電極５の中の
電荷が基板１あるいは制御ゲート電極７へ揮発しやすく
なる。しかし、高温CVD膜を形成することにより、浮遊
ゲート電極５の側面をCVD膜で覆うことができる。この
ため、浮遊ゲート電極５から他の電極への揮発は防止で
きる。この高温CVD膜は、熱酸化膜と異なりCVD膜である
ために、その下の構造形状の変化をきわめて少なくする
ことができる。膜厚としては、200Å以上あれば充分な
信頼性が得られる。低温絶縁膜９も、この高品質な高温
CVD膜で形成することは技術的に可能であるが、形成す
る時間が長く実用的でない。
また、一般的には、浮遊ゲート電極５及び制御ゲート
電極７は多結晶シリコン膜が用いられているが、本発明
においては、モリブテン，タングステンなど熱酸化困難
な高融点金属電極にも適用できる。また、絶縁膜９はPS
Gなど従来用いられている層間絶縁膜を使用すればよ
い。
〔発明の効果〕
この発明は、以上説明したように、浮遊ゲート電極を
用いた半導体不揮発性メモリにおいて、浮遊ゲート電極
及び制御ゲート電極形成後、高温CVD膜により、浮遊ゲ
ート電極と他の領域との揮発電流を防止でき、また高温
CVD形成時の温度が低いため構造変化が少ない高集積化
に適した信頼性の高い半導体不揮発性メモリを可能にす
る効果がある。
本発明は、二層電極構造の浮遊ゲート型半導体不揮発
性メモリに特に有効であるが、一層浮遊ゲート電極の半
導体不揮発性メモリへ適用できることは言うまでもな
い。
【図面の簡単な説明】
第１図は、この発明にかかる半導体不揮発性メモリの断
面図であり、第２図は、従来の半導体不揮発性メモリの
断面図である。 １……基板 ２……ソース領域 ３……ドレイン領域 ５……浮遊ゲート電極 ７……制御ゲート電極

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板表面に間隔をおい
    て設けられた第２導電型のソース領域とドレイン領域
    と、前記ソース・ドレイン領域間の前記半導体基板上に
    ゲート絶縁膜を介して設けられた浮遊ゲート電極と、前
    記浮遊ゲート電極と制御ゲート絶縁膜を介して設けられ
    た制御ゲート電極と、少なくとも前記制御ゲート電極の
    上と側部に順次形成された第１の絶縁膜及び第２の絶縁
    膜とからなるとともに、前記第１の絶縁膜は、前記第２
    の絶縁膜より高温で形成され、800℃以上で1000℃以下
    の温度で形成されたCVD膜であることを特徴とする半導
    体不揮発性メモリ。
  2. 【請求項２】前記制御ゲート電極が高融点金属膜を含ん
    でいることを特徴とする特許請求の範囲第１項記載の半
    導体不揮発性メモリ。
  3. 【請求項３】前記第１のCVD絶縁膜の膜厚が少なくとも2
    00Åであることを特徴とする特許請求の範囲第１項記載
    の半導体不揮発性メモリ。
  4. 【請求項４】第１導電型の半導体基板表面に間隔をおい
    て第２導電型のソース領域とドレイン領域を形成する工
    程と、 前記半導体表面にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上に浮遊ゲート電極となる多結晶シ
    リコン膜を形成する工程と、 前記の多結晶シリコン膜の上に制御ゲート絶縁膜を形成
    する工程と、 前記制御ゲート絶縁膜上に制御ゲート電極となる導電膜
    を形成する工程と、 前記多結晶シリコン膜、前記制御ゲート絶縁膜及び前記
    導電膜を部分的にエッチングして前記浮遊ゲート電極と
    前記制御ゲート電極を形成する工程と、 前記制御ゲート電極が形成された半導体基板の上に800
    ℃以上で1000℃以下の温度で第１の絶縁膜を少なくとも
    前記制御ゲート電極の上と側部に堆積する工程と、 前記制御ゲート電極の上の前記第１の絶縁膜を介して第
    １の絶縁膜の形成温度より低い温度で第２の絶縁膜を形
    成する工程とからなる半導体不揮発性メモリの製造方
    法。
  5. 【請求項５】前記導体膜が多結晶シリコン膜または高融
    点金属膜からなることを特徴とする特許請求の範囲第４
    項記載の半導体不揮発性メモリの製造方法。
  6. 【請求項６】前記第１の絶縁膜の形成工程がジクロルシ
    ランガスと亜酸化チッソガスとの反応によりシリコン酸
    化膜を形成する工程である特許請求の範囲第４項記載の
    半導体不揮発性メモリの製造方法。
JP61148649A 1986-06-25 1986-06-25 半導体不揮発性メモリとその製造方法 Expired - Lifetime JP2581542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61148649A JP2581542B2 (ja) 1986-06-25 1986-06-25 半導体不揮発性メモリとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61148649A JP2581542B2 (ja) 1986-06-25 1986-06-25 半導体不揮発性メモリとその製造方法

Publications (2)

Publication Number Publication Date
JPS635570A JPS635570A (ja) 1988-01-11
JP2581542B2 true JP2581542B2 (ja) 1997-02-12

Family

ID=15457524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61148649A Expired - Lifetime JP2581542B2 (ja) 1986-06-25 1986-06-25 半導体不揮発性メモリとその製造方法

Country Status (1)

Country Link
JP (1) JP2581542B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034021A (ja) * 1983-08-05 1985-02-21 Hitachi Ltd 保護膜形成装置
JPS6066435A (ja) * 1983-09-22 1985-04-16 Matsushita Electric Ind Co Ltd 薄膜形成方法
JPS60242615A (ja) * 1984-05-17 1985-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH0697695B2 (ja) * 1984-11-16 1994-11-30 株式会社日立製作所 半導体集積回路装置の製造方法
JPS62235786A (ja) * 1986-04-04 1987-10-15 Mitsubishi Electric Corp モス型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS635570A (ja) 1988-01-11

Similar Documents

Publication Publication Date Title
JP3665426B2 (ja) 半導体装置の製造方法
JPS6173370A (ja) 半導体装置及びその製造方法
US4616402A (en) Method of manufacturing a semiconductor device with a stacked-gate-electrode structure
US3936859A (en) Semiconductor device including a conductor surrounded by an insulator
JPH0677428A (ja) 半導体記憶装置及びその製造方法
JP2581542B2 (ja) 半導体不揮発性メモリとその製造方法
JPH0645614A (ja) 読出し専用半導体メモリの製造方法
JPH05251711A (ja) 半導体集積回路及びその製造方法
JPH0142147B2 (ja)
JP2695812B2 (ja) 半導体装置
JPH0379864B2 (ja)
JPS62114231A (ja) 半導体装置
JP3524213B2 (ja) 半導体記憶装置およびその製造方法
JPS5823745B2 (ja) Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ
JPS6342173A (ja) 絶縁ゲ−ト型半導体装置の製造方法
JP2717661B2 (ja) 絶縁膜の形成方法
JP2950620B2 (ja) 半導体装置
JPS5940306B2 (ja) デンカイコウカハンドウタイソウチノセイゾウホウホウ
JPH05183156A (ja) 半導体装置及びその製造方法
JP2515042B2 (ja) Ｅ▲上２▼ｐｒｏｍ装置
JPS6181665A (ja) 半導体領域の形成方法
JPH08316475A (ja) 半導体装置およびその製造方法
JPH08236475A (ja) コンタクト窓の形成方法
JPS6345865A (ja) 浮遊ゲ−ト型ｍｏｓ半導体装置
JPH0210771A (ja) 半導体装置

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term