JP2581319B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2581319B2 JP2581319B2 JP5285918A JP28591893A JP2581319B2 JP 2581319 B2 JP2581319 B2 JP 2581319B2 JP 5285918 A JP5285918 A JP 5285918A JP 28591893 A JP28591893 A JP 28591893A JP 2581319 B2 JP2581319 B2 JP 2581319B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external lead
- lead
- insulating substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に特性選
別等の諸工程において外部導出リードに折り曲げ等のス
トレスが繰返し加えられる光デバイス用半導体装置およ
びその製造方法に関する。
別等の諸工程において外部導出リードに折り曲げ等のス
トレスが繰返し加えられる光デバイス用半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】図３は従来の光デバイス用半導体装置を
示す図で、（ａ）は平面図、（ｂ）は側面図、（ｃ）は
光デバイス用半導体装置の光軸合わせ工程の概要を示す
図である。
示す図で、（ａ）は平面図、（ｂ）は側面図、（ｃ）は
光デバイス用半導体装置の光軸合わせ工程の概要を示す
図である。
【０００３】光デバイス用半導体装置は、図３に示すよ
うに、放熱および接地を目的としてＦｅあるいは、Ｃｕ
とＷの焼結体からなる基台３０３に搭載するレーザダイ
オード素子３０５の電極を外部に電気的に導出する外部
導出リード３０１を、上下面にＷまたはＭｏ−Ｍｎ等か
らなる高融点メタライズを施したアルミナ、窒化アルミ
ニウム等の絶縁性基板３０２を介して、Ａｇ−Ｃｕまた
はＡｕ−Ｓｎ合金等のロウ材（図示せず）にてロウ接さ
れたパッケージが多く用いられている。従来の光デバイ
ス用半導体装置に使用されている外部導出リード３０１
は、図３に示すように、断面が矩形で厚さが全長にわた
り一定の平板で作られている。
うに、放熱および接地を目的としてＦｅあるいは、Ｃｕ
とＷの焼結体からなる基台３０３に搭載するレーザダイ
オード素子３０５の電極を外部に電気的に導出する外部
導出リード３０１を、上下面にＷまたはＭｏ−Ｍｎ等か
らなる高融点メタライズを施したアルミナ、窒化アルミ
ニウム等の絶縁性基板３０２を介して、Ａｇ−Ｃｕまた
はＡｕ−Ｓｎ合金等のロウ材（図示せず）にてロウ接さ
れたパッケージが多く用いられている。従来の光デバイ
ス用半導体装置に使用されている外部導出リード３０１
は、図３に示すように、断面が矩形で厚さが全長にわた
り一定の平板で作られている。
【０００４】また、搭載するレーザダイオード素子３０
５の放熱性を良くする目的でダイヤモンドあるいはキュ
ービックボロンナイトライド等の高熱伝導材に全面メタ
ライズ（Ｔｉ／Ｐｔ／Ａｕ等の薄膜メタライズ）を施し
たヒートシンク３０４が、基台３０３とレーザダイオー
ド素子３０５に、Ａｕ−Ｓｎ合金またはＰｂ−Ｓｎ合金
のロウ材にてロウ接されている。
５の放熱性を良くする目的でダイヤモンドあるいはキュ
ービックボロンナイトライド等の高熱伝導材に全面メタ
ライズ（Ｔｉ／Ｐｔ／Ａｕ等の薄膜メタライズ）を施し
たヒートシンク３０４が、基台３０３とレーザダイオー
ド素子３０５に、Ａｕ−Ｓｎ合金またはＰｂ−Ｓｎ合金
のロウ材にてロウ接されている。
【０００５】さらに、レーザダイオード素子３０５の上
部電極を外部に導出するためにＡｕワイヤ３０６にて外
部導出リード３０１上にボンディング接続されている。
部電極を外部に導出するためにＡｕワイヤ３０６にて外
部導出リード３０１上にボンディング接続されている。
【０００６】なお、基台３０３、絶縁性基板３０２、外
部導出リード３０１からなるパッケージの金属部表面お
よび高融点メタライズ層表面はヒートシンク３０４等の
搭載部品のロウ接性およびＡｕワイヤ３０６のボンディ
ング性を良くする目的ならびに防食の目的で一般にＮｉ
メッキおよびＡｕメッキが施工されている。
部導出リード３０１からなるパッケージの金属部表面お
よび高融点メタライズ層表面はヒートシンク３０４等の
搭載部品のロウ接性およびＡｕワイヤ３０６のボンディ
ング性を良くする目的ならびに防食の目的で一般にＮｉ
メッキおよびＡｕメッキが施工されている。
【０００７】このような光デバイス用半導体装置は搭載
したレーザダイオード素子３０５自体の特性選別が行わ
れる。これは外部導出リード３０１をソケット等に挿
入、セットし、通電し、レーザ発光させて実施される。
したレーザダイオード素子３０５自体の特性選別が行わ
れる。これは外部導出リード３０１をソケット等に挿
入、セットし、通電し、レーザ発光させて実施される。
【０００８】また、特性選別された光デバイス用半導体
装置は図３（ｃ）に概要を示すように、特性選別時と同
様に、レーザダイオード素子３０５に通電、発光させな
がら、発光した光を集光させるためのレンズ３０７を介
して、光を伝達させるための光ファイバー３０８を最も
伝達効率の良くなる位置に合わせ（光軸合わせと言う）
て実装作業に使用される。
装置は図３（ｃ）に概要を示すように、特性選別時と同
様に、レーザダイオード素子３０５に通電、発光させな
がら、発光した光を集光させるためのレンズ３０７を介
して、光を伝達させるための光ファイバー３０８を最も
伝達効率の良くなる位置に合わせ（光軸合わせと言う）
て実装作業に使用される。
【０００９】さらに、光デバイス用半導体装置、レン
ズ、光ファイバー等が任意構造の同一の外装パッケージ
に搭載される場合、光デバイス用半導体装置の外部導出
リード３０１を折り曲げて外装パッケージの電極にロウ
接固着するか、外部導出リード３０１の絶縁性基板３０
２へのロウ接部の近傍で外部導出リード３０１を切断除
去し、残った外部導出リード３０１の上面と外装パッケ
ージの電極とをＡｌ、Ａｕ等のワイヤーでボンディング
接続して実装組立して使用されている。
ズ、光ファイバー等が任意構造の同一の外装パッケージ
に搭載される場合、光デバイス用半導体装置の外部導出
リード３０１を折り曲げて外装パッケージの電極にロウ
接固着するか、外部導出リード３０１の絶縁性基板３０
２へのロウ接部の近傍で外部導出リード３０１を切断除
去し、残った外部導出リード３０１の上面と外装パッケ
ージの電極とをＡｌ、Ａｕ等のワイヤーでボンディング
接続して実装組立して使用されている。
【００１０】
【発明が解決しようとする課題】上述したように、従来
の光デバイス用半導体装置に使用されている外部導出リ
ード３０１は、全長にわたり厚さ一定の平板で作られて
いる。そのため、従来の光デバイス用半導体装置はそれ
に搭載したレーザダイオード素子の特性選別工程、光フ
ァイバーとの光結合工程、外装パッケージへの実装また
は不要リードの切断除去工程等において、外部導出リー
ド３０１へ大きな機械的ストレスが繰返し加わることに
なる。その結果、外部導出リード３０１のロウ接部が剥
離し、断線して電気的に開となり易い欠点を有してい
る。さらに、リード線の折り曲げ位置が定まらないため
に、強制的なリード線の折り曲げが必要となり、外装パ
ッケージへの実装作業性が悪化する欠点を有している。
の光デバイス用半導体装置に使用されている外部導出リ
ード３０１は、全長にわたり厚さ一定の平板で作られて
いる。そのため、従来の光デバイス用半導体装置はそれ
に搭載したレーザダイオード素子の特性選別工程、光フ
ァイバーとの光結合工程、外装パッケージへの実装また
は不要リードの切断除去工程等において、外部導出リー
ド３０１へ大きな機械的ストレスが繰返し加わることに
なる。その結果、外部導出リード３０１のロウ接部が剥
離し、断線して電気的に開となり易い欠点を有してい
る。さらに、リード線の折り曲げ位置が定まらないため
に、強制的なリード線の折り曲げが必要となり、外装パ
ッケージへの実装作業性が悪化する欠点を有している。
【００１１】本発明は上述の点にかんがみてなされたも
ので、光デバイスの位置合わせ工程等において外部導出
リードと絶縁性基板とのロウ接部に加わる機械的ストレ
スを大幅に低減することができ、且つ光軸合わせ作業後
に不要となった外部導出リードを容易に除去することが
できるようになった半導体装置およびその製造方法を提
供することを目的とする。
ので、光デバイスの位置合わせ工程等において外部導出
リードと絶縁性基板とのロウ接部に加わる機械的ストレ
スを大幅に低減することができ、且つ光軸合わせ作業後
に不要となった外部導出リードを容易に除去することが
できるようになった半導体装置およびその製造方法を提
供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明はメタライズパターンを有する絶縁性基板に
少なくとも１本の板状外部導出リードをロウ接してなる
パッケージに半導体素子を搭載した半導体装置におい
て、前記外部導出リードの絶縁性基板へのロウ接部近傍
に板厚が８０％以下となる薄肉部を設けたことを特徴と
する。
め、本発明はメタライズパターンを有する絶縁性基板に
少なくとも１本の板状外部導出リードをロウ接してなる
パッケージに半導体素子を搭載した半導体装置におい
て、前記外部導出リードの絶縁性基板へのロウ接部近傍
に板厚が８０％以下となる薄肉部を設けたことを特徴と
する。
【００１３】また、本発明はメタライズパターンを有す
る絶縁性基板に板厚が８０％以下となる薄肉部を有する
少なくとも１本の板状外部導出リードをロウ接してなる
パッケージに半導体素子を搭載した半導体装置の製造方
法であって、前記外部導出リードを用いて該半導体装置
の特性選別を行ったのち、前記外部導出リードをその薄
肉部で切断除去する工程を有することを特徴とする。
る絶縁性基板に板厚が８０％以下となる薄肉部を有する
少なくとも１本の板状外部導出リードをロウ接してなる
パッケージに半導体素子を搭載した半導体装置の製造方
法であって、前記外部導出リードを用いて該半導体装置
の特性選別を行ったのち、前記外部導出リードをその薄
肉部で切断除去する工程を有することを特徴とする。
【００１４】
【作用】外部導出リードに薄肉部を設け、この薄肉部に
おいて外部導出リードを折り曲げたり伸ばしたりするの
で、外部導出リードに加わる機械的ストレスが薄肉部で
吸収され軽減される。また、薄肉部において外部導出リ
ードを容易に切断して除去することができる。
おいて外部導出リードを折り曲げたり伸ばしたりするの
で、外部導出リードに加わる機械的ストレスが薄肉部で
吸収され軽減される。また、薄肉部において外部導出リ
ードを容易に切断して除去することができる。
【００１５】
【実施例】本発明を図面に基づいて説明する。
【００１６】図１は本発明の光デバイス用半導体装置を
示す図で、（ａ）は平面図、（ｂ）は側面図である。
示す図で、（ａ）は平面図、（ｂ）は側面図である。
【００１７】本発明の光デバイス用半導体装置におい
て、Ｆｅあるいは、ＣｕとＷの焼結体からなる基台１０
３に搭載するレーザダイオード素子１０５の電極を外部
に導出する外部導出リード１０１を、上下面にＷまたは
Ｍｏ−Ｍｎ等からなる高融点メタライズを施したアルミ
ナ、窒化アルミニウム等の絶縁性基板１０２を介して、
Ａｇ−ＣｕまたはＡｕ−Ｓｎ合金等のロウ材（図示せ
ず）にてロウ接されたパッケージである。
て、Ｆｅあるいは、ＣｕとＷの焼結体からなる基台１０
３に搭載するレーザダイオード素子１０５の電極を外部
に導出する外部導出リード１０１を、上下面にＷまたは
Ｍｏ−Ｍｎ等からなる高融点メタライズを施したアルミ
ナ、窒化アルミニウム等の絶縁性基板１０２を介して、
Ａｇ−ＣｕまたはＡｕ−Ｓｎ合金等のロウ材（図示せ
ず）にてロウ接されたパッケージである。
【００１８】また、搭載するレーザダイオード素子１０
５の放熱性を良くする目的でダイヤモンドあるいはキュ
ービックボロンナイトライド等の高熱伝導材に全面メタ
ライズ（Ｔｉ／Ｐｔ／Ａｕ等の薄膜メタライズ）を施し
たヒートシンク１０４が、基台１０３とレーザダイオー
ド素子１０５に、Ａｕ−Ｓｎ合金またはＰｂ−Ｓｎ合金
のロウ材にてロウ接されている。
５の放熱性を良くする目的でダイヤモンドあるいはキュ
ービックボロンナイトライド等の高熱伝導材に全面メタ
ライズ（Ｔｉ／Ｐｔ／Ａｕ等の薄膜メタライズ）を施し
たヒートシンク１０４が、基台１０３とレーザダイオー
ド素子１０５に、Ａｕ−Ｓｎ合金またはＰｂ−Ｓｎ合金
のロウ材にてロウ接されている。
【００１９】さらに、レーザダイオード素子１０５の上
部電極を外部に導出するためにＡｕワイヤ１０６にて外
部導出リード１０１上にボンディング接続されている。
なお、基台１０３、絶縁性基板１０２、外部導出リード
１０１からなるパッケージの金属部表面および高融点メ
タライズ層表面はヒートシンク１０４等の搭載部品のロ
ウ接性およびＡｕワイヤ１０６のボンディング性を良く
し且つ防食の目的でＮｉメッキおよびＡｕメッキが施工
されている。
部電極を外部に導出するためにＡｕワイヤ１０６にて外
部導出リード１０１上にボンディング接続されている。
なお、基台１０３、絶縁性基板１０２、外部導出リード
１０１からなるパッケージの金属部表面および高融点メ
タライズ層表面はヒートシンク１０４等の搭載部品のロ
ウ接性およびＡｕワイヤ１０６のボンディング性を良く
し且つ防食の目的でＮｉメッキおよびＡｕメッキが施工
されている。
【００２０】本発明の光デバイス用半導体装置に使用す
る外部導出リード１０１はその絶縁性基板１０２へのロ
ウ接部近傍に板厚が８０％以下となる薄肉部Ａを設けて
いる。このように８０％以下に限定したのは、この厚さ
が外部導出リード１０１を低い応力で折り曲げることが
できる好適な厚さであることを確認したためである。し
かしながら、薄くなりすぎて折れないように注意すべき
である。
る外部導出リード１０１はその絶縁性基板１０２へのロ
ウ接部近傍に板厚が８０％以下となる薄肉部Ａを設けて
いる。このように８０％以下に限定したのは、この厚さ
が外部導出リード１０１を低い応力で折り曲げることが
できる好適な厚さであることを確認したためである。し
かしながら、薄くなりすぎて折れないように注意すべき
である。
【００２１】図２は本発明の光デバイス用半導体装置の
他の実施例を示す図で（ａ）は側面図、（ｂ）は外装パ
ッケージに実装した状態を示す側面図である。
他の実施例を示す図で（ａ）は側面図、（ｂ）は外装パ
ッケージに実装した状態を示す側面図である。
【００２２】図２の実施例において、外部導出リード２
０１に薄肉部Ａを２個所設けている点で図１の実施例と
異なるのみで、その他の点は図１の実施例と同一であ
る。なお、図２（ｂ）に示すように、光デバイス用半導
体装置の外部導出リード２０１がその２個所の薄肉部Ａ
において折り曲げられて、Ｐｂ−Ｓｎ合金等のロウ材２
０７により、外装パッケージの基板部２０８にロウ接さ
れている。
０１に薄肉部Ａを２個所設けている点で図１の実施例と
異なるのみで、その他の点は図１の実施例と同一であ
る。なお、図２（ｂ）に示すように、光デバイス用半導
体装置の外部導出リード２０１がその２個所の薄肉部Ａ
において折り曲げられて、Ｐｂ−Ｓｎ合金等のロウ材２
０７により、外装パッケージの基板部２０８にロウ接さ
れている。
【００２３】本発明の光デバイス用半導体装置は、その
搭載したレーザダイオード素子１０５自体の特性選別が
行われ、外部導出リード１０１をソケット等に挿入、セ
ットし、通電し、レーザ発光させて実施される。特性選
別された光デバイス用半導体装置は、レーザダイオード
素子１０５に通電、発光させながら、発光した光を集光
させるためのレンズを介して、光を伝達させるための光
ファイバーを最も伝達効率の良くなる位置に合わせて実
装作業に使用される。さらに、光デバイス用半導体装
置、レンズ、光ファイバー等が任意構造の同一の外装パ
ッケージに搭載される場合、外部導出リード１０１、２
０１を薄肉部Ａにおいて折り曲げて外装パッケージの電
極にロウ接するか、外部導出リード１０１、２０１の絶
縁性基板１０２へのロウ接部の近傍で外部導出リードを
薄肉部Ａにおいて切断除去し、残った外部導出リードの
上面と外装パッケージの電極とをボンディング接続して
実装組立てされる。
搭載したレーザダイオード素子１０５自体の特性選別が
行われ、外部導出リード１０１をソケット等に挿入、セ
ットし、通電し、レーザ発光させて実施される。特性選
別された光デバイス用半導体装置は、レーザダイオード
素子１０５に通電、発光させながら、発光した光を集光
させるためのレンズを介して、光を伝達させるための光
ファイバーを最も伝達効率の良くなる位置に合わせて実
装作業に使用される。さらに、光デバイス用半導体装
置、レンズ、光ファイバー等が任意構造の同一の外装パ
ッケージに搭載される場合、外部導出リード１０１、２
０１を薄肉部Ａにおいて折り曲げて外装パッケージの電
極にロウ接するか、外部導出リード１０１、２０１の絶
縁性基板１０２へのロウ接部の近傍で外部導出リードを
薄肉部Ａにおいて切断除去し、残った外部導出リードの
上面と外装パッケージの電極とをボンディング接続して
実装組立てされる。
【００２４】
【発明の効果】以上説明したように、本発明において
は、外部導出リードの絶縁性基板へのロウ接部近傍に板
厚が８０％以下となる薄肉部を設けたので、次のような
優れた効果が得られる。 （１）組み立てられた光デバイス用半導体装置の特性選
別、外装パッケージへの実装（光軸合せ作業、ロウ接組
立て）等で行う外部導出リードの繰返し折り曲げ作業で
生じる機械的ストレスが薄肉部で吸収される。したがっ
て、外部導出リードと絶縁性基板とのロウ接部へのスト
レスを大幅に低減することができ、外部導出リードが剥
離して外れ、断線するのを防止することができる。 （２）外部導出リードが不要な場合、例えば外装パッケ
ージにワイヤボンディング接続する場合等は、この外部
導出リードの薄肉部にてリードを切断除去することで、
容易にリードを取り除くことが可能になる。 （３）外部導出リードの折り曲げ位置が薄肉部に限定さ
れるので、実装作業の能率が向上する。
は、外部導出リードの絶縁性基板へのロウ接部近傍に板
厚が８０％以下となる薄肉部を設けたので、次のような
優れた効果が得られる。 （１）組み立てられた光デバイス用半導体装置の特性選
別、外装パッケージへの実装（光軸合せ作業、ロウ接組
立て）等で行う外部導出リードの繰返し折り曲げ作業で
生じる機械的ストレスが薄肉部で吸収される。したがっ
て、外部導出リードと絶縁性基板とのロウ接部へのスト
レスを大幅に低減することができ、外部導出リードが剥
離して外れ、断線するのを防止することができる。 （２）外部導出リードが不要な場合、例えば外装パッケ
ージにワイヤボンディング接続する場合等は、この外部
導出リードの薄肉部にてリードを切断除去することで、
容易にリードを取り除くことが可能になる。 （３）外部導出リードの折り曲げ位置が薄肉部に限定さ
れるので、実装作業の能率が向上する。
【図１】本発明の光デバイス用半導体装置を示す図で、
（ａ）は平面図、（ｂ）は側面図である。
（ａ）は平面図、（ｂ）は側面図である。
【図２】本発明の光デバイス用半導体装置の他の実施例
を示す図で、（ａ）は側面図、（ｂ）は外装パッケージ
に実装した状態を示す側面図である。
を示す図で、（ａ）は側面図、（ｂ）は外装パッケージ
に実装した状態を示す側面図である。
【図３】従来の光デバイス用半導体装置を示す図で、
（ａ）は平面図、（ｂ）は側面図、（ｃ）は光デバイス
用半導体装置の光軸合わせ工程の概要を示す図である。
（ａ）は平面図、（ｂ）は側面図、（ｃ）は光デバイス
用半導体装置の光軸合わせ工程の概要を示す図である。
１０１ 外部導出リード １０２ 絶縁性基板 １０３ 基台 １０４ ヒートシンク １０５ レーザダイオード素子 １０６ Ａｕワイヤ ２０１ 外部導出リード ２０７ ロウ材 ２０８ 外装パッケージの基板部 Ａ 薄肉部
Claims (2)
- 【請求項１】 メタライズパターンを有する絶縁性基板
に少なくとも１本の板状外部導出リードをロウ接してな
るパッケージに半導体素子を搭載した半導体装置におい
て、前記外部導出リードの絶縁性基板へのロウ接部近傍
に板厚が８０％以下となる薄肉部を設けたことを特徴と
する半導体装置。 - 【請求項２】 メタライズパターンを有する絶縁性基板
に板厚が８０％以下となる薄肉部を有する少なくとも１
本の板状外部導出リードをロウ接してなるパッケージに
半導体素子を搭載した半導体装置の製造方法であって、
前記外部導出リードを用いて該半導体装置の特性選別を
行ったのち、前記外部導出リードをその薄肉部で切断除
去する工程を有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285918A JP2581319B2 (ja) | 1993-10-20 | 1993-10-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285918A JP2581319B2 (ja) | 1993-10-20 | 1993-10-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122823A JPH07122823A (ja) | 1995-05-12 |
| JP2581319B2 true JP2581319B2 (ja) | 1997-02-12 |
Family
ID=17697705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5285918A Expired - Fee Related JP2581319B2 (ja) | 1993-10-20 | 1993-10-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581319B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016794A (ja) * | 2007-06-05 | 2009-01-22 | Mitsubishi Electric Corp | キャップレスパッケージ及びその製造方法 |
| JP6749807B2 (ja) * | 2016-07-26 | 2020-09-02 | 新光電気工業株式会社 | 光半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188941A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | テストキヤリアの集積回路部品パツケ−ジ取外し方法 |
| JPS6246537A (ja) * | 1985-08-23 | 1987-02-28 | Nec Corp | フィルムキャリヤ半導体装置の電気試験方法 |
| JPH0497537A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の実装方法 |
-
1993
- 1993-10-20 JP JP5285918A patent/JP2581319B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188941A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | テストキヤリアの集積回路部品パツケ−ジ取外し方法 |
| JPS6246537A (ja) * | 1985-08-23 | 1987-02-28 | Nec Corp | フィルムキャリヤ半導体装置の電気試験方法 |
| JPH0497537A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122823A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1439587B1 (en) | Mounting of an LED assembly with self-alignment | |
| JP5264624B2 (ja) | 放射線を発する構成素子に用いられるハウジング、放射線を発する構成素子ならびに該構成素子を製造するための方法 | |
| JP4168114B2 (ja) | 金属−セラミックス接合体 | |
| JP2006339611A (ja) | 金属−セラミック複合基板及びその製造方法 | |
| EP0139517B1 (en) | Improvements in or relating to diamond heatsink assemblies | |
| JP2581319B2 (ja) | 半導体装置およびその製造方法 | |
| JP4409041B2 (ja) | サブマウント材 | |
| US20050141826A1 (en) | Package for housing optical semiconductor element and optical semiconductor apparatus | |
| JP2009016794A (ja) | キャップレスパッケージ及びその製造方法 | |
| JP4000109B2 (ja) | 発光装置 | |
| JP2007048937A (ja) | 半導体レーザおよびその製法 | |
| JP3784346B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2000349351A (ja) | 熱電モジュール | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 | |
| JP2002252294A (ja) | ろう及びそれを用いた半導体パッケージ | |
| JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000208679A (ja) | 化合物半導体素子 | |
| JP2005167080A (ja) | 発光装置 | |
| WO2001026153A1 (en) | Method of bonding a plurality of thermally conductive elements to a substrate | |
| JPH09246440A (ja) | パッケージの製造方法 | |
| JP2002246494A (ja) | 半導体素子収納用パッケージ | |
| JP2003008133A (ja) | 光素子モジュール | |
| JP2003258357A (ja) | 光半導体素子収納用パッケージ | |
| JP2001036185A (ja) | セラミックス端子および光半導体素子収納用パッケージ | |
| JP2007150276A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960930 |
|
| LAPS | Cancellation because of no payment of annual fees |