JP2576657B2 - タイミング信号発生器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイミング信号発生器に関し、特に入力した
基本クロック信号の２倍の周波数のクロック信号に同期
した複数のタイミング信号を発生するとともに、その発
生タイミングをタイミング信号のタイミングに対応した
時間で任意に設定することが可能なタイミング発生器に
関する。

〔従来の技術〕

情報処理等に必要なタイミング信号の発生するタイミ
ング信号発生器はよく知られている。

従来、この種のタイミング信号発生器の基本タイミン
グ発生回路は、基本クロック信号をシフトクロックとし
たシフトレジスタ構成となっていた。７段のシフトレジ
スタの回路例を第６図に示す。第６図は縦続接続した８
個のＤ型フリップフロップ回路FF1〜FF8で７段のシフト
レジスタを形成し、１個のクロックＭと、クロックＭに
同期したスタートパルスM,リセットパルスＭを入力とし
てTM0〜TM7のタイミング信号の出力する。

第７図は第６図の基本タイミング発生回路の入出力タ
イミングチャートであり、タイミング信号TM0〜TM7がク
ロックＭの周期Ｔで次次に出力される状態を示してい
る。

〔発明が解決しようとする課題〕

上述した従来のタイミング信号発生器の基本タイミン
グ発生回路は、周波数ｆの基本クロックをシフトクロッ
クとしたシフトレジスタ構成となっているので、基本ク
ロック周期をＴとした場合、Ｔ時間刻みで次次に複数の
タイミング信号から成るタイミングクロックを生成する
ので、基本クロックの周波数を２倍としたT/2刻みのタ
イミングクロックを生成しようとして周波数2fの基本ク
ロックとする場合、，使用している論理ICの性能上の
制約から周波数2fのクロックを使用できないことがあ
る。，使用している論理ICの性能は、周波数2fのクロ
ックを使用できたとしても、基本タイミング発生回路の
消費電力が２倍になってしまい電力の制約上使用できな
いことがある。，と同様に2fクロックを使用できて
も、そのクロックがかなり高周波となり、従来のプリン
ト基板設計手法ではうまく信号伝達ができないことがあ
り、また高周波を使用することによりノイズ抑制に新た
な問題を提起するといった、さまざまな欠点がある。

本発明の目的は上述した欠点を除去し、周波数ｆのク
ロックで基本クロックの周波数を実効的に2fとし、T/2
刻みのタイミングブロックを任意のタイミング信号のタ
イミングに対応して任意に設定可能なタイミング信号発
生器を提供することにある。

〔課題を解決するための手段〕

本発明のタイミング信号発生器は、周期Ｔの第１のク
ロックと前記第１のクロックの極性を反転した第２のク
ロックを周期T/2で交互にシフトクロックとして供給す
るシフトレジスタで相互の間隔がT/2で相続く複数のタ
イミング信号列を基本タイミング信号として発生する複
数の基本タイミング発生回路と、前記複数の基本タイミ
ング発生回路のそれぞれの出力する前記タイミング信号
列を受けて出力するとともに前記タイミング信号列に含
まれる任意のタイミング信号の立上りタイミングを選択
し前記立上りタイミングで次段の前記基本タイミング発
生回路の動作開始パルスとしてのスタートパルスを発生
して出力する複数のタイミング信号選択回路と、周期Ｔ
の基本クロックを入力して前記第１のクロックおよび第
２のクロックを出力するとともに前記スタートパルスの
立上りタイミングに対応して前記第１もしくは第２のク
ロックのいずれかの立上りを合致させて前記スタートパ
ルスの立上りタイミングから遅滞なく前記基本タイミン
グ発生回路から前記タイミング信号列を出力せしめる複
数のクロック信号切替回路と、外部指令を受けて前記ス
タートパルスの発生タイミングを前記タイミング信号列
に含まれるタイミング信号のいずれかの立上りタイミン
グとして選択指定するタイミング選択信号を出力する複
数のタイミング信号選択器と、前記クロック信号切替回
路の出力する第１のクロックおよび第２のクロックの極
性を決定するクロック選択信号を前記スタートパルスが
前記基本クロックの立上りエッジに同期したものである
か立下りエッジに同期したものであるかにもとづいて設
定する複数のクロック選択信号発生回路とを備えて構成
される。

また、本発明のタイミング信号発生器は、前記クロッ
ク選択信号発生回路の発生する前記クロック選択信号
が、前段のクロック選択信号発生回路の出力するクロッ
ク選択信号と前段の前記タイミング信号選択器の出力す
る前記タイミング選択信号とにもとづいて発生する構成
を有する。

〔実施例〕

次に、図面を参照して本発明を説明する。

第１図は本発明のタイミング信号発生器の一実施例の
構成図である。第１図に示す実施例は、４つのタイミン
グ信号列を得る場合の構成を例とし、それぞれの発生タ
イミングが異る４つのタイミング信号列（１）〜（４）
を発生する４つの基本タイミング発生回路１〜４と、基
本タイミング発生回路１〜４の出力する基本タイミング
信号列（１）〜（４）を受けてこれを出力するととも
に、これら基本タイミング信号列に含まれる任意の基本
タイミング信号の立上りのタイミングに同期したスター
トパルスを発生して後段の基本タイミング発生回路に供
給する４つのタイミング信号選択回路11〜14と、周期Ｔ
の基本クロックを受けつつ基本タイミング発生回路１〜
４にそれぞれ周期Ｔの第１のクロック信号としてのクロ
ックＡと、このクロックＡの極性を反転した第２のクロ
ックとしてのクロックＢをT/2の繰返し周期で交互に送
出する４つのクロック信号切替回路21〜24と、クロック
信号切替回路21〜24の交互に出力するクロックA,Bの極
性を、基本タイミング信号発生回路１〜４に供給される
スタートパルスと基本クロックの立上りおよび立下りエ
ッジの周期状態に対応して決定させるクロック選択信号
を発生する４つのクロック選択信号発生回路31〜34と、
タイミング信号選択回路11〜14のそれぞれが出力するス
タートパルスのタイミングをタイミング信号列（１）〜
（４）に含まれる任意のタイミング信号の立上りのタイ
ミングと同期させるようにするため、当該タイミング信
号が先頭タイミング信号から何個目にあたりかを指定す
るタイミング選択信号を出力する４つのタイミング信号
選択器41〜44とを備えて成る。

次に第１図の実施例の動作について説明する。

基本タイミング信号発生回路１〜４はそれぞれ、複数
個のタイミング信号の時間系列としてのタイミング信号
列（１）〜（４）を出力する。第２図は第１図の実施例
の基本タイミング信号発生回路１〜４の回路図である。
第２図は８個のＤ型フリップフロップ回路FF1〜FF8を縦
続接続して成るシフトレジスタで、周期ＴのクロックＡ
と、クロックＡの極性を反転したクロックＢを交互に２
段以後のフリップフロップ回路のクロック入力に供給
し、スタートパルスによりT/2ずつシフトして出力する
８個のタイミング信号T0,T1…T7を得る。すなわち、ク
ロックＡとクロックＢでT/2周期，周波数2fで駆動され
るシフトレジスタと等価なタイミング信号を出力する。

スタートパルスは、初段の基本タイミング発生回路１
を除き、前段のタイミング信号選択回路11〜13から提供
され、このスタートパルスのタイミングによってタイミ
ング信号T0の発生タイミングが決定される。このスター
トパルスは、タイミング信号T0からT7までの８個のいず
れかをタイミング信号選択器41〜44から３ビット構成の
タイミング選択信号で指定し、その立上りに同期して発
生タイミングが決定される。従って、本実施例では、８
種の立上りタイミングの設定が任意に選択可能であり、
基本タイミング信号列（１）〜（４）は、このように発
生タイミングの異る同一の４つのタイミング信号列とし
て提供されたものである。

第３図は第１図の実施例のタイミング信号列（１）の
タイミングチャートであり、この列の場合のスタートパ
ルスの立上りはクロックＡの立上りエッジと同期したタ
イミングで出力される。

第１図において、クロック選択信号発生回路31は出力
としてハイレベルのクロック選択信号を出力し、クロッ
ク信号切替回路21に供給する。

クロック信号切替回路21は、入力したクロック選択信
号と外部から受ける周波数f,周期Ｔの基本クロックから
第３図に示すクロックＡと、クロックＡの極性を反転し
たクロックＢを発生し、基本タイミング発生回路１に供
給する。基本タイミング発生回路１は、クロックＡに同
期したタイミングでスタートパルスを発生しタイミング
信号列（１）を発生する。

次に、次段以降の動作についてタイミング信号列
（２）を代表として採り上げ、本実施例の代表的動作を
説明する。

タイミング信号選択器41は、外部指令によりタイミン
グ信号列（２）の所望の発生タイミングを設定するため
の３ビットデータを発生し、T0からT7までのいずれかの
タイミング信号を選択してその立上りタイミングを指定
し、タイミング選択回路11から上述した立上りタイミン
グに同期したスタートパルスを発生させる。

クロック選択信号発生回路32は、前段のクロック選択
信号発生回路31の出力するクロック選択信号と、タイミ
ング信号選択器41の出力する３ビットデータの最下位ビ
ット（LSB）をセレクトLSBとして入力し、これら入力に
もとづいてクロック信号切替回路22から基本タイミング
発生回路２に供給するクロックA,クロックＢの極性をス
タートパルスの立上りタイミングにもとづいて決定す
る。

このことは、タイミング信号選択回路11によって選択
されたタイミング信号のタイミングにもとづいて生成す
るスタートパルスで基本タイミング発生回路をスタート
させる場合、スタートパルスが基本クロックの立上りエ
ッジに同期した信号であるか、立下りエッジに同期した
信号であるかに応じ、タイミング信号T1を出力するＤ型
フリップフロップのシフトクロック以降の順番を入れ替
えるためのものである。スタート信号が基本クロックの
立上りエッジに同期した信号の場合、タイミング信号T1
を出力するフリップフロップのシフトクロックは、基本
クロックと逆極性にし、スタート信号が基本クロックの
立下りエッジに同期した信号の場合、タイミング信号T1
を出力するフリップフロップのシフトクロックは基本ク
ロックと同極性にすることにより基本周期Ｔの1/2時間
のT/2のタイミングのずれを防止することを目的とする
ものである。

第４図は第１図の実施例のクロック選択信号発生回路
31〜34の回路図であり、２個のANDゲード301,302と、OR
ゲート303と、２個のインバータ304,305を備えて成り、
入力には前段のクロック選択信号発生回路の出力するク
ロック選択信号と、前段のタイミング信号選択器の出力
する３ビットデータの最下位ビットであるセレクトLSB
が供給される。

タイミング信号選択回路11は、タイミング信号選択器
41の出力する３ビット構成の２進データの示す０から８
までの値に応じてT0からT7までのいずれかのタイミング
信号の立上りのタイミングに同期してスタートパルスを
出力する。

クロック選択信号発生回路32は、クロック信号切替回
路21に供給されるクロック選択信号とタイミング信号選
択回路11に供給されるタイミング選択信号の最下位ビッ
トとの組合せでタイミング信号選択回路11に入力するタ
イミング信号列（１）から選択されるタイミング信号
と、このタイミング信号の立上りのタイミングに同期し
て形成されるスタートパルスが、基本クロックの立上り
エッジに同期しているか、立下りエッジに同期している
かを判別することができる。つまり、前段のクロック信
号切替回路21へ入力するクロック選択信号によって前段
の基本タイミング発生回路１のタイミング信号T1を出力
する第２図に示すフリップフロップ回路FF2のクロック
極性が決まり、このタイミング信号から何番目のタイミ
ング信号をスタートパルスのタイミング設定用に選択す
るかをタイミング選択器41の出力するタイミング信号で
設定するが、この設定値が偶数か奇数かによって選択さ
れるタイミング信号の同期クロックがタイミング信号T1
を出力するフリップフロップ回路FF2のクロックと同極
性であるか逆極性であるかがわかる。従って、クロック
選択信号発生器41は、前段のクロック選択信号発生器31
の出力するクロック選択信号と前段のタイミング信号選
択器41の出力する最下位ビットのセレクトLSBの示す0,1
による偶数，奇数情報にもとづいてその段のクロック信
号切替回路22に指定すべきクロックの極性を決定でき
る。

第４図において、仮りにクロック選択信号がハイレベ
ル，セレクトLSBがロウレベルであるとすると、ORゲー
ト303からはハイレベルのクロック選択信号が出力さ
れ、クロック信号切替回路22に供給される。

第５図（Ａ）は第１図の実施例のクロック信号切替回
路21〜24の回路図、第５図（Ｂ）は第５図（Ａ）の入出
力を示す図である。

第５図（Ａ）のクロック信号切替回路21〜24は、イン
バータ201〜203、バッファ204,205を備えて成り、イン
バータ202とバッファ204はインバータ201の出力で動作
のオン・オフをスイッチングされ、インバータ203とバ
ッファ205はクロック選択信号で動作のオン・オフをス
イッチングされる。

いま、クロック選択信号がハイレベルであると、イン
バータ202とバッファ204の動作はオフ状態となり、イン
バータ203のバッファ205がクロック選択信号でオン状態
に制御され、インバータ203からは基本クロックを反転
したものがクロックＡとして出力され、バッファ205か
らは基本クロックそのものがクロックＢとして出力さ
れ、いずれにも基本タイミング発生回路２に供給され
る。このようにしてクロックＡとクロックＢの極性を決
定することにより、基本タイミング発生回路２は、入力
するスタートパルスの立上りのタイミングから遅滞する
ことなくタイミング信号列（２）を出力することがで
き、基本クロックの周期Ｔの1/2の遅延を防止すること
ができる。

第５図（Ｂ）は第５図（Ａ）の動作を表記して示す図
であり、クロック選択信号がＨ（ハイレベル）のとき
は、クロックＡとしては基本クロックの極性を反転した
逆極性基本クロックCLSが、またクロックＢとしては基
本クロックCLKが出力され、クロック選択信号がＬ（ロ
ウレベル）のときは、上述した極性関係が逆転する動作
内容を示している。

こうして、各基本タイミング発生回路から出力するタ
イミング信号列（１）〜（４）のうちタイミング信号列
（２）〜（４）に対しては、タイミング信号列（１）に
対しタイミング信号T1〜T7のいずれかの立上りタイミン
グに対応した時間シフトを任意に設定して、しかもスタ
ートパルスから遅滞することなく発生させることが可能
となる。

〔発明の効果〕

以上説明したように本発明は、基本クロック発生回路
を構成するシフトレジスタのフリップフロップ回路のシ
フトクロック入力に、正極性と逆極性の基本クロックを
各段フリップフロップ回路に交互に入力することによ
り、基本クロックの２倍の周波数を入力とする基本クロ
ック発生回路と同等の時間間隔のタイミングを容易に生
成でき、これによって従来の約1/2程度に消費電力を軽
減できる効果がある。この発明をLSIの設計に用いるこ
とにより、従来の回路方式では消費電力及び最高動作周
波数の制限から実現できなかった細かい時間間隔を基準
とした基本タイミング生成器を製造でき、また従来の1/
2の周波数入力で従来と同等のタイミングが生成できる
ため、その回路の信頼性が大幅に改善される効果があ
る。

【図面の簡単な説明】

第１図は本発明のタイミング信号発生器の一実施例の構
成図、第２図は第１図の実施例の基本タイミング発生回
路１〜４の回路図、第３図は第１図の実施例におけるタ
イミング信号列（１）のタイミングチャート、第４図は
第１図の実施例のクロック選択信号発生回路31〜34の回
路図、第５図（Ａ）は第１図の実施例のクロック信号切
替回路21〜24の回路図、第５図（Ｂ）は第５図（Ａ）の
入出力の論理内容を示す図、第６図は従来のタイミング
信号発生器の基本タイミング発生回路の構成図、第７図
は第５図の基本タイミング発生回路によるタイミング信
号の発生タイミングを説明するためのタイミングチャー
トである。 １〜４……基本タイミング発生回路、21〜24……クロッ
ク信号切替回路、31〜34……クロック選択信号発生回
路、41〜44……タイミング信号選択器、201〜203……イ
ンバータ、204,205……バッファ、301,302……ANDゲー
ト、303……ORゲート、304,305……インバータ、FF1〜F
F8……Ｄ型フリップフロップ回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】周期Ｔの第１のクロックと前記第１のクロ
   ックの極性を反転した第２のクロックを周期T/2で交互
   にシフトクロックとして供給するシフトレジスタで相互
   の間隔がT/2で相続く複数のタイミング信号列を基本タ
   イミング信号として発生する複数の基本タイミング発生
   回路と、前記複数の基本タイミング発生回路のそれぞれ
   の出力する前記タイミング信号列を受けて出力するとと
   もに前記タイミング信号列に含まれる任意のタイミング
   信号の立上りタイミングを選択し前記立上りタイミング
   で次段の前記基本タイミング発生回路の動作開始パルス
   としてのスタートパルスを発生して出力する複数のタイ
   ミング信号選択回路と、周期Ｔの基本クロックを入力し
   て前記第１のクロックおよび第２のクロックを出力する
   とともに前記スタートパルスの立上りタイミングに対応
   して前記第１もしくは第２のクロックのいずれかの立上
   りを合致させて前記スタートパルスの立上りタイミング
   から遅滞なく前記基本タイミング発生回路から前記タイ
   ミング信号列を出力せしめる複数のクロック信号切替回
   路と、外部指令を受けて前記スタートパルスの発生タイ
   ミングを前記タイミング信号列に含まれるタイミング信
   号のいずれかの立上りタイミングとして選択指定するタ
   イミング選択信号を出力する複数のタイミング信号選択
   器と、前記クロック信号切替回路の出力する第１のクロ
   ックおよび第２のクロックの極性を決定するクロック選
   択信号を前記スタートパルスが前記基本クロックの立上
   りエッジに同期したものであるか立下りエッジに同期し
   たものであるかにもとづいて設定する複数のクロック選
   択信号発生回路とを備えて成ることを特徴とするタイミ
   ング信号発生器。
2. 【請求項２】前記クロック選択信号発生回路の発生する
   前記クロック選択信号が、前段のクロック選択信号発生
   回路の出力するクロック選択信号と前段の前記タイミン
   グ信号選択器の出力する前記タイミング選択信号とにも
   とづいて発生することを特徴とする請求項１記載のタイ
   ミング信号発生器。