JP2573297B2 - 電力制御用ディジタルコントローラ - Google Patents
電力制御用ディジタルコントローラInfo
- Publication number
- JP2573297B2 JP2573297B2 JP63095414A JP9541488A JP2573297B2 JP 2573297 B2 JP2573297 B2 JP 2573297B2 JP 63095414 A JP63095414 A JP 63095414A JP 9541488 A JP9541488 A JP 9541488A JP 2573297 B2 JP2573297 B2 JP 2573297B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- central processing
- processing unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は主に高い信頼性が要求される電力制御用ディ
ジタルコントローラの多重化技術に関する。
ジタルコントローラの多重化技術に関する。
(従来の技術) 公共性が高く、巨大かつ複雑な発電プラントをはじめ
とする電力制御システムにおいて、様々な制御装置が稼
動している。高い信頼性が要求され、この信頼性を達成
するために装置または装置を構成するキーコンポーネン
トの多重化が1つの手段として用いられる。但し多重化
と一口に言っても一様ではなくコスト面やシステム,装
置の位置付け動作条件等からリーズナブルな要成とな
り、制御装置ではシングル系から3重系さらにプロセス
計算機システムでは情報処理量の増大によりロードシェ
アスタイルの4重系以上の構成まで様々である。
とする電力制御システムにおいて、様々な制御装置が稼
動している。高い信頼性が要求され、この信頼性を達成
するために装置または装置を構成するキーコンポーネン
トの多重化が1つの手段として用いられる。但し多重化
と一口に言っても一様ではなくコスト面やシステム,装
置の位置付け動作条件等からリーズナブルな要成とな
り、制御装置ではシングル系から3重系さらにプロセス
計算機システムでは情報処理量の増大によりロードシェ
アスタイルの4重系以上の構成まで様々である。
さて本発明のターゲットであるディジタル制御装置の
多重化についてもう少し詳しくみてみると、手動のバッ
クアップがあったり、仮にダウンしてもプラント運転に
重要な影響を与えないことから1重化で構成する装置、
比較的重要で2重化するが全てを2重化する訳でなくダ
ウンすると装置全体が停止してしまう中枢部(例えば演
算制御部)は2重化し他は1重化にする装置、非常に重
要でフォルトトレラスト性を有する3重系構成とし、デ
ィジタル制御では多数決論理、アナログ制御では中間値
を選択し制御する装置等がある。
多重化についてもう少し詳しくみてみると、手動のバッ
クアップがあったり、仮にダウンしてもプラント運転に
重要な影響を与えないことから1重化で構成する装置、
比較的重要で2重化するが全てを2重化する訳でなくダ
ウンすると装置全体が停止してしまう中枢部(例えば演
算制御部)は2重化し他は1重化にする装置、非常に重
要でフォルトトレラスト性を有する3重系構成とし、デ
ィジタル制御では多数決論理、アナログ制御では中間値
を選択し制御する装置等がある。
さらに2重化に関して、誤出力を防ぐため両系独立に
演算しその結果を照合し一致していれば制御出力を行う
DUALタイプと、稼動率向上を目的したり、連続制御に適
するスタンバイ方式のDUPLEXタイプが大別して考えられ
る。
演算しその結果を照合し一致していれば制御出力を行う
DUALタイプと、稼動率向上を目的したり、連続制御に適
するスタンバイ方式のDUPLEXタイプが大別して考えられ
る。
装置に求められる信頼性や動作条件からそれぞれに適
した多重系が採用されるが、多重化されるコンポーネン
トのサポートするハードウェアやソフトウェアは多重化
の考え方が異なるため、それぞれに異なるのが普通であ
る。
した多重系が採用されるが、多重化されるコンポーネン
トのサポートするハードウェアやソフトウェアは多重化
の考え方が異なるため、それぞれに異なるのが普通であ
る。
例えばほぼ同一時刻に多重化されている各コンポーネ
ント系が、同一演算を行う必要があり2重化では互いの
同期でよいが3重化では、3系の同期をとらなければな
らない。そのためのハードウェア,ソフトウェアが異な
る。また2重化でもDUAL方式では照合をするためのハー
ドウェア,サポートするソフトウェアが必要だが、DUPL
EX方式では特に必要としない。
ント系が、同一演算を行う必要があり2重化では互いの
同期でよいが3重化では、3系の同期をとらなければな
らない。そのためのハードウェア,ソフトウェアが異な
る。また2重化でもDUAL方式では照合をするためのハー
ドウェア,サポートするソフトウェアが必要だが、DUPL
EX方式では特に必要としない。
但し、DUPLEX方式では切り換って即制御が続行できる
ようにするため、動作系からの各種データを取り込む機
能が必要である。2重化の照合と3重化の照合では当然
照合するデータの個数も異なり、2重化では一致/不一
致検出に対し3重化では多数決によるデータ採用、また
は中間値の選択という機能が必要になる。さらに相互診
断の対象,方法もそれぞれに異なることになる等が上げ
られる。従って、従来は1重化は特に問題ないが、DUAL
方式をサポートした2重化用コントローラ、DUPLEX方式
をサポートしたコントローラ、3重化専用コントローラ
等に分かれており、保守や取り扱いの面で保守用品種が
増えたり使い勝手が異なるため操作やプログラム言語が
統一されない等問題があった。
ようにするため、動作系からの各種データを取り込む機
能が必要である。2重化の照合と3重化の照合では当然
照合するデータの個数も異なり、2重化では一致/不一
致検出に対し3重化では多数決によるデータ採用、また
は中間値の選択という機能が必要になる。さらに相互診
断の対象,方法もそれぞれに異なることになる等が上げ
られる。従って、従来は1重化は特に問題ないが、DUAL
方式をサポートした2重化用コントローラ、DUPLEX方式
をサポートしたコントローラ、3重化専用コントローラ
等に分かれており、保守や取り扱いの面で保守用品種が
増えたり使い勝手が異なるため操作やプログラム言語が
統一されない等問題があった。
(課題を解決するための手段) 本願発明は、プラントの制御を実行させる複数の動作
モードに応じたロジックが格納されているメモリと、2
重化時に他系の中央演算部と同期をとるともに、自系と
他系の主/従の切換を行うと共に、2重化情報と主/従
情報を出力する2重化同期回路と、3重化時に他系の中
央演算部と同期をとるともに、自系と他系の主/従の切
換を行うと共に、3重化情報と主/従情報を出力する3
重化同期回路と、メモリに格納されている動作モードに
基づき前記2重化同期回路と3重化同期回路を切り換え
を行うスイッチと、メモリに格納されているロジックに
基づき制御データを演算出力する演算部と、入出力コン
トロールモジュールとの同期をとるとともに他系の中央
演算部と各種データ,情報の送受信を行うチャンネルと
からなる中央演算部と、前記中央演算部からの各種デー
タ,情報データに基づいてプラントの実データを入出力
モジュールを介して取り込み中央演算部へ送信したり、
入出力モジュールに中央演算部の制御データを出力する
入出力コントロールモジュールとを備えたことを特徴と
する。
モードに応じたロジックが格納されているメモリと、2
重化時に他系の中央演算部と同期をとるともに、自系と
他系の主/従の切換を行うと共に、2重化情報と主/従
情報を出力する2重化同期回路と、3重化時に他系の中
央演算部と同期をとるともに、自系と他系の主/従の切
換を行うと共に、3重化情報と主/従情報を出力する3
重化同期回路と、メモリに格納されている動作モードに
基づき前記2重化同期回路と3重化同期回路を切り換え
を行うスイッチと、メモリに格納されているロジックに
基づき制御データを演算出力する演算部と、入出力コン
トロールモジュールとの同期をとるとともに他系の中央
演算部と各種データ,情報の送受信を行うチャンネルと
からなる中央演算部と、前記中央演算部からの各種デー
タ,情報データに基づいてプラントの実データを入出力
モジュールを介して取り込み中央演算部へ送信したり、
入出力モジュールに中央演算部の制御データを出力する
入出力コントロールモジュールとを備えたことを特徴と
する。
(作 用) これにより、プログラム言語やツールの標準化,統一
化による使い勝手の向上とさらに保守用品軽減も含めた
保守性の向上が図れる。
化による使い勝手の向上とさらに保守用品軽減も含めた
保守性の向上が図れる。
(実施例) ディジタルコントローラとしてプラント制御用プログ
ラムを格納しこのプログラムに従い演算を実行し、プラ
ントとのインタフェースである入出力モジュールを接続
する中枢部と、入出力モジュールという最低限の機能や
構成は既知のものとして、ここでは多重系を構成しうる
コンポーネントの機能,構成を中心に本発明の実施例を
参照し以下に説明する。
ラムを格納しこのプログラムに従い演算を実行し、プラ
ントとのインタフェースである入出力モジュールを接続
する中枢部と、入出力モジュールという最低限の機能や
構成は既知のものとして、ここでは多重系を構成しうる
コンポーネントの機能,構成を中心に本発明の実施例を
参照し以下に説明する。
第1図にコンポーネント内の機能ブロック図、第2図
に2重系の構成図、第3図に3系統の構成図を示す。
に2重系の構成図、第3図に3系統の構成図を示す。
制御装置の基本構成は中央演算部1、入出力コントロ
ールモジュール2と入出力モジュール18複数個で成り立
つ。
ールモジュール2と入出力モジュール18複数個で成り立
つ。
中央演算部1はμ−プロセッサ3を中心にμ−プロセ
ッサ3のサポートを行うペリフェラルインタフェース4
(例えば割込処理回路DMAコントロール等)、μ−プロ
セッサ3に演算制御を働きかけるOS(基本ソフトウェ
ア)を格納するOS用メモリ5、プラントの制御を実行さ
せるロジックが格納されるアプリケーション用メモリ
7、入出力コントロールモジュール2や多重化された他
の中央演算部1間でデータの送受信を行うシステムバス
チャネル8、2重化時に相手系中央演算部1と同期をと
ったり主系,従系を決定する回路を含む2重化同期回路
9、3重化時に他の2つの中央演算部1と同期をとる3
重化同期回路10と、2重化同期回路9と3重化同期回路
10をその多重化構成に応じて切り換えるスイッチ回路1
2、自身の制御周期の基本となり同期信号の基本信号を
発生する基本クロック発生回路11、多重化に必要なパラ
メータや制御装置の動作を規定するパラメータ、プラン
ト制御ロジックを作成するサポートツール19と、中央演
算部1へサポートツール19で作成したパラメータ,ロジ
ックを伝送するために必要なサポートツール接続インタ
フェース6から成る。
ッサ3のサポートを行うペリフェラルインタフェース4
(例えば割込処理回路DMAコントロール等)、μ−プロ
セッサ3に演算制御を働きかけるOS(基本ソフトウェ
ア)を格納するOS用メモリ5、プラントの制御を実行さ
せるロジックが格納されるアプリケーション用メモリ
7、入出力コントロールモジュール2や多重化された他
の中央演算部1間でデータの送受信を行うシステムバス
チャネル8、2重化時に相手系中央演算部1と同期をと
ったり主系,従系を決定する回路を含む2重化同期回路
9、3重化時に他の2つの中央演算部1と同期をとる3
重化同期回路10と、2重化同期回路9と3重化同期回路
10をその多重化構成に応じて切り換えるスイッチ回路1
2、自身の制御周期の基本となり同期信号の基本信号を
発生する基本クロック発生回路11、多重化に必要なパラ
メータや制御装置の動作を規定するパラメータ、プラン
ト制御ロジックを作成するサポートツール19と、中央演
算部1へサポートツール19で作成したパラメータ,ロジ
ックを伝送するために必要なサポートツール接続インタ
フェース6から成る。
中央演算部1とシステムバスaで接続され、中央演算
部1から多重構成パラメータ,入出力モジュールの実装
情報等を得て、入出力モジュール18のコントロールを行
い出力データを受信して出力,入力データを取り込み送
信する入出力コントロールモジュール2は、μ−プロセ
ッサ13、コントロールロジックを格納しておくメモリ1
4、システムバスチャネル15、入出力バスbにて入出力
モジュールを接続する入出力モジュールバスインタフェ
ース16、2重化時本モジュールも2重化されるが、その
相手との同期をとる2重化同期回路17から成る。
部1から多重構成パラメータ,入出力モジュールの実装
情報等を得て、入出力モジュール18のコントロールを行
い出力データを受信して出力,入力データを取り込み送
信する入出力コントロールモジュール2は、μ−プロセ
ッサ13、コントロールロジックを格納しておくメモリ1
4、システムバスチャネル15、入出力バスbにて入出力
モジュールを接続する入出力モジュールバスインタフェ
ース16、2重化時本モジュールも2重化されるが、その
相手との同期をとる2重化同期回路17から成る。
これら各モジュールの組合せで任意な多重化構成する
手段とその時の挙動を次に示す。
手段とその時の挙動を次に示す。
多重化時の各動作は基本ソフトウェアにてサポートし
ており、どのモードで動作するか知らしめるためにパラ
メータが必要となる。アプリケーション用メモリ7はパ
ラメータ設定エリアと制御ロジックエリアに分かれてい
る。このパラメータは、サイクリックに動作する時間や
入出力モジュールの構成等のパラメータの他に多重化の
パラメータを含む多重化の主パラメータとして1重,2
重,3重があり、2重化の場合副パラメータとして、DUAL
タイプ,DUPLEXタイプがある。これらはサポートツール1
9であらかじめ作成され中央演算部1へ送信される。パ
ラメータ設定がされ、プラント制御動作開始前に、中央
演算部1は多重化パラメータを入出力コントロールモジ
ュール2へもシステムバスa経由で伝送し上位にあたる
中央演算部1の動作とくい違いのない様に指示してお
く。
ており、どのモードで動作するか知らしめるためにパラ
メータが必要となる。アプリケーション用メモリ7はパ
ラメータ設定エリアと制御ロジックエリアに分かれてい
る。このパラメータは、サイクリックに動作する時間や
入出力モジュールの構成等のパラメータの他に多重化の
パラメータを含む多重化の主パラメータとして1重,2
重,3重があり、2重化の場合副パラメータとして、DUAL
タイプ,DUPLEXタイプがある。これらはサポートツール1
9であらかじめ作成され中央演算部1へ送信される。パ
ラメータ設定がされ、プラント制御動作開始前に、中央
演算部1は多重化パラメータを入出力コントロールモジ
ュール2へもシステムバスa経由で伝送し上位にあたる
中央演算部1の動作とくい違いのない様に指示してお
く。
設定が1重化の場合は、中央演算部1、入出力コント
ロールモジュール2とも特に同期をとる挙動はしない。
定められたサイクリック演算周期に基づき入力−演算−
出力−診断をくり返す。
ロールモジュール2とも特に同期をとる挙動はしない。
定められたサイクリック演算周期に基づき入力−演算−
出力−診断をくり返す。
2重化の場合は、中央演算部1はパラメータより2重
であることを判断し、多重化同期回路はスイッチ回路12
に経由で2重化同期回路9を選択しておく。副パラメー
タによりDUALタイプかDUPLEXタイプか判断し、また2重
化同期回路9より主/従のステータスを読み込む。これ
らの情報と他の入出力モージュール構成等のデータを入
出力コントロールモジュール2へシステムバスa経由で
伝送する。
であることを判断し、多重化同期回路はスイッチ回路12
に経由で2重化同期回路9を選択しておく。副パラメー
タによりDUALタイプかDUPLEXタイプか判断し、また2重
化同期回路9より主/従のステータスを読み込む。これ
らの情報と他の入出力モージュール構成等のデータを入
出力コントロールモジュール2へシステムバスa経由で
伝送する。
尚、2重化同期回路9は、自身の基準クロック発生回
路と他系からの2重化同期入力c信号の位相を合わせこ
むフェーズロックループ回路と、主系/従系を決定する
フリップフロップ回路からなる。フェーズロックループ
回路出力は、自身へも取り込み演算周期の基本クロック
として用い、他系へも出力(2重化同期出力e)し、ほ
ぼ同時列に同一動作を促すものである。
路と他系からの2重化同期入力c信号の位相を合わせこ
むフェーズロックループ回路と、主系/従系を決定する
フリップフロップ回路からなる。フェーズロックループ
回路出力は、自身へも取り込み演算周期の基本クロック
として用い、他系へも出力(2重化同期出力e)し、ほ
ぼ同時列に同一動作を促すものである。
2重化時は、プラント制御モードに移行した後2つの
中央演算処理部1間でシステムバスaを介してサイクリ
ック演算周期に一度互いの健全性を確認するため自身の
状態をステータス信号にしてデータの変換を行う。この
事で2重化を維持しているか否かの判断を行う。システ
ムバスa上でデータ伝送渋滞が起きれば相手系はダウン
していることになる。
中央演算処理部1間でシステムバスaを介してサイクリ
ック演算周期に一度互いの健全性を確認するため自身の
状態をステータス信号にしてデータの変換を行う。この
事で2重化を維持しているか否かの判断を行う。システ
ムバスa上でデータ伝送渋滞が起きれば相手系はダウン
していることになる。
また入出力コントロールモジュール2側でも2重化同
期回路17を介して2重化同期信号lの送受をμ−プロセ
ッサ13がコントロールし建全性を確認しあう。DUALタイ
プもDUPLEXタイプも中央演算部1間、入出力コントロー
ルモジュール2間の同期のトリガは、主系側が行う。
期回路17を介して2重化同期信号lの送受をμ−プロセ
ッサ13がコントロールし建全性を確認しあう。DUALタイ
プもDUPLEXタイプも中央演算部1間、入出力コントロー
ルモジュール2間の同期のトリガは、主系側が行う。
DUALタイプが設定された時、出力データの一致,不一
致の判定は入出力モジュール2側で行う。両系の中央演
算部1からの出力データをシステムバスa経由で受信す
ると、2重化同期回路17を介して同期をとった後入出力
モジュール18へ出力する前に主系の入出力コントロール
モジュール2が入出力バスb上へデータを乗せ、従系の
入出力コントロールモジュール2の入出力バスb上のデ
ータを取り込み自身のデータと照合する。
致の判定は入出力モジュール2側で行う。両系の中央演
算部1からの出力データをシステムバスa経由で受信す
ると、2重化同期回路17を介して同期をとった後入出力
モジュール18へ出力する前に主系の入出力コントロール
モジュール2が入出力バスb上へデータを乗せ、従系の
入出力コントロールモジュール2の入出力バスb上のデ
ータを取り込み自身のデータと照合する。
一致または不一致の判定結果を2重化同期回路17経由
で主系の入出力コントロールモジュール2へ送信する。
もし不一致なら入出力モジュール18へデータを書き込む
事を主系の入出力コントロールモジュール2は禁止す
る。さらに両系の入出力コントロールモジュール2より
中央演算部1へシステムバスa経由で通報する。一致時
には入出力モジュール18へアクセスする。
で主系の入出力コントロールモジュール2へ送信する。
もし不一致なら入出力モジュール18へデータを書き込む
事を主系の入出力コントロールモジュール2は禁止す
る。さらに両系の入出力コントロールモジュール2より
中央演算部1へシステムバスa経由で通報する。一致時
には入出力モジュール18へアクセスする。
DUPLEXタイプ時は入出力コントロールモジュール2間
でのデータ照合は行なわない。または行なったとしても
主系の入出力コントロールモジュール2のデータが入出
力モジュール18へ書き込まれる。尚入出力バスは1重の
ため2重化同期回路の入出力コントロール信号kにより
入出力コントロールが実行されるが、主系が主導権を有
する。
でのデータ照合は行なわない。または行なったとしても
主系の入出力コントロールモジュール2のデータが入出
力モジュール18へ書き込まれる。尚入出力バスは1重の
ため2重化同期回路の入出力コントロール信号kにより
入出力コントロールが実行されるが、主系が主導権を有
する。
3重化の場合は、中央演算部1はパラメータより3重
であることを判断し、多重化回路はスイッチ回路12経由
で3重化同期回路を選択する。3重化同期回路は、自系
の基準クロックと他2系からの3重化同期信号g,hの位
相を合わせるフェースロークループ回路であり位相のと
られた3重化同期出力i,jが他2系へ出力される。各系
の中央演算部1で行なわれ、各系ともほぼ同時列に同一
演算を実行することができる。入出力コントロールモジ
ュール2は、1つの中央演算部1に接続され基本的に1
重化と同じ動作となる。
であることを判断し、多重化回路はスイッチ回路12経由
で3重化同期回路を選択する。3重化同期回路は、自系
の基準クロックと他2系からの3重化同期信号g,hの位
相を合わせるフェースロークループ回路であり位相のと
られた3重化同期出力i,jが他2系へ出力される。各系
の中央演算部1で行なわれ、各系ともほぼ同時列に同一
演算を実行することができる。入出力コントロールモジ
ュール2は、1つの中央演算部1に接続され基本的に1
重化と同じ動作となる。
3重化の場合主系,従系という概念はなく、各系間は
システムバスaで接続され、プラント制御モード時、入
力値演算結果を互いに交換し合い、ディジタル値なら多
数決論理・演算、アナログ量なら中間値を選択する演算
を実行する。各系からの演算結果は入出力モジュール18
から制御出力mが外部の出力ポータ20経由でプラントへ
出力される。(プラント出力n)、尚プラント入力oは
各系の入出力モジュール18へ接続される。
システムバスaで接続され、プラント制御モード時、入
力値演算結果を互いに交換し合い、ディジタル値なら多
数決論理・演算、アナログ量なら中間値を選択する演算
を実行する。各系からの演算結果は入出力モジュール18
から制御出力mが外部の出力ポータ20経由でプラントへ
出力される。(プラント出力n)、尚プラント入力oは
各系の入出力モジュール18へ接続される。
以上説明してきたように異なる挙動をコントロールす
る手段と、選択するハードウェアおよび手段を有するこ
とで同一モジュールで各種多重化が構成できる。
る手段と、選択するハードウェアおよび手段を有するこ
とで同一モジュールで各種多重化が構成できる。
本発明によりプラント内各種制御装置に対し、その信
頼度要求に応える構成を同一モジュールで実現できるこ
とにより、言語やサポートツールの統一化,標準化、モ
ジュールの操作方法の統一等使い易さ,わかりやすさを
得ることができ、保守用品の削減にも役立ち保守の容易
性をはかることができる。
頼度要求に応える構成を同一モジュールで実現できるこ
とにより、言語やサポートツールの統一化,標準化、モ
ジュールの操作方法の統一等使い易さ,わかりやすさを
得ることができ、保守用品の削減にも役立ち保守の容易
性をはかることができる。
第1図はコンポーネント,モジュールの基本機能ブロッ
ク、愛2図はこのモジュールを用いて2重系を構成した
時の構成および信号配線の様子を示したブロック図、第
3図は同じく3重系を構成したブロック図である。 1……中央演算部 2……入出力コントロールモジュール 3……μ−プロセッサ 4……ペリフェラルインタフェース 5……OS用メモリ 6……サポートツール接続インタフェース 7……アプリケーション用メモリ 8……システムバスチャネル 9……2重化同期回路 10……3重化同期回路 11……基準クロック発生回路 12……スイッチ回路 13……入出力コントロールモジュール用μ−プロセッサ 14……入出力コントロールモジュール用メモリ 15……入出力コントロールモジュール用システムバスチ
ャネル 16……入出力モジュールバスインタフェース 17……入出力コントロールモジュール間2重化同期回路 18……入出力モジュール 19……サポートウール 20……出力ポータ a……システムバス b……入出力バス c……相手系からの2重化同期入力 d……相手系からの主/従切換入力 e……自系からの2重換同期出力 f……自系からの主/従切換出力 g……相手系1からの3重化同期入力 h……相手系2からの3重化同期入力 i……相手系1への3重化同期出力 j……相手系2への3重化同期出力 k……入出力バスコントロール信号 l……入出力コントロールモジュール間2重化同期信号 m……制御出力 n……プラント出力 o……プラント入力
ク、愛2図はこのモジュールを用いて2重系を構成した
時の構成および信号配線の様子を示したブロック図、第
3図は同じく3重系を構成したブロック図である。 1……中央演算部 2……入出力コントロールモジュール 3……μ−プロセッサ 4……ペリフェラルインタフェース 5……OS用メモリ 6……サポートツール接続インタフェース 7……アプリケーション用メモリ 8……システムバスチャネル 9……2重化同期回路 10……3重化同期回路 11……基準クロック発生回路 12……スイッチ回路 13……入出力コントロールモジュール用μ−プロセッサ 14……入出力コントロールモジュール用メモリ 15……入出力コントロールモジュール用システムバスチ
ャネル 16……入出力モジュールバスインタフェース 17……入出力コントロールモジュール間2重化同期回路 18……入出力モジュール 19……サポートウール 20……出力ポータ a……システムバス b……入出力バス c……相手系からの2重化同期入力 d……相手系からの主/従切換入力 e……自系からの2重換同期出力 f……自系からの主/従切換出力 g……相手系1からの3重化同期入力 h……相手系2からの3重化同期入力 i……相手系1への3重化同期出力 j……相手系2への3重化同期出力 k……入出力バスコントロール信号 l……入出力コントロールモジュール間2重化同期信号 m……制御出力 n……プラント出力 o……プラント入力
Claims (1)
- 【請求項1】プラントの制御を実行させる複数の動作モ
ードに応じたロジックが格納されているメモリと、2重
化時に他系の中央演算部と同期をとるともに、自系と他
系の主/従の切換を行うと共に、2重化情報と主/従情
報を出力する2重化同期回路と、3重化時に他系の中央
演算部と同期をとるともに、自系と他系の主/従の切換
を行うと共に、3重化情報と主/従情報を出力する3重
化同期回路と前記メモリに格納されている動作モードに
基づき前記2重化同期回路と、3重化同期回路を切り換
えを行うスイッチと、前記メモリに格納されているロジ
ックに基づき制御データを演算出力する演算部と、入出
力コントロールモジュールとの同期をとるとともに他系
の中央演算部と各種データ,情報の送受信を行うチャン
ネルとから構成されるなる中央演算部と、前記中央演算
部からの各種データ,情報データに基づいてプラントの
実データを入出力モジュールを介して取り込み前記中央
演算部へ送信したり、入出力モジュールに前記中央演算
部の制御データを出力する入出力コントロールモジュー
ルとを備えたことを特徴とする電力制御用ディジタルコ
ントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63095414A JP2573297B2 (ja) | 1988-04-20 | 1988-04-20 | 電力制御用ディジタルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63095414A JP2573297B2 (ja) | 1988-04-20 | 1988-04-20 | 電力制御用ディジタルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01267701A JPH01267701A (ja) | 1989-10-25 |
JP2573297B2 true JP2573297B2 (ja) | 1997-01-22 |
Family
ID=14137023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63095414A Expired - Lifetime JP2573297B2 (ja) | 1988-04-20 | 1988-04-20 | 電力制御用ディジタルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2573297B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424968B2 (ja) * | 1993-12-24 | 2003-07-07 | 三菱電機株式会社 | 計算機システム及びプロセッサチップ及び障害復旧方法 |
JPH0934736A (ja) * | 1995-07-19 | 1997-02-07 | Nec Corp | 動作切替えコントローラ |
JPH11143729A (ja) | 1997-11-07 | 1999-05-28 | Nec Corp | フォールトトレラントコンピュータ |
US7292896B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
JP4731364B2 (ja) * | 2000-04-28 | 2011-07-20 | 株式会社日立製作所 | 多重化制御システム及びその多重化方法 |
US7292897B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4861886A (ja) * | 1971-12-02 | 1973-08-29 | ||
JPS58168102A (ja) * | 1982-03-29 | 1983-10-04 | Yokogawa Hokushin Electric Corp | プロセス制御装置 |
JPS62295102A (ja) * | 1986-06-16 | 1987-12-22 | Toshiba Corp | 多重化コントロ−ラ用出力選別論理回路 |
JPS63177202A (ja) * | 1987-01-19 | 1988-07-21 | Hitachi Ltd | 多重化制御装置のデ−タ転送装置 |
-
1988
- 1988-04-20 JP JP63095414A patent/JP2573297B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01267701A (ja) | 1989-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110361979B (zh) | 一种铁路信号领域的安全计算机平台 | |
US4497059A (en) | Multi-channel redundant processing systems | |
CN110376876B (zh) | 一种双系同步的安全计算机平台 | |
JPH04293338A (ja) | 通信システム | |
JP2573297B2 (ja) | 電力制御用ディジタルコントローラ | |
CN117573609B (zh) | 一种具有冗余功能的片上***及其控制方法 | |
CN109306875A (zh) | 一种汽轮机deh双控制器同步热备冗余切换装置及方法 | |
US5325307A (en) | Synchronized operation system for numerical control apparatus | |
JPH0795132A (ja) | 冗長系伝送路運用方式 | |
CN116490829A (zh) | 用于控制具有控制冗余的自动化***的方法以及自动化*** | |
JPS62187901A (ja) | 2重化コントロ−ラの制御方法 | |
JPH04287458A (ja) | シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置 | |
US6516419B1 (en) | Network synchronization method and non-break clock switching method in extended bus connection system | |
JPH0736720A (ja) | 二重化コンピュータ装置 | |
RU51248U1 (ru) | Устройство сопряжения корабельной системы управления с источниками и потребителями информации | |
JPH08241286A (ja) | マルチ情報処理システムのクロック同期化システム | |
JPH0635739A (ja) | 切替制御方式 | |
JP2776417B2 (ja) | 多重化クロック分配方式 | |
JPH0799516B2 (ja) | 計算機制御装置の多重系制御方法 | |
JPH08106301A (ja) | プラントプロセス制御システム | |
JP2000138679A (ja) | 分散制御システムにおける複数制御装置間の同期制御方法 | |
KR100395216B1 (ko) | 버스 시스템의 시스템 동기 장치 및 그 방법 | |
JPH0447338A (ja) | 待機冗長形演算制御システムの同期化方法 | |
JPH07168603A (ja) | 多重化制御装置 | |
SU1365090A2 (ru) | Устройство дл сопр жени микроЭВМ с общей магистралью |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |