JP2570179B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2570179B2 JP2570179B2 JP6134883A JP13488394A JP2570179B2 JP 2570179 B2 JP2570179 B2 JP 2570179B2 JP 6134883 A JP6134883 A JP 6134883A JP 13488394 A JP13488394 A JP 13488394A JP 2570179 B2 JP2570179 B2 JP 2570179B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- silicon
- film
- gate electrode
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 38
- 239000010941 cobalt Substances 0.000 claims description 35
- 229910017052 cobalt Inorganic materials 0.000 claims description 35
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 35
- 239000010936 titanium Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 20
- 239000003302 ferromagnetic material Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 239000002907 paramagnetic material Substances 0.000 claims description 7
- 239000002885 antiferromagnetic material Substances 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000005298 paramagnetic effect Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 5
- 239000012212 insulator Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 230000005291 magnetic effect Effects 0.000 description 10
- 229910021341 titanium silicide Inorganic materials 0.000 description 6
- 229910020517 Co—Ti Inorganic materials 0.000 description 5
- 229910020515 Co—W Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- -1 however Chemical compound 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
Description
製造方法に関し、特に、配線や拡散層の層抵抗を低減化
するためのシリサイド膜の形成方法に関するものであ
る。
に伴って、配線の薄膜化と狭小化が進められ、また拡散
層が浅く形成されるようになってきている。これらの傾
向により、必然的に配線、拡散層の高抵抗化がもたらさ
れ、S/Nの劣化や回路動作の遅延が問題となってきて
いる。この配線や拡散層の層抵抗を低減化する手法とし
て、多結晶シリコン膜上や拡散層上にシリサイド膜を形
成する方法がある。
サリサイド(self aligned silicide)と呼ばれるチタン
シリサイドを用いる技術が実用化されている。このサリ
サイド構造のトランジスタは次のように製作される。ま
ず、LDD(lightly doped drain)構造のトランジスタ
を形成し、その後、ソース・ドレイン領域および多結晶
シリコンからなるゲート電極の表面を露出させた状態で
スパッタ法によりチタン(Ti)を堆積し、ランプアニ
ーラ等により熱処理を行ってシリコン(Si)とチタン
とを反応させ、拡散層、ゲート電極上に自己整合的にチ
タンシリサイド膜を形成する。未反応のチタン(または
窒化チタン)をエッチング除去し、さらに低抵抗化のた
めの熱処理を行う。この種サリサイド構造のトランジス
タの製造方法については、例えば、1983年IEDM
予稿集、518頁記載の村尾他の論文;A HIGH PERFORM
ANCE CMOSWITH Ti-SILICIDED P/N-TYPE POLY-Si GATES
に記載されている。
ド化技術では、シリサイド膜が薄膜化されたときにシリ
サイド表面の凹凸が大きくなってしまうという問題が起
こる。この原因は以下のように考えられている。チタン
とシリコンが反応しシリサイドをつくる際には、シリコ
ンがチタン中に拡散しながらチタンシリサイドを形成す
るが、このとき、シリコンの拡散がシリコン表面上で不
均一に起こるために表面に凹凸が発生する。このシリサ
イド膜表面の凹凸は、結果的に配線抵抗を増大させるた
め好ましくない。
し、シリサイド表面を平滑にする方法として、他のシリ
サイド化可能な金属膜を併用することが考えられてい
る。これは、図5に示すように、p型シリコン基板10
1上にゲート酸化膜104を介して多結晶シリコンゲー
ト電極105とその側面を覆うサイドウォール107と
を形成し、シリコン基板表面にLDD構造の拡散層10
6を形成した後、まず、チタン層112をスパッタ法に
より形成し続いて同じくスパッタ法によりコバルト(C
o)層113を形成する。この場合、コバルト層113
が下層となるようにしてもよい。その後、熱処理を行っ
て、チタンシリサイドとコバルトシリサイドの混合層を
形成する。
とコバルトのシリサイド化とが並行して行われるが、こ
こで、コバルトの場合は、チタンの場合とは逆にコバル
トがシリコン中に拡散してコバルトシリサイドを形成す
る。このため、チタンとコバルトのシリコンとの反応が
バランスしあって平滑なシリサイド表面が形成されると
考えられている。
トとチタンを積層させる方法では、安定したコバルト膜
が成膜できないという欠点がある。それは、コバルトが
強磁性体であるからである。通常、金属はマグネトロン
・スパッタ法で被着されるが、コバルトの場合は、強磁
性体であるため、図6(a)に示されるように、スパッ
タ装置内の磁極202による磁場B1 がコバルトターゲ
ット201による誘起磁場B2 によって弱められるとと
もにターゲット上の磁場が不均一になる。スパッタ量
は、ターゲットに加わる磁場の強度によって決定される
ため、図6(b)に示されるように、基板203上に形
成されるコバルト膜204の膜厚は不均一となる。その
結果、上述の先行例では、面内の膜厚の均一性を確保す
ることができなくなるとともにチタンシリサイドとコバ
ルトシリサイドとの混合比の均一性が保証されないこと
になる。
バルト膜とをそれぞれ独立に成膜しているため、ウェハ
間で膜厚比に差が生じやすい。そのため、混合シリサイ
ドの成分比の再現性が低く安定した特性のシリサイド膜
を得ることが困難であった。本発明は、上記の点に鑑み
てなされたものであって、その目的とするところは、第
1に、強磁性体を含む膜を均一の膜厚に形成しうるよう
にすることであり、第2に、複数の金属材料からなる膜
を安定した成分比に形成できるようにすることである。
そして、これらを達成することにより、膜厚が均一で、
かつ、成分比が安定した混合シリサイド膜を形成しうる
ようにしようとするものである。
に、本発明によれば、(1)表面が露出された単結晶シ
リコン拡散領域および/または表面が露出された多結晶
シリコン膜を有する半導体基板上に、スパッタ法により
所定の組成の金属膜を形成する工程と、(2)熱処理を
施してシリコンと前記所定の組成の金属とを反応させて
シリサイド膜を形成する工程と、を備え、前記(1)の
工程におけるスパッタリングが、コバルト(Co)、ニ
ッケル(Ni)等の強磁性体材料に、モリブデン(M
o)、タングステン(W)等の半強磁性体、あるいはチ
タン(Ti)、ジルコニウム(Zr)、ハフニウム(H
f)、タンタル(Ta)等の常磁性体でシリコンと反応
してシリサイドを形成する材料の1乃至複数種が添加さ
れた材料からなるターゲットを用いて行われることを特
徴とする半導体集積回路装置の製造方法、が提供され
る。
モリブデン、タングステンのような反強磁性体、あるい
はチタン、ジルコニウム、ハフニウム、タンタルのよう
な常磁性体が添加されるとコバルトあるいはニッケルの
磁化率は低下する。すなわち、図4に示されるように、
コバルト中にチタンを添加すると、コバルトの磁化率は
添加チタン量の増加とともに減少する。したがって、こ
のようなターゲットを用いるとマグネトロン・スパッタ
装置のマグネットからターゲットに印加される磁場をさ
ほど弱めることなく強磁性体であるコバルトあるいはニ
ッケルをスパッタすることが可能になり、強磁性体を含
む膜を均一の膜厚に形成することができるようになる。
そのため、コバルトあるいはニッケルを成分とするシリ
サイドを均一な成分比で均一な膜厚に形成することが可
能になる。
ーゲットの成分比によって決められるため、常に一定の
成分比の金属膜を成膜することが可能となり、したがっ
て、混合シリサイド膜の成分比の再現性を高めることが
できる。なお、強磁性体材料に添加される反強磁性体お
よび/または常磁性体材料は、10〜90アトミック%
の範囲が適切である。10%以下では比抵抗の増大が問
題となり、また、90%以上では、コバルト等を用いた
ことによる表面平滑化効果が減殺されるからである。
て説明する。 [第1の実施例]図1(a)、(b)、図2(a)〜
(c)は、本発明の第1の実施例を説明するための工程
順断面図であって、本実施例は、サリサイド・プロセス
を用いるMOS型半導体集積回路装置の製造工程に本発
明を適用したものである。まず、図1(a)に示すよう
に、比抵抗0.1Ω・cmのp型シリコン基板101上
の不活性領域にチャネルストッパ102と膜厚500n
mのフィールド酸化膜103とを形成して、活性領域を
区画する。フィールド酸化膜103に囲まれた活性領域
内に膜厚10nmのゲート酸化膜104を形成しその上
に多結晶シリコンゲート電極105を形成した後、この
ゲート電極とフィールド酸化膜103をマスクにリンイ
オンを40keV、1E13cm-2の条件で注入してn
- 型拡散層106aを形成する。しかる後、CVD法に
より膜厚約100nmのシリコン酸化膜107aを被着
する〔図1(a)〕。
ゲート電極105の側壁部分以外のシリコン酸化膜10
7aを除去して、サイドウォール107を形成する。こ
の異方性のドライエッチングにより、シリコン多結晶ゲ
ート電極105の表面およびn- 型拡散層106aの表
面の一部は露出される。その後、ヒ素イオンを50ke
V、2E16cm-2の条件で注入して、n+ 型拡散層1
06bを形成する〔図1(b)〕。以下の図では、n-
型拡散層106aとn+ 型拡散層106bとを合わせ
て、LDDn型拡散層106として示す。
チタンを80%の割合で含むスパッタ・ターゲットを用
いて、マグネトロン・スパッタ法により、Co−Ti膜
108を膜厚50nmに形成する〔図2(a)〕。その
後、窒素雰囲気中で700℃のアニールを行って、ゲー
ト電極105およびLDDn型拡散層106の表面に、
コバルトシリサイドとチタンシリサイドとが混在した膜
厚が40〜50nmのCoシリサイド−Tiシリサイド
混合層109を形成する〔図2(b)〕。この時、Co
−Ti層108のシリサイド化されなかった部分は、未
反応Co−Ti層108aとして残る。
ると、未反応Co−Ti層108aのみが除去され、多
結晶シリコンゲート電極105上およびLDDn型拡散
層106上に形成されたCoシリサイド−Tiシリサイ
ド混合層109は除去されずに残る〔図2(c)〕。
ールにより、Coシリサイド−Tiシリサイド混合層1
09の低抵抗化処理を行う。図2(c)の工程終了後
は、通常のMOS集積回路装置の場合と同様に、層間絶
縁膜を堆積し、コンタクト孔を開孔しアルミニウムによ
る電極配線を形成することにより、本実施例による半導
体集積回路装置の製造工程が完了する。
本発明の第2の実施例を示す工程順断面図である。本実
施例においても、図1(a)、(b)に示す段階まで
は、第1の実施例の場合とほぼ同様の工程で作られる。
その後、本実施例の場合には、アトミック%でコバルト
40%、タングステン(W)60%の混合比で混合され
たターゲットを用い、マグネトロン・スパッタ法によ
り、Co−W層110を膜厚50nm程度に堆積する
〔図3(a)〕。
ルを行って、露出しているシリコンの表面上に、コバル
トシリサイドとタングステンシリサイドとが混在した膜
厚が40〜50nmのCoシリサイド−Wシリサイド混
合層111を形成する。このこの熱処理工程において、
シリサイド化されなかったCo−W層110をアクティ
ブイオンエッチングにより除去すると、多結晶シリコン
ゲート電極105上およびLDDn型拡散層106上に
のみCoシリサイド−Wシリサイド混合層111が形成
される〔図3(b)〕。その後、800〜900℃で熱
処理を行ってCoシリサイド−Wシリサイド混合層11
1の低抵抗化を図り、その後常法により、層間絶縁膜の
形成、コンタクトホールの形成、電極配線の形成を行っ
て、本実施例による半導体装置の製造を完了する。
本発明は上記実施例に限定されるものではなく、本願発
明の要旨を変更しない範囲内において各種の変更が可能
である。例えば、実施例では、強磁性体であるコバルト
中に常磁性体であるチタン、あるいは反強磁性体である
Wを混合させたスパッタ・ターゲットを使用していた
が、材料の組合せはこれに限定されるものではなく、他
に、強磁性体材料としてニッケル(Ni)、反強磁性体
としてモリブデン(Mo)、常磁性材料としてジルコニ
ウム(Zr)、ハフニウム(Hf)、タンタル(Ta)
等のシリコンと反応してシリサイドを形成しうる材料を
用いることができる。また、本発明は、MOS型半導体
集積回路に有利に適用されるがこれに限定されるもので
はなく、バイポーラ型集積回路やBi−CMOS型集積
回路装置等にも適用が可能なものである。
体集積回路装置の製造方法は、強磁性体材料に反強磁性
乃至常磁性の材料を添加したターゲットを用いて、シリ
サイド化のための金属をスパッタするものであるので、
本発明によれば、強磁性体材料を含む金属膜を均一の厚
さに形成することができるようになる。したがって、本
発明によれば、組成が一定でかつ均一の厚さの混合シリ
サイド膜を形成することができるようになる。また、所
望の混合比のターゲットを用いることにより、常に一定
の組成比の金属膜を形成することができるようになり、
シリサイドの混合比の再現性を高めることができる。
めの工程順断面図の一部。
造方法を説明するための工程順断面図の一部。
めの工程順断面図。
磁化率の関係を示すグラフ。
断面図。
面図。
Claims (5)
- 【請求項1】 (1)表面が露出された単結晶シリコン
拡散領域および/または表面が露出された多結晶シリコ
ン膜を有する半導体基板上に、スパッタ法により所定の
組成の金属膜を形成する工程と、 (2)熱処理を施してシリコンと前記所定の組成の金属
とを反応させてシリサイド膜を形成する工程と、を備
え、前記(1)の工程におけるスパッタリングが、コバ
ルト(Co)、ニッケル(Ni)等の強磁性体材料に、
モリブデン(Mo)、タングステン(W)等の反強磁性
体、あるいはチタン(Ti)、ジルコニウム(Zr)、
ハフニウム(Hf)、タンタル(Ta)等の常磁性体で
シリコンと反応してシリサイドを形成する材料の1乃至
複数種が添加された材料からなるターゲットを用いて行
われることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項2】 (1)シリコンからなる半導体基板上に
ゲート絶縁膜を介して多結晶シリコンからなるゲート電
極を形成し、該ゲート電極をマスクとして前記半導体基
板の表面に不純物をドープして低不純物濃度の拡散層を
形成する工程と、 (2)前記ゲート電極の側面に絶縁物からなるサイドウ
ォールを形成し、前記ゲート電極と前記サイドウォール
とをマスクとして前記半導体基板の表面に不純物をドー
プして高不純物濃度の拡散層を形成する工程と、 (3)前記高不純物濃度の拡散層および前記ゲート電極
の表面が露出された状態で半導体基板上全面に、スパッ
タ法により所定の組成の金属膜を形成する工程と、 (4)熱処理を施してシリコンと前記所定の組成の金属
とを反応させてシリサイド膜を形成する工程と、を備
え、前記(3)の工程におけるスパッタリングが、コバ
ルト(Co)、ニッケル(Ni)等の強磁性体材料に、
モリブデン(Mo)、タングステン(W)等の半強磁性
体、あるいはチタン(Ti)、ジルコニウム(Zr)、
ハフニウム(Hf)、タンタル(Ta)等の常磁性体で
シリコンと反応してシリサイドを形成する材料の1乃至
複数種が添加された材料からなるターゲットを用いて行
われることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項3】 前記スパッタ法がマグネトロン・スパッ
タ法であることを特徴とする請求項1または2記載の半
導体集積回路装置の製造方法。 - 【請求項4】 前記ターゲットが、強磁性体材料に10
〜90アトミック%の反強磁性体および/または常磁性
体材料が添加されたものであることを特徴とする請求項
1または2記載の半導体集積回路装置の製造方法。 - 【請求項5】 前記熱処理が、ランプアニーラにおいて
行われることを特徴とする請求項1または2記載の半導
体集積回路装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6134883A JP2570179B2 (ja) | 1994-05-26 | 1994-05-26 | 半導体集積回路装置の製造方法 |
KR1019950013115A KR950034592A (ko) | 1994-05-26 | 1995-05-25 | 실리사이드막을 갖는 반도체 집적 회로 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6134883A JP2570179B2 (ja) | 1994-05-26 | 1994-05-26 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07321069A JPH07321069A (ja) | 1995-12-08 |
JP2570179B2 true JP2570179B2 (ja) | 1997-01-08 |
Family
ID=15138742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6134883A Expired - Fee Related JP2570179B2 (ja) | 1994-05-26 | 1994-05-26 | 半導体集積回路装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2570179B2 (ja) |
KR (1) | KR950034592A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100329749B1 (ko) * | 1995-12-23 | 2002-11-13 | 주식회사 하이닉스반도체 | 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법 |
KR100400288B1 (ko) * | 1996-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
US6693001B2 (en) | 1997-03-14 | 2004-02-17 | Renesas Technology Corporation | Process for producing semiconductor integrated circuit device |
US6022801A (en) | 1998-02-18 | 2000-02-08 | International Business Machines Corporation | Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film |
US6384478B1 (en) | 1998-05-06 | 2002-05-07 | Conexant Systems, Inc. | Leadframe having a paddle with an isolated area |
US6335564B1 (en) * | 1998-05-06 | 2002-01-01 | Conexant Systems, Inc. | Single Paddle having a semiconductor device and a passive electronic component |
FR2793888B1 (fr) * | 1999-05-20 | 2002-06-28 | Saint Gobain Vitrage | Dispositif electrochimique |
JP4680433B2 (ja) * | 2001-07-04 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | コンタクト形成方法、及び半導体装置の製造方法 |
US7183182B2 (en) * | 2003-09-24 | 2007-02-27 | International Business Machines Corporation | Method and apparatus for fabricating CMOS field effect transistors |
-
1994
- 1994-05-26 JP JP6134883A patent/JP2570179B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-25 KR KR1019950013115A patent/KR950034592A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH07321069A (ja) | 1995-12-08 |
KR950034592A (ko) | 1995-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5027185A (en) | Polycide gate FET with salicide | |
JPH09153616A (ja) | 半導体装置およびその製造方法 | |
US5682052A (en) | Method for forming isolated intra-polycrystalline silicon structure | |
JP2570179B2 (ja) | 半導体集積回路装置の製造方法 | |
US20060130746A1 (en) | Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide | |
US20080176399A1 (en) | Metallic silicide forming method and method of manufacturing semiconductor device | |
JPH07283168A (ja) | 半導体装置およびその製造方法 | |
JPH05243555A (ja) | 半導体装置及びその製造方法 | |
JPH05218410A (ja) | 半導体装置およびその製造方法 | |
JPH09320990A (ja) | 半導体装置の製造方法 | |
JP2930042B2 (ja) | 半導体装置の製造方法 | |
JP3003796B2 (ja) | Mos型半導体装置の製造方法 | |
JP3376158B2 (ja) | 半導体装置の製造方法 | |
JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
JP3185235B2 (ja) | 半導体装置の製造方法 | |
JP2900897B2 (ja) | 半導体装置の製造方法 | |
JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
EP0921560A2 (en) | Self-aligned contact | |
JPH0878358A (ja) | 半導体装置の製造方法 | |
JP2827881B2 (ja) | 半導体装置の製造方法 | |
JPH05136398A (ja) | 半導体装置の製造方法 | |
JP3033521B2 (ja) | 半導体装置及びその製造方法 | |
JP3334692B2 (ja) | 半導体装置の製造方法 | |
KR0167667B1 (ko) | 반도체 제조방법 | |
JPS63300566A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |