JP2568698B2 - バス制御方式 - Google Patents

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 I.実施例と第１図との対応関係 II.実施例の構成及び動作 発明の効果 〔概 要〕 相補形MOSを用いてバスを介したデータの入出力を行
うようにしたバス制御方式に関し、 消費電力の増大の防止と発熱による素子の劣化の防止
を目的とし、 バスを介して供給されるデータを相補形MOSによって
受け取るデータ受信手段と、それぞれに供給される駆動
信号に応じて、バスにデータの送出を行う複数の第１バ
スドライバと、複数の駆動信号の全てが未供給であるこ
とを判定する判定手段と、判定手段の判定結果に基づい
て、複数の駆動信号の全てが未供給であるときに、バス
にデータの送出を行う第２バスドライバとを備えるよう
に構成する。

また、複数のバスドライバからバスへデータを送出す
るに際して、一時には、１つのバスドライバを駆動さ
せ、且つ常にいずれかのバスドライバが駆動されている
ようにすると共に、先に駆動されているバスドライバと
該バスドライバに続いて駆動されるバスドライバとに駆
動信号を重複して供給される時間を除くように構成し
た。

〔産業上の利用分野〕

本発明は、相補形MOS（以後CMOSと称する）を用いて
バスを介したデータの入出力を行うようにしたバス制御
方式に関するものである。

〔従来の技術〕

CMOSは、ｐチャネル型とｎチャネル型のMOSFETを組み
合わせた構成を有しており、電力消費が極めて少ない、
動作電圧範囲が広い等、従来の論理素子と異なる優れた
特徴を有しており、TTLと共に汎用されている。

第４図に、CMOSを用いて構成したディジタル信号処理
プロセッサ（以後DSP）の構成を示す。

図において、DSP411は、加算及び乗算等の演算を行う
処理実行部（以後ALUと称する）421と、実行プログラム
やデータを保持するROM431と、実行データを格納するRA
M441と、DSP411の外部とデータのやりとりを行うレジス
タ451,461と、内部バスにデータを送出するバスドライ
バ471とを備えており、各構成部は内部バスによって接
続されている。

このようなDSP411において、ALU421等が内部バスを介
して他の構成部にデータを送る場合、ALU421内部の出力
レジスタにデータをセットし、その後CMOSで構成された
バスドライバ471を駆動して内部バスへのデータ送出を
行う。また、このようにして内部バスに送出されたデー
タを受け取る側（例えばRAM441）は、内部にCMOSインバ
ータ等を有する入力レジスタでデータを受け取る。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、内部バスで
のデータの衝突を避けるために、データを送出しないバ
スドライバ471の出力端をハイインピーダンス状態にし
てバスの開放を行っている。そのため、全てのバスドラ
イバ471が内部バスにデータを送出しない状態が生じる
と、データ受信側のCMOSインバータ等の入力端がハイイ
ンピーダンス状態（開放状態）になってしまう。

第５図に、CMOSインバータの構成及び入出力の関係を
示す。同図に示すように、CMOSインバータはpMOSFETとn
MOSFETとを対にして接続した構成を有しており、入力の
論理が“0"である場合にはpMOSFETがオン状態になるた
め、出力の論理は“1"となる（同図（ａ））。反対に、
入力の論理が“1"である場合にはnMOSFETがオン状態に
なるため、出力の論理は“0"となる（同図（ｂ））。こ
のようなCMOSインバータの入力側が内部バスに接続さ
れ、この入力側のハイインピーダンス状態（開放状態）
が長時間継続すると、入力側の電位状態によってはCMOS
内のpMOSFET及びnMOSFETが同時にオン状態となる場合が
生じ、電源V_DD,V_SS間に電流が流れることになる（同図
（ｃ））。従って、この通電によって消費電力が増大す
ると共に、この電力消費による発熱が生じて素子を劣化
させるという問題点があった。

また、CMOSで構成されたバスドライバ471の駆動状態
の切り替え時（例えば、ALU421に接続されたバスドライ
バ471の駆動を終了し、次にROM431に接続されたバスド
ライバ471を駆動する場合）においては、一時的に２つ
のバスドライバ471から内部バスにデータを送出する場
合が生じる。

２つのバスドライバ471から同時にデータを送出し、
しかも異なる論理のデータを送出した場合には、第５図
（ａ）に示したCMOSインバータの出力端と第５図（ｂ）
に示したCMOSインバータの出力端とを接続することにな
り、共にオン状態にある一方pMOSFETから他方のnMOSFET
を介して、電源V_DD,V_SS間に電流が流れることになる。
従って、この通電によって消費電力が増大すると共に、
この電力消費による発熱が生じて素子を劣化させるとい
う問題点があった。

本発明は、このような点にかんがみて創作されたもの
であり、消費電力の増大と発熱による素子の劣化を防止
するようにしたバス制御方式を提供することを目的とし
ている。

〔課題を解決するための手段〕

第１図は、本発明のバス制御方式の原理ブロック図で
ある。

（ｉ）請求項１の発明 第１図（Ａ）において、データ受信手段111は、バス1
10を介して供給されるデータを相補形MOSによって受け
取る。

複数の第１バスドライバ121のそれぞれは、それぞれ
に供給される駆動信号に応じて、バス110にデータの送
出を行う。

判定手段131は、複数の駆動信号の全てが未供給であ
ることを判定する。

第２バスドライバ141は、判定手段131の判定結果に基
づいて、複数の駆動信号の全てが未供給であるときに、
バス110にデータの送出を行う。

従って、全体として、複数の第１バスドライバ121の
駆動状態に応じて第２バスドライバ131を駆動するよう
に構成されている。

（ii）請求項２の発明 第１図（Ｂ）において、複数のバスドライバ151の各
々は、それぞれ駆動信号に応答して相補形MOSによって
バス150へのデータの送出を行う。

選択信号作成手段161は、前記複数のバスドライバ151
のための信号期間が時系列上に割り当てられると共に、
前記複数のバスドライバ151のうちの１つを除く残りの
バスドライバの各々に対しては選択信号が割り当てられ
ており、前記時系列上の任意の信号期間に、一時には、
前記残りのバスドライバのうちの１つが選択され、該選
択対応の信号期間（以下、選択信号期間という。）の間
第１の信号レベルにある選択信号を出力し、選択されて
いないバスドライバに対しては前記選択信号期間の間第
２の信号レベルにある非選択信号を出力する。

オフ信号出力手段171は、前記選択信号作成手段161に
よる選択信号の出力の有無を問わず、前記時系列上の信
号期間の信号期間開始時刻より予め決められた時間の経
過時刻から当該信号期間終了時刻より予め決められた時
間前の時刻までの間第１の信号レベルにあり、各信号期
間終了時刻より予め決められた時間前の時刻から当該信
号期間の次の信号期間開始時刻より予め決められた時間
経過時刻までの間第２の信号レベルにあるオフ信号を出
力する。

バスドライバ制御手段181は、前記選択信号作成手段1
61から出力された選択信号及び前記オフ信号出力手段17
1から出力されたオフ信号に応答して駆動信号を前記選
択信号対応のバスドライバへ前記選択信号期間の間供給
し、選択されていないいずれのバスドライバに対しても
発生される前記選択信号期間の間の非選択信号及びオフ
信号に応答して駆動信号を前記複数のバスドライバ151
のうちの１つのバスドライバに対して供給する。

請求項２記載の発明は、前記複数のバスドライバ151
と、前記選択信号作成手段161と、前記オフ信号出力手
段171と、前記バスドライバ制御手段181とによって構成
される。

〔作 用〕

（ｉ）請求項１の発明 複数の第１バスドライバ121は、それぞれに供給され
る駆動信号に応じて駆動され、バス110へのデータの送
出を行う。判定手段131では、これらの各第１バスドラ
イバ121に供給される駆動信号の全てが未供給状態であ
ることを判定し、このとき第２バスドライバ141を駆動
して、バス110へのデータの送出を行う。バス110に送出
されたデータは、データ受信手段111内の相補形MOSによ
って受信される。

請求項１の発明にあっては、複数の第１バスドライバ
121の全てが駆動されないことを判定手段131で判定した
ときに、第２バスドライバ141を駆動することにより、
相補形MOSでデータを受信するデータ受信手段111の受信
端が長時間開放状態になることが防止される。

（ii）請求項２の発明 複数のバスドライバ151のうちの１つのバスドライバ
を除く残りのバスドライバは、選択信号作成手段161か
ら出力される選択信号、及びオフ信号出力手段171から
出力されるオフ信号に応答するバスドライバ制御手段18
1から前記複数のバスドライバ151のうちの１つのバスド
ライバを除く残りのバスドライバに対して、一時には、
１つのバスドライバに対してのみ駆動信号が供給されて
（選択されて）当該バスドライバを経てデータがバス15
0へ供給される。

また、選択信号作成手段161からいずれの選択信号も
出力されず、各非選択信号が出力される選択信号期間に
は、該各非選択信号及び前記オフ信号に応答するバスド
ライバ制御手段181から前記複数のバスドライバ151のう
ちの１つのバスドライバに対して駆動信号が供給されて
当該バスドライバを経てバス150へ供給される。

これらいずれのバスドライバが駆動される場合にも、
オフ信号出力手段171から出力されるオフ信号の第２の
信号レベルによって、先に駆動されているバスドライバ
と該バスドライバに続いて駆動されるバスドライバとに
駆動信号を重複して供給されることは無くなる。

従って、複数のバスドライバは、一時には１つのバス
ドライバしか駆動されないし、その切り替わり時にも同
時に２つのバスドライバが駆動されることは無くなる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に
説明する。

第２図は、本発明のバス制御方式を適用した一実施例
のDSPの構成を示す。

I.実施例と第１図との対応関係 ここで、本発明の実施例と第１図との対応関係を示し
ておく。

バス110は、内部バス291に相当する。

データ受信手段111は、入力レジスタ271,273,275に相
当する。

第１バスドライバ121は、バスドライバ211,213,215に
相当する。

判定手段131は、バス制御回路231に相当する。

第２バスドライバ141は、バスドライバ217に相当す
る。

バス150は、内部バス291に相当する。

バスドライバ151は、バスドライバ211,213,215,217に
相当する。

選択信号作成手段161は、出力レジスタ選択回路253に
相当する。

オフ信号出力手段171は、オフ回路255に相当する。

バスドライバ制御手段181は、バス制御回路231に相当
する。

以上のような対応関係があるものとして、以下本発明
の実施例について説明する。

II.実施例の構成及び動作 第２図において、211,213,215,217はバスドライバ
を、221,223,225,227は出力レジスタを、231はバス制御
回路を、251はデコーダを、261はプログラムカウンタ
を、263はプログラム用ROMを、265は命令レジスタを、2
71,273,275は入力レジスタを、291は内部バスをそれぞ
れ示している。

尚、第２図は、内部バス291を介したデータの入出力
動作に着目したDSPの構成を示しており、全体構成につ
いては第４図と同様であるものとする。

バスドライバ211,213,215,217は内部バス291にデータ
を送出するためのものであり、バス制御回路231から供
給される駆動信号の論理が“1"であるときに、対応する
出力レジスタ221〜227に保持されているデータを内部バ
ス291に送出する。一方、駆動信号の論理が“0"である
ときに、出力端をハイインピーダンス状態にして、内部
バス291上でのデータの衝突を防止している。

出力レジスタ221,223,225,227は、内部バス291にデー
タを出力する機能を有する構成各部（例えばROM,RAM,AL
U等）に備わっており、これらの出力レジスタにデータ
を格納した後、上述したバスドライバが駆動される。

また、プログラムカウンタ261は、プログラム用ROM26
3のアドレス指定を行うためのものである。このプログ
ラムカウンタ261から出力されるアドレスによってプロ
グラム用ROM263のアドレス指定が行われ、該当プログラ
ムが読み出される。読み出されたプログラムは一旦命令
レジスタ265に格納された後、デコーダ251に供給され
る。

デコーダ251は、出力レジスタ選択回路253とオフ回路
255とを有している。出力レジスタ選択回路253は、命令
レジスタ265の出力をデコードして、３つのバスドライ
バ211〜215の何れかを選択するための３つの選択信号A,
B,Cを作成する。これらの選択信号は、対応するバスド
ライバを駆動するときに論理“1"になる信号であり、バ
ス制御回路231に供給されている。

また、オフ回路255は、バスドライバの駆動状態を切
り替える時に論理が“0"となるオフ信号を作成する。バ
スドライバ211〜217のそれぞれによるデータ送出が動作
クロック信号の１周期に対応しているものとすると、例
えばこの動作クロック信号の立ち上がりから所定時間の
間だけ論理を“0"としたオフ信号を作成する。

バス制御回路231は、全てのバスドライバ211〜217に
供給する駆動信号の論理が“0"にならないように駆動信
号の出力を制御するためのものである。バス制御回路23
1は、４つのアンドゲート241,243,245,247及びノアゲー
ト249を有している。

アンドゲート241の一方の入力端には出力レジスタ選
択回路253から出力された選択信号Ａが入力されてお
り、他方の入力端にはオフ回路255から出力されたオフ
信号が入力されている。同様に、アンドゲート243の一
方の入力端には選択信号Ｂが入力されており、他方の入
力端にはオフ信号が入力されている。アンドゲート245
の一方の入力端には選択信号Ｃが入力されており、他方
の入力端にはオフ信号が入力されている。

また、アンドゲート247の一方の入力端にはノアゲー
ト249の出力が入力されており、他方の入力端にはオフ
信号が入力されている。このノアゲート249の３つの入
力端には３つの選択信号A,B,Cがそれぞれ入力されてお
り、全ての論理が“0"である場合に、ノアゲート249の
出力論理が“1"になる。

更に、アンドゲート241の出力は駆動信号Ａとしてバ
スドライバ211に供給される。この駆動信号Ａは、出力
レジスタ選択回路253から出力される選択信号Ａの論理
が“1"であり、オフ回路255から出力されるオフ信号の
論理が“0"でないときのみ論理が“1"となる信号であ
る。同様に、アンドゲート243の出力は駆動信号Ｂとし
てバスドライバ213に供給され、アンドゲート245の出力
は駆動信号Ｃとしてバスドライバ215に供給され、アン
ドゲート247の出力は駆動信号Ｈとしてバスドライバ217
に供給される。

３つの選択信号A,B,Cの全ての論理が“0"であるとき
に、ノアゲート249の出力論理が“1"になるので、３つ
の駆動信号A,B,Cの全ての論理が“0"となるときに、駆
動信号Ｈの論理が“1"になる。

このようにして、バスドライバ211〜217の何れか１つ
が常に駆動され、対応する出力レジスタ221〜227に保持
されているデータが内部バス291に送出される。

内部バス291に送出されたデータは入力レジスタ271〜
275のそれぞれに共に供給されて取り込まれる。例え
ば、入力レジスタ271は内部のインバータ281によって内
部バス291から供給されたデータを受け取る。同様に、
入力レジスタ273はインバータ283によってデータを受け
取り、入力レジスタ275はインバータ285によってデータ
を受け取る。

第３図に、実施例の動作タイミングを示す。図におい
て、「クロック」は動作クロック信号を示しており、構
成各部はこの動作クロック信号に同期して動作する。ま
た、「出力レジスタ選択」は出力レジスタ選択回路253
による選択信号の作成状態を示しており、Ａは選択信号
Ａの出力状態を、Ｂは選択信号Ｂの出力状態を、Ｃは選
択新香Ｃの選択状態を、斜線部は選択信号A,B,Cの何れ
も出力されない状態をそれぞれ示している。更に、「オ
フ信号」はオフ回路255から出力される信号を、「駆動
信号A,B,C,H」はアンドゲート241,243,245,247から出力
される信号をそれぞれ示している。

第３図に示すように、動作クロック信号の立ち上がり
に同期して、出力レジスタ選択回路253による選択信号
の作成動作と、オフ回路255によるオフ信号の作成動作
が行われる。オフ信号は、動作クロック信号が立ち上が
って所定の時間だけ論理が“0"となり、全ての駆動信号
A,B,C,Hの論理はこの短時間の間だけ“0"となる。

従って、バスドライバ211〜217の２つ以上が同時に駆
動されることはなく、出力論理が異なる２つのバスドラ
イバ内のCMOSを介して過大な電流が流れること及びこの
過大な電流によって生じる発熱による素子の劣化を防止
することができる。

また、３つの駆動信号A,B,Cの全ての論理が“0"であ
り、３つのバスドライバ211,213,215の出力端がハイイ
ンピーダンス状態である場合には、アンドゲート247か
ら出力された駆動信号Ｈがバスドライバ217に供給さ
れ、出力レジスタ227の内容が内部バス291に送出され
る。

従って、動作クロック信号の各周期において、４つの
バスドライバ211〜217の何れか１つは常に駆動された状
態にあり、入力レジスタ内のインバータ281〜285の各入
力端が長時間解放状態になることをなくして、CMOSを構
成するpMOSFET及びnMOSFETを介して過大な電流が流れる
こと及びこの過大な電流によって生じる発熱による素子
の劣化を防止することができる。

特に、アナログ処理部と上述したようなDSPとを組み
合わせたLSIにおいては、DSP内の過大電流の発生によっ
て生じた雑音がアナログ処理部で拡大されるため、この
過大電流を防止することで低雑音化を実現することがで
きる。

なお、上述した本発明の実施例にあっては、DSPにお
ける内部バスの制御について説明したが、マイクロプロ
セッサ等の他のプロセッサにおける内部バスの制御ある
いはこれらのプロセッサをシステムバスに接続する場合
のシステムバスの制御について本発明を適用することが
できる。

また、実施例では、３つの選択信号A,B,Cの論理が全
て“0"であるときに、駆動信号Ｈの論理を“1"にして出
力レジスタ227の内容を内部バス291に送出するようにし
たが、バスドライバ217によって出力レジスタ221〜225
の何れかの内容を選択するようにしてもよい。この場
合、内部バス291を解放状態にしないことを目的として
いるため、送出するデータの内容はどのようなものであ
ってもよい。

更に、実施例では、ノアゲート249によって３つの選
択信号A,B,Cの論理を判定して駆動信号Ｈを作成するよ
うにしたが、出力レジスタ選択回路253のデコード動作
によって、３つの選択信号A,B,Cの論理が全て“0"であ
るときに論理が“1"となる選択信号Ｈを作成してアンド
ゲート247の一方端に入力するようにしてもよい。

〔発明の効果〕

上述したように、請求項１記載の発明によれば、デー
タの送出を行う複数の第１バスドライバの全てが駆動さ
れないことを判定手段で判定したときに、データの送出
を行う第２バスドライバを駆動して、相補形MOSでデー
タを受信するデータ受信手段の受信端が長時間開放状態
になるのを防ぐことにより、データ受信側の相補形MOS
における消費電力の増大と発熱による素子の劣化とを防
止することができる。

また、請求項２記載の発明によれば、複数のバスドラ
イバを一時には１つ駆動し、駆動された１つのバスドラ
イバを経てバスへデータを送出すると共に、オフ信号出
力手段から出力されるオフ信号によって、或るバスドラ
イバへ駆動信号が供給されている状態において、次に駆
動されるバスドライバへ駆動信号を供給してしまうのを
禁止して切り替えが相前後する２つのバスドライバが同
時に駆動されるのを防止する、即ち切り替わり時の２つ
のバスドライバの同時駆動の防止により、データ出力側
の相補形MOSにおける消費電力の増大と発熱による素子
の劣化とを防止することができる。

【図面の簡単な説明】

第１図は、請求項１記載の発明の原理ブロック図、 第２図は、請求項１記載の発明の一実施例の構成図、 第３図は実施例の動作タイミング図、 第４図はDSPの構成図、 第５図はCMOSインバータの説明図である。 図において、 110,150はバス、 111はデータ受信手段、 121は第１バスドライバ、 131は判定手段、 141は第２バスドライバ、 151はバスドライバ、 161は切り替え信号作成手段、 171は駆動信号制御手段、 211,213,215,217はバスドライバ、 221,223,225,227は出力レジスタ、 231はバス制御回路、 241,243,245,247はアンドゲート、 249はノアゲート、 251はデコーダ、 253は出力レジスタ選択回路、 255はオフ回路、 261はプログラムカウンタ、 263はプログラム用ROM、 265は命令レジスタ、 271,273,275は入力レジスタ、 281,283,285はインバータ、 291は内部バスである。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】バスを介して供給されるデータを相補形MO
   Sによって受け取るデータ受信手段と、 それぞれに供給される駆動信号に応じて、前記バスにデ
   ータの送出を行う複数の第１バスドライバと、 前記複数の駆動信号の全てが未供給であることを判定す
   る判定手段と、 該判定手段の判定結果に基づいて、前記複数の駆動信号
   の全てが未供給であるときに、前記バスにデータの送出
   を行う第２バスドライバと、 を備えるように構成したことを特徴とするバス制御方
   式。
2. 【請求項２】駆動信号に応答して相補形MOSによってバ
   スへのデータの送出を行う複数のバスドライバと、 該複数のバスドライバのための信号期間が時系列上に割
   り当てられると共に、前記複数のバスドライバのうちの
   １つを除く残りのバスドライバの各々に対しては選択信
   号が割り当てられており、前記時系列上の任意の信号期
   間に、一時には、前記残りのバスドライバのうちの１つ
   が選択され、該選択対応の信号期間（以下、選択信号期
   間という。）の間第１の信号レベルにある選択信号を出
   力し、選択されていないバスドライバに対しては前記選
   択信号期間の間第２の信号レベルにある非選択信号を出
   力する選択信号作成手段と、 該選択信号作成手段による選択信号の出力の有無を問わ
   ず、前記時系列上の信号期間の信号期間開始時刻より予
   め決められた時間の経過時刻から当該信号期間終了時刻
   より予め決められた時間前の時刻までの間第１の信号レ
   ベルにあり、各信号期間の前記信号期間終了時刻より予
   め決められた時間前の時刻から当該信号期間の次の信号
   期間の前記信号期間開始時刻より予め決められた時間の
   経過時刻までの間第２の信号レベルにあるオフ信号を出
   力するオフ信号出力手段と、 前記選択信号作成手段から出力された選択信号及び前記
   オフ信号出力手段から出力されたオフ信号に応答して駆
   動信号を前記選択信号対応のバスドライバへ前記選択信
   号期間の間供給し、選択されていないいずれのバスドラ
   イバに対しても発生される前記選択信号期間の間の非選
   択信号及びオフ信号に応答して駆動信号を前記複数のバ
   スドライバのうちの１つに対して供給するバスドライバ
   制御手段を設けて構成したことを特徴とするバス制御方
   式。