JP2563297B2 - ファクシミリ装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、書画情報を１次元符号化または２次元符号
化により圧縮して伝送するファクシミリ装置に関する。

従来の技術 第３図は、１次元符号化方式または２次元符号化方式
を採用している従来のファクシミリ装置の、書画情報の
送信に関連した構成を示す概略ブロック図である。

第３図において、１は書画を読み取るためのCCDイメ
ージセンサなどのイメージセンサからなる読取り部、２
は読取り部１により読み取られた書画情報を一時的に蓄
積するラインメモリ制御部である。３はラインメモリ制
御部２に蓄積されている書画情報を１次元符号化または
２次元符号化により圧縮する符号器、４は符号器３から
出力される符号データ（書画情報の圧縮符号、フィル符
号、EOL符号）のシリアル／パラレル変換を行うシリア
ル／パラレル変換回路、５はシリアル／パラレル変換後
の符号データを一時的に蓄積するための符号データバッ
ファメモリである。６は符号データを変調して回線に送
出する変復調部、７は装置全体の制御、通信制御手順の
制御などを行う制御部である。

このような構成において、書画情報の送信動作につい
て説明する。

制御部７の制御の下に、読取り部１により書画情報が
読み取られ、ラインメモリ制御部２に一時的に蓄積され
る。この書画情報は、制御部７の制御の下に、符号器３
に読み出されて１次元符号化または２次元符号化処理を
施される。符号器３から出力される符号データはシリア
ル／パラレル変換回路４によってパラレルデータに変換
され、符号データバッファ５にバッファリングされたの
ち、変復調６により変調され回線へ送出される。

さて、書画情報の圧縮符号データの長さはライン毎に
変動するが、受信側ファクシミリ装置については符号デ
ータの復号処理および記録動作のために一定の時間が必
要であり、また受信データを一時蓄積するための受信バ
ッファメモリの容量も限られているので、１ラインの最
小伝送時間を規定している。

そこで、送信側のファクシミリ装置は書画情報の伝送
に先立つ通信制御手順により受信側の最小伝送時間を確
認し、書画情報の伝送に当たっては符号器３により、各
ラインの伝送時間が最小伝送時間以上となるように、各
ラインの書画情報の符号データにフィル符号を挿入する
ことにより、受信側ファクシミリ装置の受信バッファメ
モリのオーバフローを防止している。

第４図は、そのようなフィル符号が挿入された送信デ
ータの一例を示しており、８はそれぞれ１ラインの書画
情報の符号データである。符号データ８とラインの区切
りを示すEOL符号の合計伝送時間が最小伝送時間Ｔに達
しないラインには、最小伝送時間Ｔを保証するためのフ
ィル符号10が挿入される。

発明が解決しようとする課題 しかし、このようにライン単位でフィル符号を挿入し
て最小伝送時間の保証を行う構成では、書画情報が疎の
場合、書画情報の符号データ量が少ないラインの頻度が
高いため、挿入されたフィル符号量が多くなって伝送効
率が悪化するという問題があった。

本発明は、上述の問題点に鑑みてなされたもので、受
信側ファクシミリ装置の受信バッファメモリのオーバフ
ローを発生させることなく、書画情報が疎の場合の伝送
効率を大幅に向上させることができるファクシミリ装置
を提供することを特的とする。

課題を解決するための手段 本発明は上述の問題点を解決するため、基本的には各
ラインをフィル符号を挿入しないで伝送するようにし、
符号データ量が一定値を越えるラインの集合であるブロ
ック毎に、ブロック内のラインに挿入すべきフィル符号
の合計量を算出して積算し、この積算値が受信側ファク
シミリ装置の受信バッファメモリのサイズ（容量）また
はそれ以下の値を越えたブロックだけ、そのブロックに
対して算出された量のフィル符号を付加して伝送すると
いう構成を備えたものである。

さらに詳細に説明すれば、本発明のファクシミリ装置
は、書画符号データ量が一定値を越えるラインの集合を
ブロックとして検出するブロック検出手段と、このブロ
ック検出手段により検出されたブロックに含まれるライ
ン数および１ライン当たりの最小伝送時間に基づいて規
定されるフィル符号量を算出する演算手段と、この演算
手段により算出されたフィル符号量を積算する積算手段
と、前記ブロック検出手段によりブロックが検出される
度に前記積算手段による積算値を受信バッファメモリの
サイズまたはそれ以下の値と比較し、前記積算値が前記
サイズまたはそれ以下の値を越えたと判断された場合に
はオーバ信号を発生する比較手段と、前記オーバ信号が
発生した場合に前記積算手段により積算されたフィル符
号量のフィル符号を書画符号データ挿入して送信する制
御手段とを備えたものである。

作用 本発明は上述の構成によって、フィル符号の積算値が
受信バッファメモリのサイズまたはそれ以下の値を越え
るブロックまではフィル符号を付加せずに伝送するが、
一般に書画は情報の疎密があり、フィル符号を付加する
必要があるブロックの数は比較的低いため、フィル符号
の伝送量が減少し、その分だけ伝送効率が向上する。特
に、書画情報が疎の場合、フィル符号が付加されるブロ
ックの数が相当に低くなるため、伝送効率の向上効果が
顕著である。

また、フィル符号を挿入しないために伝送時間が最小
伝送時間より短いラインが連続すると、受信側では書画
情報の復号記録処理が間に合わないため、受信バッファ
メモリのデータ蓄積量が徐々に増加するが、このデータ
蓄積量は挿入すべきフィル符号の積算値に相当する。し
かし、フィル符号の積算値が受信バッファメモリのサイ
ズ（容量）またはそれ以下の値を越えたブロックから書
画の最終ブロックまでは、ブロックに最小伝送時間を満
たす量のフィル符号が付加されて伝送されるので、受信
バッファメモリのオーバフローは発生しない。

実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。

第１図は本発明の一実施例によるファクシミリ装置の
送信動作に関連した構成を示す概略ブロック図である。

第１図において、11は書画を読み取るためのCCDイメ
ージセンサなどのイメージセンサからなる読取り部、12
は読取り部11により読み取られた書画情報を一時的に蓄
積するラインメモリ制御部である。13はラインメモリ制
御部12に蓄積されている書画情報を１次元符号化または
２次元符号化により圧縮する符号器であるが、従来と違
ってフィル符号（EOL符号）の挿入は行わない。14は符
号器13から出力される書画情報の圧縮符号データなどの
シリアル／パラレル変換を行うシリアル／パラレル変換
回路、15はシリアル／パラレル変換後の符号データを一
時的に蓄積するための符号データバッファメモリであ
る。16は符号データを変調して回線に送出する変復調
部、17は装置全体の制御、通信制御手順の制御などの他
に、伝送制御用のEOL符号やフィル符号を発生してシリ
アル／パラレル変換回路14へ供給する機能を有する制御
部である。

18は送信データへのフィル符号の挿入の制御を行うた
めに追加されたフィル符号挿入制御部である。このフィ
ル符号挿入制御部18において、19は書画情報の圧縮符号
データのビット数を計数するためのカウンタ、20は符号
化ライン数を計数するためのカウンタである。21はブロ
ック検出のための判定閾値としてのブロック生成符号デ
ータ数が設定されるレジスタ21である。22はレジスタ21
の値とカウンタ19の値とを比較してブロックを検出する
比較器22である。

また、23は各ブロックに対するフィル符号ビット数を
算出するための演算回路、24は演算回路23により算出さ
れたフィル符号ビット数を一時的に保持するためのレジ
スタである。25は各ブロックについて算出されたフィル
符号ビット数の積算値を計算するための加算器、26はそ
の積算値を一時的に保持するためのレジスタである。

27は受信側ファクシミリ装置と受信バッファメモリの
サイズがセットされるレジスタ、28はレジスタ27の値と
レジスタ26の値とを比較し、レジスタ26の値（積算値）
がレジスタ27の値を越えた場合にオーバ信号を発生する
比較器である。29および30はそれぞれレジスタであり、
演算回路23による演算に必要な最小伝送時間および変復
調部16の伝送スピードがそれぞれ設定される。

以上のように構成されたファクシミリ装置について、
以下その送信動作を説明する。

書画情報の伝送に先立って、制御部17の制御により変
復調部16を介して受信側ファクシミリ装置との間で通信
制御手順が行われる。この通信制御手順において、受信
側ファクシミリ装置の最小伝送時間Ｔと受信バッファメ
モリのサイズ（ビット数）Brが得られ、それぞれレジス
タ29とサイズレジスタ27とに設定される。また、制御部
17によって、変復調部16の伝送スピードＡ（bps）とブ
ロック生成符号データ数Ｂ（ビット数）がレジスタ30と
レジスタ21とに設定されるとともに、カウンタ19および
20とレジスタ26がリセットされる。

このような制御が終了すると、またはそれ以前の適当
な時点から、制御部17の制御の下に、読取り部11による
書画の読取りが開始し、書画情報信号がラインメモリ制
御部12に順次蓄積される。

その後、制御部17から符号器13に対して１ライン符号
化のスタート信号S₁が送出される。このスタート信号S₁
に応答して、符号器13はラインメモリ制御部12より書画
情報を順次読み取り、１次元符号化または２次元符号化
を実行して符号データを生成し、シリアルに出力する。
この書画情報の符号データはシリアル／パラレル変換回
路14によりパラレルデータに変換されて符号データバッ
ファメモリ15に蓄積されたデこの符号データバッファメ
モリ15に蓄積されたデータは、変復調部16を通じて順次
送信される。

さて符号器13は、書画情報の圧縮符号データを１ビッ
ト生成するたびにクロックS₂を送出する。このクロック
S₂により、フィル符号挿入制御部18のカウンタ19がイン
クリメントされる。また、１ラインの書画情報の符号化
が終了すると、符号器13はライン終了信号S₃を送出す
る。このライン終了信号S₃によりカウンタ20がインクリ
メントされる。

制御部17は、ライン終了信号S₃が発生するとフィル符
号挿入制御部18の比較器22にストローブ信号を供給し、
その出力信号をチェックする。カウンタ19の値がレジス
タ21の設定値（ブロック生成符号データ数Ｂ）より小さ
い場合、比較器22は“0"レベルの信号を出力するが、レ
ジスタ19の値がレジスタ21の値以上であると、比較器21
は“1"レベルの信号を出力する（ブロック検出信号を発
生する）。

比較器22の出力信号が“0"レベルの場合、制御部17は
ブロックの途中のラインの符号化中と判断し、再びスタ
ート信号S₁を送出し、符号器13に次のラインの符号化を
行わせる。

なお、ラインの切り替わり時点で、制御部17からシリ
アル／パラレル変換回路14にEOL符号が送られ、書画情
報の符号データにEOL符号が挿入されることは従来と同
様である。

このようにして生成符号データ数Ｍと符号化ライン数
ｎが計数されていくが、あるラインの符号化が終了し、
ライン終了信号S₃が送出された時点で、生成符号化デー
タ数Ｍがブロック生成符号データ数Ｂ以上になると、比
較器22から“1"レベルの信号（ブロック検出信号）が出
力されるので、制御部17は一つのブロックの符号化が終
了したと判断する。ここで、カウンタ19によって計数さ
れる生成符号データ数Ｍは、ブロック内の各ラインにお
ける書画情報の圧縮符号データの合計ビット数である。
また、カウンタ20の値はブロック内のライン数ｎであ
る。

この場合、比較器22からの“1"レベル信号に応答して
演算回路23が作動し、次式によって当該ブロックｉのフ
ィル符号ビット数Ｆ（ｉ）が計算され、レジスタ24に設
定される。

Ｆ（ｉ）＝ｎ・Ｔ・Ａ−Ｍ …式（１） ただし、Ｆ（ｉ）＜０の場合、Ｆ（ｉ）＝０となる。

演算回路23から演算終了信号が出ると、それに応答し
て加算器25が作動し、レジスタ24の値とレジスタ26の値
との加算を行い、その計算結果の値をレジスタ26に設定
し、また演算終了信号を送出する。

この演算終了信号は比較器28のストローブ信号として
働き、レジスタ26の値、すなわち、各ブロックのフィル
符号ビット数Ｆ（ｉ）の積算値と、レジスタ27に設定さ
れている受信バッファメモリのサイズBrとの比較が比較
器28により実行され、その比較結果が出力される。積算
値がサイズBr以下の場合、比較器28は“0"レベルの信号
を出力するが、積算値がサイズBrを越えた場合“1"レベ
ル信号を出力する（オーバ信号を発生する）。

制御部17は、加算器25からの演算終了信号を受けた直
後に比較器28の出力信号をチェックする。そして、比較
器28の出力信号が“0"レベルの場合、制御部17は現在の
ブロックにはフィル符号を付加する必要がないと判断
し、カウンタ19,20をリセットしたのち、スタート信号S
₁を発生し、次のブロックのラインの符号化を開始させ
る。

他方、比較器28の出力信号が“1"レベルの場合（オー
バ信号が発生した場合）、制御部17は、符号化直後のブ
ロックにフィル符号を挿入する必要があると判断する。
そして制御部17は、レジスタ24の値に等しいビット数分
のフィル符号を生成してシリアル／パラレル変換回路14
へ送出することにより、当該ブロックにフィル符号を付
加して送信させる。この後、制御部17はフィル符号非挿
入モードからフィル符号挿入モードに切換わり、カウン
タ19、20およびレジスタ24をリセットし、スタート信号
S₁を発生し、次のブロックのラインの符号化を開始させ
る。この後、書画の終了まで制御部17はブロック終了毎
にレジスタ24の値に等しいビット数分のフィル符号を挿
入する。

第２図は、符号データバッファメモリ15に順次蓄積さ
れる送信データ列の一例を示している。図中、31はそれ
ぞれ一つのブロックの符号データであり、各ブロックの
データは１ライン以上の書画情報の圧縮符号データとEO
L符号から構成されている。

この例の場合、ブロック番号ｍのブロックまでは、そ
こまでのフィル符号ビット数の積算値が受信バッファメ
モリのサイズを越えないので、フィル符号は付加されず
に伝送されるが、ブロック番号がｍ＋１のブロックで、
フィル符号ビット数の積算値が受信バッファメモリのサ
イズを越えるので、そのブロックにフィル符号32が付加
される。

上述のように、生成符号データ数が規定値を越えるブ
ロックの単位でフィル符号ビット数を計算し、その積算
値が受信バッファメモリのサイズ（容量）を越えるまで
は、フィル符号を挿入しないで、それらのブロックの符
号データだけを送信するから、フィル符号の伝送量が削
減され、その分だけ伝送効率が向上する。特に書画情報
が疎の場合、フィル符号が付加されるブロックの発生数
がかなり低いため、伝送効率が大幅に向上する。

また、フィル符号ビット数の積算値が受信バッファメ
モリのサイズを越えた場合、それ以降のブロックについ
て最小伝送時間を満足させるために必要なビット数分の
フィル符号が挿入されるため、受信側ファクシミリ装置
の受信バッファメモリのオーバフローは生じない。

なお、フィル符号挿入制御部18の各機能部分はハード
ウエアだけで実現してもよいが、速度などの条件を満足
できる機能部分はプログラム制御によって実現してもよ
い。この場合、制御部17のハードウエア資源をフィル符
号挿入制御部18に利用してもよい。

また、本実施例では受信側ファクシミリ装置の受信バ
ッファメモリのサイズを通信制御手順を通じて獲得し、
それをフィル符号の付加の要否の判定に用いている。し
かし、伝送効率の向上効果を多少犠牲にするならば、受
信バッファメモリの実際のサイズの代わりに、そのサイ
ズ以下の予め固定した値を判定を用いることも可能であ
る。例えば、受信側ファクシミリ装置のグループ別に、
受信バッファメモリの最小サイズを予想し、その最小サ
イズを用いてフィル符号の付加の要否の判定を行うこと
も可能である。

さらに、ブロックの区切りを判定するためのブロック
生成符号データ数を可変としてもよい。

発明の効果 以上の説明から明らかなように、本発明は、基本的に
は各ラインをフィル符号を挿入しないで伝送するように
し、符号データ量が一定値を越えるラインの集合である
ブロック毎に、ブロック内のラインに挿入すべきフィル
符号の合計量を算出して積算し、この積算値が受信側フ
ァクシミリ装置の受信バッファメモリのサイズ（容量）
またはそれ以下の値を越えたブロック以降書面の終了ま
でそのブロックに対して算出された量のフィル符号を付
加して伝送するという構成であるから、フィル符号の伝
送量が減少し、その分だけ伝送効率が向上する。特に、
書画情報が疎の場合、フィル符号が付加されるブロック
の発生数が低いため、伝送効率の向上効果が顕著であ
る。

また、フィル符号を挿入しないために伝送時間が最小
伝送時間より短いラインが連続すると、受信バッファメ
モリのデータ蓄積量が徐々に増加するが、フィル符号の
積算値が受信バッファメモリのサイズ（容量）またはそ
れ以下の値を越えたブロック以降、書画の終了まで各ブ
ロックに対する最小伝送時間を満たすようにフィル符号
が付加されて伝送されるので、受信バッァメモリのオー
バフローは発生しない。

このように、本発明は、受信バッファメモリのオーバ
フローを発生させることなく、従来よりも伝送効果を向
上でき、さらに、フィル符号の付加に関する制御も比較
的単純であって装置構成はそれほど複雑化しない、など
の効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例によるファクシミリ装置の送
信動作に関連した構成を示す概略ブロック図、第２図は
同ファクシミリ装置において生成される送信データの一
例を示す図、第３図は従来のファクシミリ装置の送信動
作に関連した構成を示す概略ブロック図、第４図は同従
来のファクシミリ装置において生成される送信データの
一例を示す図である。 12……符号器、14……シリアル／パラレル変換回路、17
……制御部、18……フィル符号挿入制御部、19……ブロ
ック内の生成符号データ計数用カウンタ、20……ブツッ
ク内の符号化ライン計数用カウンタ、21……ブロック生
成符号データ数設定用レジスタ、22……ブロック検出用
比較器、23……フィル符号ビット数算出用演算回路、25
……フィル符号ビット数積算用加算器、27……受信バッ
ファメモリのサイズ設定用レジスタ、28……比較器、29
……最小伝送時間設定用レジスタ、30……伝送スピード
設定用レジスタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】書画符号データ量が一定値を越えるライン
   の集合をブロックとして検出するブロック検出手段と、
   このブロック検出手段により検出されたブロックに含ま
   れるライン数および１ライン当たりの最小伝送時間に基
   づいて規定されるフィル符号量を算出する演算手段と、
   この演算手段により算出されたフィル符号量を積算する
   積算手段と、前記ブロック検出手段によりブロックが検
   出される度に前記積算手段による積算値を受信バッファ
   メモリのサイズまたはそれ以下の値と比較し、前記積算
   値が前記サイズまたはそれ以下の値を越えたと判断され
   た場合にはオーバ信号を発生する比較手段と、前記オー
   バ信号が発生した場合に前記積算手段により積算された
   フィル符号量のフィル符号を書画符号データ挿入して送
   信する制御手段とを備えたファクシミリ装置。