JP2562688B2

JP2562688B2 - 半導体装置の製造方法

Info

Publication number: JP2562688B2
Application number: JP1119107A
Authority: JP
Inventors: 順一松田
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1989-05-12
Filing date: 1989-05-12
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: JPH02298023A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体装置の製造方法に関し、更に詳しく言
えば電界効果トランジスタのソース・ドレインを形成す
る方法に関するものである。

（ロ）従来の技術第５図は従来例に係る三重拡散ドレインｎチャネルMO
Sトランジスタの製造方法を説明する断面図である。

同図Ａに示すように、Ｐ型Si基板（１）上に形成され
たポリSiゲート電極（４）およびサイドウォールSiO₂膜
（３）をマスクとして、A_S ⁺（ヒ素イオン）,P⁺（リンイ
オン）,B⁺（ボロンイオン）をSi基板（１）の表面に対
してほぼ垂直に打込む。

次に同図Ｂに示すように、熱処理を施すことによって
各イオンを活性化し、所定の深さまで拡散する。（５）
は、主としてヒ素イオンによる高濃度のN⁺型領域であ
り、図示していないソース・ドレイン電極との間でオー
ミック・コンタクトを得るためのものである。（７）は
リンイオンによる低濃度のＮ型領域であり、ホットエレ
クトロン対策のためN⁺型領域（５）よりも深くなるよう
に形成されている。（６）はボロンイオンによるＰ型領
域であり、ソース・ドレイン間のパンチスルー電圧を上
げるためのものである。

（ハ）発明が解決しようとする課題ところで、Ｐ型領域（６）はソース・ドレイン間のパ
ンチスルー電圧向上のために設けられているので、パン
チスルー電圧が最大となるように横方向の拡散を制御し
ている。すなわち、下方向の拡散の深さはあまり考慮さ
れていない。

このため、Si基板（１）の不純物濃度よりも高いＰ型
領域（６）のＮ型領域（７）との間で新たなPN接合が形
成され、接合容量増加によりトランジスタの動作速度が
遅くなるという問題がある。

本発明はかかる従来の問題に鑑みなされたものであ
り、パンチスルー電圧の向上と接合容量の増加の防止が
可能な半導体装置の製造方法の提供を目的とする。

（ニ）課題を解決するための手段第１図の本発明の原理説明図に示すように、本発明の
半導体装置の製造方法は、半導体基板（８）（例えばＰ
型Si基板）の面に対してほぼ垂直に、第１の不純物（例
えばヒ素イオン）と第２の不純物（例えばリンイオン）
を注入し、かつ該半導体基板（８）の面に対して斜め
に、第３の不純物（例えばボロンイオン）を注入し、拡
散処理の結果、第１の不純物の深さx_j1と第３の不純物
の深さx_j3とをほぼ等しくし、第２の不純物の深さx_j2を
第１の不純物の深さx_j1よりも深くすることを特徴とし
ている。

第３の不純物（11）を斜めに注入した結果、該第３の
不純物（11）の拡散の伸びは斜め方向で最も大きくな
り、図のような破線で示す拡散プロファイルとなる。

（ホ）作用第２図は本発明の作用を説明する図である。すなわ
ち、本発明によれば、第３の不純物（例えばボロン）を
斜めに注入した結果、この方法では第１のＮ型不純物領
域（12）を越え、第２のＮ型不純物領域（13）にまで拡
散する。このようにして、第３のＰ型不純物領域（14）
を、第１のＮ型不純物領域（12）の湾曲部のコーナーに
のみ形成することができる。このため、ソース・ドレイ
ン電圧が印加されたときの空乏層の伸びを抑えることが
でき、パンチスルー電圧を向上させることができる。同
時に、第１のＮ型不純物領域（12）の下端部ではＰ型不
純物領域が形成されていないので、新たなPN接合が形成
されない。従って従来例にみられる容量増加という問題
を解決することができる。

（ヘ）実施例次に図を参照しながら本発明の実施例について説明す
る。

第３図Ａ〜Ｃは本発明の実施例に係る半導体装置の製
造方法の説明図である。まず同図Ａに示すように、Ｐ型
Si基板（15）の上に形成されたポリSiゲート電極（18）
およびサイドウォールSiO₂膜（17）を形成した後、ポリ
Siゲート電極（18）およびサイドウォールSiO₂膜（17）
をマスクとして、ヒ素イオン，リンイオンをSi基板（1
5）の面に対してほぼ垂直な方向から注入する（同図
Ｂ）。このときの注入条件は、例えばヒ素イオンについ
ては、注入エネルギー60KeV,ドーズ量５×10¹⁵cm^-2で、
リンイオンについては60KeV,1×10¹⁴cm^-2で行ない、注
入方向はイオン注入チャネリング防止のために少し傾け
（７゜±３゜）で行なう。

またボロンイオンは80KeV,3×10¹²cm^-2で、注入方向
は30゜傾けて行なう。

第４図はこのボロンイオンの打込み方向を決め方を一
般的に説明するための断面図であり、（19）は、主とし
てヒ素イオンによって形成される高濃度のN⁺型領域、
（20）はリンイオンによって形成される低濃度のＮ型領
域である。またx_j1はN⁺型領域の下方向に拡散する距
離、Ａ点はN⁺型領域（19）の拡散下端を横に延長してＮ
型領域（19）の拡散端と交わる点、Ｂ点はサイドウォー
ルの端部を通ってSi基板（８）の面に垂直に立つ線Ｑ
が、Si基板（８）の表面と交わる点である。そしてR_Pは
Ａ点とＢ点との距離、ｄは点Ａと線Ｑとの間の距離であ
る。なおx_j2はＮ型領域（20）の下方向に拡散する距
離、ｉはボロンイオン注入方向とＱ線とのなす角（入射
角）である。

ボロンイオンの注入方向は次のようにして求めること
ができる。

Ｎ型領域（19），（20）の不純物プロファイルは不純
物イオンの注入条件、および拡散条件によって定まるか
ら、x_j1,dが得られる。これによってtani＝d/x_j1からボ
ロンの注入方向が定まる。またボロンの熱処理後の拡散
距離R_Pは、によって求まるから、これによってボロンイオンの注入
条件（ドーズ量，エネルギー）を定めればよい。

その後、N₂ガス,950℃,50分で熱処理を施して注入イ
オンの拡散を行なうと、同図Ｃに示すように、N⁺型領域
（19）（x_j1＝0.2μｍ）,N型領域（20）（x_j2＝0.25μ
ｍ）が得られる。そしてＰ型領域（21）がＮ型領域（2
0）の湾曲部に形成される。

このように本発明の実施例によれば、Ｎ型領域（20）
（ソース・ドレイン）の湾曲部にのみＰ型領域（21）が
形成されるので、ソース・ドレイン間のパンチスルー電
圧を向上させながら、ソース・ドレインでのPN接合容量
の増加を抑えてトランジスタの動作速度のスピードアッ
プを図ることができる。

（ト）発明の効果以上説明したように、本発明によればボロンイオンを
斜めに注入することにより、Ｎ型領域（19）の湾曲部の
コーナーにのみ形成することができる。

このため、ソース・ドレイン間に電圧を印加したとき
に生成する空乏層の延びを抑え、ソース・ドレイン間の
パンチスルー電圧を向上させることができる。

また、Ｎ型領域（20）の下端部の外側には、Ｐ型領域
が形成されないので、PN接合容量の増加も防止できる。
このため、従来に比べてトランジスタの動作速度のスピ
ードアップを図ることができる。

【図面の簡単な説明】

第１図は本発明の原理を説明する断面図、第２図は本発
明の作用を説明する断面図、第３図Ａ〜Ｃは本発明の実
施例を説明する断面図、第４図はボロンイオンの注入方
向を説明する断面図、第５図A,Bは従来例を説明する断
面図である。

Claims

(57)【特許請求の範囲】

【請求項１】ゲート電極部をマスクにして不純物を注入
して自己整合的にソース・ドレインを形成する半導体装
置の製造方法において、一導電型の半導体基板面に対してほぼ垂直な方向から反
対導電型の第1,第２の不純物をそれぞれ注入し、かつ該
半導体基板面に対して斜め方向から一導電型の第３の不
純物を注入し、熱処理後、前記第１の不純物の下方向の拡散の深さと前
記第３の不純物の下方向の拡散の深さをほぼ等しくし、
前記第２の不純物の下方向の拡散の深さをそれよりも深
くすることを特徴とする半導体装置の製造方法。
【請求項２】前記第1,第２の不純物としてヒ素、リンを
用い、前記第３の不純物としてボロンを用いることを特
徴とする請求項１記載の半導体装置の製造方法。