JP2555994B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP2555994B2 JP2555994B2 JP29285194A JP29285194A JP2555994B2 JP 2555994 B2 JP2555994 B2 JP 2555994B2 JP 29285194 A JP29285194 A JP 29285194A JP 29285194 A JP29285194 A JP 29285194A JP 2555994 B2 JP2555994 B2 JP 2555994B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- resin
- sealing resin
- supplying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の半導体素子
を回路基板上に搭載するフリップチップ実装方法に関す
るものである。
を回路基板上に搭載するフリップチップ実装方法に関す
るものである。
【０００２】
【従来の技術】近年、電子機器の小型化、低価格化に伴
い簡略化した半導体素子の高密度実装が増えてきてい
る。このようなＬＳＩ等の半導体素子を回路基板に実装
する方法として、フリップチップ方式がある。
い簡略化した半導体素子の高密度実装が増えてきてい
る。このようなＬＳＩ等の半導体素子を回路基板に実装
する方法として、フリップチップ方式がある。
【０００３】これは、複数のバンプ電極を備えた半導体
素子をフェイスダウン方式で回路基板に接続する方法で
ある。
素子をフェイスダウン方式で回路基板に接続する方法で
ある。
【０００４】図３に従来の方法で半導体素子６を回路基
板１上に実装したフリップチップ実装構造の断面図を示
す。ここで、７は半導体素子６のパッド上に形成された
バンプ電極であり、回路基板１上の実装用パッド３と接
続されている。４は半導体素子６と回路基板１を接続さ
せた状態で固定してしまうための接着剤であり、光硬化
性のものや、熱硬化性の樹脂が用いられる。
板１上に実装したフリップチップ実装構造の断面図を示
す。ここで、７は半導体素子６のパッド上に形成された
バンプ電極であり、回路基板１上の実装用パッド３と接
続されている。４は半導体素子６と回路基板１を接続さ
せた状態で固定してしまうための接着剤であり、光硬化
性のものや、熱硬化性の樹脂が用いられる。
【０００５】図３に示す構造のように半導体素子６をフ
リップチップ実装する方法は、特開平４−８２２４１号
公報に示されている。すなわち、回路基板１上の半導体
素子６が固定される領域（回路基板１上の実装用パッド
３も含む）に接着用樹脂４をスクリーン印刷により塗布
する。樹脂の供給方法については、この他にもディスペ
ンサー等により半導体素子６が固定される領域の中央に
のみ供給する方法も公知となっている（実装用パッド３
には供給しない）。次に、半導体素子６のバンプ電極７
と回路基板１上の実装用パッド３とを位置合わせし、半
導体素子６を回路基板１上に加圧圧接し硬化する。この
時、半導体素子６のバンプ電極７と回路基板１上の実装
用パッド３とは、その間に存在していた接着用樹脂４が
押し出されて電気的接続が可能となる。
リップチップ実装する方法は、特開平４−８２２４１号
公報に示されている。すなわち、回路基板１上の半導体
素子６が固定される領域（回路基板１上の実装用パッド
３も含む）に接着用樹脂４をスクリーン印刷により塗布
する。樹脂の供給方法については、この他にもディスペ
ンサー等により半導体素子６が固定される領域の中央に
のみ供給する方法も公知となっている（実装用パッド３
には供給しない）。次に、半導体素子６のバンプ電極７
と回路基板１上の実装用パッド３とを位置合わせし、半
導体素子６を回路基板１上に加圧圧接し硬化する。この
時、半導体素子６のバンプ電極７と回路基板１上の実装
用パッド３とは、その間に存在していた接着用樹脂４が
押し出されて電気的接続が可能となる。
【０００６】
【発明が解決しようとする課題】上述したような従来の
フリップチップ実装方法において、その信頼性および歩
留まりを高くするためには、半導体素子のバンプ電極と
回路基板上の実装用パッドとの接合部周辺のボイド（接
着用樹脂の未充填部）の発生有無が重要なファクターに
なる。
フリップチップ実装方法において、その信頼性および歩
留まりを高くするためには、半導体素子のバンプ電極と
回路基板上の実装用パッドとの接合部周辺のボイド（接
着用樹脂の未充填部）の発生有無が重要なファクターに
なる。
【０００７】ボイドの発生場所が接合部近辺に生じた場
合、接着用樹脂の接着力が接合部で弱くなり熱等のスト
レスに対してその接合が維持できなくなり、結果的に断
線してしまう恐れがある。
合、接着用樹脂の接着力が接合部で弱くなり熱等のスト
レスに対してその接合が維持できなくなり、結果的に断
線してしまう恐れがある。
【０００８】また、ボイドが発生している部分では実装
基板が高温、高湿にさらされた場合、樹脂の存在がない
ためにその種類によっては回路基板の不純物イオンの格
好の通り道となり、Ｃ１- 等の影響により半導体素子の
Ａｌパッドを腐食させ、半導体素子を破壊する恐れがあ
る。
基板が高温、高湿にさらされた場合、樹脂の存在がない
ためにその種類によっては回路基板の不純物イオンの格
好の通り道となり、Ｃ１- 等の影響により半導体素子の
Ａｌパッドを腐食させ、半導体素子を破壊する恐れがあ
る。
【０００９】特に、回路基板としてプリント配線板を用
いる場合、実装用パッド以外の部分は配線の保護と絶縁
の確保のために絶縁性のソルダーレジストがコートされ
ている。このため回路基板の実装用パッドはソルダーレ
ジストの溝の底に存在する形になる。
いる場合、実装用パッド以外の部分は配線の保護と絶縁
の確保のために絶縁性のソルダーレジストがコートされ
ている。このため回路基板の実装用パッドはソルダーレ
ジストの溝の底に存在する形になる。
【００１０】特開平４−８２２４１号公報に示されたよ
うな接着用樹脂供給方法では、塗布の際そのエッジ部に
ボイドを生じるという問題を有している。
うな接着用樹脂供給方法では、塗布の際そのエッジ部に
ボイドを生じるという問題を有している。
【００１１】また、公知となっている中央にのみ樹脂を
供給する方法においても、半導体素子が加圧され接着用
樹脂が押し広がるときこのソルダーレジストの溝への流
れ込みが悪く、溝内に存在する接合部周辺にボイドが発
生するという問題を有している。
供給する方法においても、半導体素子が加圧され接着用
樹脂が押し広がるときこのソルダーレジストの溝への流
れ込みが悪く、溝内に存在する接合部周辺にボイドが発
生するという問題を有している。
【００１２】
【課題を解決するための手段】本発明のフリップチップ
実装方法は、回路基板を覆う絶縁膜に形成され底に実装
用パッドが配設された溝に封止樹脂ａを供給する第１の
供給工程と、この第１の供給工程の次に前記封止樹脂ａ
を真空脱泡する脱泡工程と、この脱泡工程の次に前記回
路基板上の半導体素子の実装部中央に封止樹脂ｂを供給
する第２の供給工程と、前記半導体素子のバンプと前記
実装用パッドとを位置合わせして前記半導体素子を前記
回路基板に押し付けて加熱し前記封止樹脂ａ、ｂを硬化
させる硬化工程とを有する。
実装方法は、回路基板を覆う絶縁膜に形成され底に実装
用パッドが配設された溝に封止樹脂ａを供給する第１の
供給工程と、この第１の供給工程の次に前記封止樹脂ａ
を真空脱泡する脱泡工程と、この脱泡工程の次に前記回
路基板上の半導体素子の実装部中央に封止樹脂ｂを供給
する第２の供給工程と、前記半導体素子のバンプと前記
実装用パッドとを位置合わせして前記半導体素子を前記
回路基板に押し付けて加熱し前記封止樹脂ａ、ｂを硬化
させる硬化工程とを有する。
【００１３】本発明のフリップチップ実装方法は、回路
基板を覆う絶縁膜に形成され底に実装用パッドが配設さ
れた溝に封止樹脂ａを供給する第１の供給工程と、この
第１の供給工程の次に前記封止樹脂ａに超音波振動を与
える脱泡工程と、この脱泡工程の次に前記回路基板上の
半導体素子の実装部中央に封止樹脂ｂを供給する第２の
供給工程と、前記半導体素子のバンプと前記実装用パッ
ドとを位置合わせして前記半導体素子を前記回路基板に
押し付けて加熱し前記樹脂封止ａ、ｂを硬化させる硬化
工程とを有する。
基板を覆う絶縁膜に形成され底に実装用パッドが配設さ
れた溝に封止樹脂ａを供給する第１の供給工程と、この
第１の供給工程の次に前記封止樹脂ａに超音波振動を与
える脱泡工程と、この脱泡工程の次に前記回路基板上の
半導体素子の実装部中央に封止樹脂ｂを供給する第２の
供給工程と、前記半導体素子のバンプと前記実装用パッ
ドとを位置合わせして前記半導体素子を前記回路基板に
押し付けて加熱し前記樹脂封止ａ、ｂを硬化させる硬化
工程とを有する。
【００１４】また、上述の硬化工程において併せて封止
樹脂ａ、ｂの真空脱泡を行うか、封止樹脂ａ、ｂに超音
波振動を与えてもよい。
樹脂ａ、ｂの真空脱泡を行うか、封止樹脂ａ、ｂに超音
波振動を与えてもよい。
【００１５】
【実施例】以下本発明の実施例について図面を参照しな
がら詳細に説明する。
がら詳細に説明する。
【００１６】〔実施例１〕図１は本発明の実施例１のフ
リップチップ実装方法を示す回路基板上の実装用パッド
部で切断した断面図である。
リップチップ実装方法を示す回路基板上の実装用パッド
部で切断した断面図である。
【００１７】図１（ａ）は未実装の回路基板１である。
回路基板１は実装用パッド３を除く配線がソルダーレジ
スト等の絶縁膜２に覆われていて実装用パッド３がソル
ダーレジスト等の絶縁膜２の溝の底に形成されている。
なお、回路基板１の材質については特に限定されるもの
ではないが、本実施例ではプリント配線板を使用した。
また、絶縁膜２および実装用パッドの厚みに関しても特
に限定されるものではないが、本実施例ではソルダーレ
ジスト２の厚みを４０μｍ、パッド３の厚みを２０μｍ
とした。
回路基板１は実装用パッド３を除く配線がソルダーレジ
スト等の絶縁膜２に覆われていて実装用パッド３がソル
ダーレジスト等の絶縁膜２の溝の底に形成されている。
なお、回路基板１の材質については特に限定されるもの
ではないが、本実施例ではプリント配線板を使用した。
また、絶縁膜２および実装用パッドの厚みに関しても特
に限定されるものではないが、本実施例ではソルダーレ
ジスト２の厚みを４０μｍ、パッド３の厚みを２０μｍ
とした。
【００１８】本実施例では、まず図１（ｂ）に示される
ように、絶縁膜２の溝９に封止樹脂ａ４を供給する。こ
こで供給方法として本実施例ではスクリーン印刷工法を
用いたが、特にこれに限定されるわけではなく、ディス
ペンサーを使用しての供給方法等、公知となっている供
給方法でも行うことができる。また封止樹脂ａ４として
は、溝９への流し込み性が良好のものであれば特に限定
はされないが、本実施例ではエポキシ樹脂系の熱硬化性
樹脂を使用した。本樹脂は、２７０℃で３０ｓｅｃほど
で硬化が完了するものである。
ように、絶縁膜２の溝９に封止樹脂ａ４を供給する。こ
こで供給方法として本実施例ではスクリーン印刷工法を
用いたが、特にこれに限定されるわけではなく、ディス
ペンサーを使用しての供給方法等、公知となっている供
給方法でも行うことができる。また封止樹脂ａ４として
は、溝９への流し込み性が良好のものであれば特に限定
はされないが、本実施例ではエポキシ樹脂系の熱硬化性
樹脂を使用した。本樹脂は、２７０℃で３０ｓｅｃほど
で硬化が完了するものである。
【００１９】次に図１（ｃ）に示されるように、図１
（ｂ）の工程後の回路基板１を加熱しながら真空中に放
置し脱泡を行う。ここで、加熱温度は使用する封止樹脂
ａ４の特性により決定されるが、硬化が開始される以前
の温度であって、樹脂の粘度が低下する温度とする。本
実施例では、６０℃とした。また、真空度も樹脂の特性
によって決定されるが、本実施例では５ｍｍＨｇ、１５
分とした（これは評価によって決定されたもので、溝９
中の封止樹脂ａ４に包含されたエアーが完全に排出され
ることを目的としている）。
（ｂ）の工程後の回路基板１を加熱しながら真空中に放
置し脱泡を行う。ここで、加熱温度は使用する封止樹脂
ａ４の特性により決定されるが、硬化が開始される以前
の温度であって、樹脂の粘度が低下する温度とする。本
実施例では、６０℃とした。また、真空度も樹脂の特性
によって決定されるが、本実施例では５ｍｍＨｇ、１５
分とした（これは評価によって決定されたもので、溝９
中の封止樹脂ａ４に包含されたエアーが完全に排出され
ることを目的としている）。
【００２０】次に図１（ｄ）に示されるように、図１
（ｂ）の工程で供給した封止樹脂ａ４の量では接着力が
不足するためにその不足分として樹脂封止ｂ８を供給す
る。供給方法は図４（ｂ）の工程と同様の方法で行われ
るが、本実施例ではディスペンサーによる供給方法を使
用した。また封止樹脂ｂ８としては、硬化後に半導体素
子６と回路基板１とを接着させる機能を持つものであれ
ば特に限定はされないが、本実施例では封止樹脂ａ４と
は異なるエポキシ樹脂系の即硬化性樹脂を使用した。本
樹脂は、２７０℃で３０ｓｅｃほどで硬化が完了するも
のである。
（ｂ）の工程で供給した封止樹脂ａ４の量では接着力が
不足するためにその不足分として樹脂封止ｂ８を供給す
る。供給方法は図４（ｂ）の工程と同様の方法で行われ
るが、本実施例ではディスペンサーによる供給方法を使
用した。また封止樹脂ｂ８としては、硬化後に半導体素
子６と回路基板１とを接着させる機能を持つものであれ
ば特に限定はされないが、本実施例では封止樹脂ａ４と
は異なるエポキシ樹脂系の即硬化性樹脂を使用した。本
樹脂は、２７０℃で３０ｓｅｃほどで硬化が完了するも
のである。
【００２１】最後に半導体素子６のバンプ電極７と回路
基板１上の実装用パッド３を位置合わせし、封止樹脂ａ
４、ｂ８の真空脱泡を行いながら半導体素子６を加圧・
加熱する。ここで、真空度は５ｍｍＨｇ、加圧量はバン
プ当たり３０ｇ、加熱は半導体素子６側２７０℃、回路
基板１側８０℃、保持時間３０ｓｅｃとした。これらの
条件は使用する封止樹脂ａ４および封止樹脂ｂ８により
変化するものである。
基板１上の実装用パッド３を位置合わせし、封止樹脂ａ
４、ｂ８の真空脱泡を行いながら半導体素子６を加圧・
加熱する。ここで、真空度は５ｍｍＨｇ、加圧量はバン
プ当たり３０ｇ、加熱は半導体素子６側２７０℃、回路
基板１側８０℃、保持時間３０ｓｅｃとした。これらの
条件は使用する封止樹脂ａ４および封止樹脂ｂ８により
変化するものである。
【００２２】以上の方法により、図２に示すような半導
体素子６の下で封止樹脂ａ４と封止樹脂ｂ８の界面の存
在する本発明の実装基板を得た（界面の状態は多種であ
るが例として図２（ａ）および（ｂ）の２種を示し
た）。
体素子６の下で封止樹脂ａ４と封止樹脂ｂ８の界面の存
在する本発明の実装基板を得た（界面の状態は多種であ
るが例として図２（ａ）および（ｂ）の２種を示し
た）。
【００２３】〔実施例２〕上述の実施例１と共に図１を
用いて本発明の実施例２のフリップチップ実装工程を説
明する。
用いて本発明の実施例２のフリップチップ実装工程を説
明する。
【００２４】本実施例でも未実装の回路基板１は、図１
（ａ）に示すように実装用パッド３がソルダーレジスト
等の絶縁膜２の溝９の底に形成されている。なお、回路
基板１の材質については特に限定されるものではない
が、本実施例ではプリント配線板を使用した。また、絶
縁膜２および実装用パッド３の厚みに関しても特に限定
されるものではないが、本実施例ではソルダーレジスト
２の厚みを４０μｍ、パッド３の厚みを２０μｍとし
た。
（ａ）に示すように実装用パッド３がソルダーレジスト
等の絶縁膜２の溝９の底に形成されている。なお、回路
基板１の材質については特に限定されるものではない
が、本実施例ではプリント配線板を使用した。また、絶
縁膜２および実装用パッド３の厚みに関しても特に限定
されるものではないが、本実施例ではソルダーレジスト
２の厚みを４０μｍ、パッド３の厚みを２０μｍとし
た。
【００２５】本実施例では、まず図１（ｂ）に示される
ように、絶縁膜２の溝９に封止樹脂ａ４を供給する。こ
こで供給方法として本実施例ではスクリーン印刷工法を
用いたが、特に限定されるわけではなく、ディスペンサ
ーを使用しての供給方法等、公知となっている供給方法
で行われる。また封止樹脂ａ４としては、溝９への流し
込み性が良好のものであれば特に限定されないが、本実
施例ではエポキシ樹脂系の熱硬化性樹脂を使用した。本
樹脂は、２７０℃で３０ｓｅｃほどで硬化が完了するも
のである。
ように、絶縁膜２の溝９に封止樹脂ａ４を供給する。こ
こで供給方法として本実施例ではスクリーン印刷工法を
用いたが、特に限定されるわけではなく、ディスペンサ
ーを使用しての供給方法等、公知となっている供給方法
で行われる。また封止樹脂ａ４としては、溝９への流し
込み性が良好のものであれば特に限定されないが、本実
施例ではエポキシ樹脂系の熱硬化性樹脂を使用した。本
樹脂は、２７０℃で３０ｓｅｃほどで硬化が完了するも
のである。
【００２６】次に図１（ｃ）に示されるように、図１
（ｂ）の工程後の回路基板１に超音波による振動を与
え、封止樹脂ａ４に超音波振動を伝えて脱泡を行う。こ
こで、超音波の周波数は２８ｋＨｚとし、振動時間は１
５分とした（これは評価によって決定されたもので、溝
９中の樹脂に包含されたエアーが完全に排出させること
を目的としている）。
（ｂ）の工程後の回路基板１に超音波による振動を与
え、封止樹脂ａ４に超音波振動を伝えて脱泡を行う。こ
こで、超音波の周波数は２８ｋＨｚとし、振動時間は１
５分とした（これは評価によって決定されたもので、溝
９中の樹脂に包含されたエアーが完全に排出させること
を目的としている）。
【００２７】次に図１（ｄ）に示されるように、図１
（ｂ）の工程で供給した樹脂量では接着力が不足するた
めにその不足分として封止樹脂ｂ８を供給する。供給方
法は図１（ｂ）の工程と同様な方法で行われるが、本実
施例ではディスペンサーによる供給方法を使用した。ま
た封止樹脂ｂ８としては、硬化後に半導体素子６と回路
基板１とを接着させる機能を持つものであれば特に限定
はされないが、本実施例では封止樹脂ａ４とは異なるエ
ポキシ樹脂系の即硬化性樹脂を使用した。本樹脂は、２
７０℃で３０ｓｅｃほどで硬化が完了するものである。
（ｂ）の工程で供給した樹脂量では接着力が不足するた
めにその不足分として封止樹脂ｂ８を供給する。供給方
法は図１（ｂ）の工程と同様な方法で行われるが、本実
施例ではディスペンサーによる供給方法を使用した。ま
た封止樹脂ｂ８としては、硬化後に半導体素子６と回路
基板１とを接着させる機能を持つものであれば特に限定
はされないが、本実施例では封止樹脂ａ４とは異なるエ
ポキシ樹脂系の即硬化性樹脂を使用した。本樹脂は、２
７０℃で３０ｓｅｃほどで硬化が完了するものである。
【００２８】最後に半導体素子６のバンプ電極７と回路
基板１上の実装用パッド３を位置合わせし、半導体素子
６に超音波振動を与え、封止樹脂ａ、ｂに超音波振動を
伝えながら加圧・加熱する。ここで、振動周波数は２８
ｋＨｚ、加圧量はバンプ当たり３０ｇ、加熱は素子側２
７０℃、回路基板側８０℃、保持時間３０ｓｅｃとし
た。これらの条件は使用する封止樹脂ａ４および封止樹
脂ｂ８により変化するものである。
基板１上の実装用パッド３を位置合わせし、半導体素子
６に超音波振動を与え、封止樹脂ａ、ｂに超音波振動を
伝えながら加圧・加熱する。ここで、振動周波数は２８
ｋＨｚ、加圧量はバンプ当たり３０ｇ、加熱は素子側２
７０℃、回路基板側８０℃、保持時間３０ｓｅｃとし
た。これらの条件は使用する封止樹脂ａ４および封止樹
脂ｂ８により変化するものである。
【００２９】以上の方法により、図２に示すような半導
体素子下で封止樹脂ａと封止樹脂ｂの界面の存在する本
発明の実装基板を得た（界面の状態は多種であるが例と
して図２（ａ）および（ｂ）の２種を示した）。
体素子下で封止樹脂ａと封止樹脂ｂの界面の存在する本
発明の実装基板を得た（界面の状態は多種であるが例と
して図２（ａ）および（ｂ）の２種を示した）。
【００３０】なお、上述の実施例１の半導体素子６を加
圧、加熱して封止樹脂ａ４および封止樹脂ｂ８を硬化さ
せる時に真空脱泡の代わりに超音波振動を与えてもよい
し、実施例２で半導体素子６を加圧、加熱して封止樹脂
ａ４および封止樹脂ｂ８を硬化させる時に超音波振動を
与える代わりに真空脱泡を行ってもよい。また、これら
の時に真空脱泡および超音波振動のいずれを行なわなく
ても封止樹脂ａ４の脱泡は行われているので、その分の
半導体素子と回路基板との接合状態の向上が得られる。
圧、加熱して封止樹脂ａ４および封止樹脂ｂ８を硬化さ
せる時に真空脱泡の代わりに超音波振動を与えてもよい
し、実施例２で半導体素子６を加圧、加熱して封止樹脂
ａ４および封止樹脂ｂ８を硬化させる時に超音波振動を
与える代わりに真空脱泡を行ってもよい。また、これら
の時に真空脱泡および超音波振動のいずれを行なわなく
ても封止樹脂ａ４の脱泡は行われているので、その分の
半導体素子と回路基板との接合状態の向上が得られる。
【００３１】
【発明の効果】以上説明したように、本発明のフリップ
チップ実装方法では、回路基板上の絶縁膜の溝に実装パ
ッド部が設けられていても絶縁膜の溝に確実に樹脂を供
給でき、バンプーパッド接合部周辺の封止樹脂にボイド
の発生することがなく確実な接合を得ることができる。
このことから、 温度衝撃試験、プレッシャークッカー試験等の信頼性
評価において確実な向上が確認される。
チップ実装方法では、回路基板上の絶縁膜の溝に実装パ
ッド部が設けられていても絶縁膜の溝に確実に樹脂を供
給でき、バンプーパッド接合部周辺の封止樹脂にボイド
の発生することがなく確実な接合を得ることができる。
このことから、 温度衝撃試験、プレッシャークッカー試験等の信頼性
評価において確実な向上が確認される。
【００３２】実装直後の初期歩留まりが向上する。
【００３３】という効果がある。
【図面の簡単な説明】
【図１】本発明の実施例１および２のフリップチップ実
装方法を工程順に示す断面図である。
装方法を工程順に示す断面図である。
【図２】図１に示す実施例で実装された半導体素子の断
面図である。
面図である。
【図３】従来のフリップチップ実装方法による半導体素
子の断面図である。
子の断面図である。
１ 回路基板 ２ 絶縁膜 ３ 実装用パッド ４ 封止樹脂ａ ５ 気泡 ６ 半導体素子 ７ バンプ ８ 封止樹脂ｂ ９ 溝
Claims (4)
- 【請求項１】回路基板を覆う絶縁膜に形成され底に実装
用パッドが配設された溝に封止樹脂ａを供給する第１の
供給工程と、この第１の供給工程の次に前記封止樹脂ａ
を真空脱泡する脱泡工程と、この脱泡工程の次に前記回
路基板上の半導体素子の実装部中央に封止樹脂ｂを供給
する第２の供給工程と、前記半導体素子のバンプと前記
実装用パッドとを位置合わせして前記半導体素子を前記
回路基板に押し付けて加熱し前記封止樹脂ａ、ｂを硬化
させる硬化工程とを含むことを特徴とするフリップチッ
プ実装方法。 - 【請求項２】回路基板を覆う絶縁膜に形成され底に実装
用パッドが配設された溝に封止樹脂ａを供給する第１の
供給工程と、この第１の供給工程の次に前記封止樹脂ａ
に超音波振動を与える脱泡工程と、この脱泡工程の次に
前記回路基板上の半導体素子の実装部中央に封止樹脂ｂ
を供給する第２の供給工程と、前記半導体素子のバンプ
と前記実装用パッドとを位置合わせして前記半導体素子
を前記回路基板に押し付けて加熱し前記樹脂封止ａ、ｂ
を硬化させる硬化工程とを含むことを特徴とするフリッ
プチップ実装方法。 - 【請求項３】硬化工程において併わせて樹脂封止ａ、ｂ
の真空脱泡を行うことを特徴とする請求項１または２に
記載のフリップチップ実装方法。 - 【請求項４】硬化工程において併せて樹脂封止樹脂ａ．
ｂに超音波振動を与えることを特徴とする請求項１また
は２に記載のフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29285194A JP2555994B2 (ja) | 1994-11-28 | 1994-11-28 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29285194A JP2555994B2 (ja) | 1994-11-28 | 1994-11-28 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153752A JPH08153752A (ja) | 1996-06-11 |
| JP2555994B2 true JP2555994B2 (ja) | 1996-11-20 |
Family
ID=17787196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29285194A Expired - Lifetime JP2555994B2 (ja) | 1994-11-28 | 1994-11-28 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555994B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036520A (ja) | 1998-05-15 | 2000-02-02 | Nec Corp | フリップチップ実装方法及び装置 |
| JP2004095923A (ja) * | 2002-09-02 | 2004-03-25 | Murata Mfg Co Ltd | 実装基板およびこの実装基板を用いた電子デバイス |
| JP2008004608A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| KR100766503B1 (ko) * | 2006-09-20 | 2007-10-15 | 삼성전자주식회사 | 반도체 소자 패키지 |
| US8587019B2 (en) | 2011-10-11 | 2013-11-19 | Ledengin, Inc. | Grooved plate for improved solder bonding |
| JP7365787B2 (ja) * | 2019-05-10 | 2023-10-20 | 三菱電機株式会社 | 半導体装置、電力変換装置、及び半導体装置の製造方法 |
-
1994
- 1994-11-28 JP JP29285194A patent/JP2555994B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153752A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100341104B1 (ko) | 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체 장치 | |
| KR100443484B1 (ko) | 반도체장치및그제조방법 | |
| JP2571024B2 (ja) | マルチチップモジュール | |
| KR19990082715A (ko) | 반도체장치 | |
| JP3225906B2 (ja) | 表面弾性波素子の実装構造および実装方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JP2555994B2 (ja) | フリップチップ実装方法 | |
| EP1369911A1 (en) | Method of manufacturing semiconductor device | |
| JP3725300B2 (ja) | Ａｃｆ接合構造 | |
| US6943059B2 (en) | Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JPH08139129A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
| JP3501281B2 (ja) | 半導体装置 | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| JP3015273B2 (ja) | Ｉｃチップの実装方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JPH06104311A (ja) | フリップチップおよびフリップチップの封止方法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JPH09260431A (ja) | フリップチップ実装の接続構造 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |