JP3525331B2 - 半導体チップの実装基板および半導体装置の実装方法 - Google Patents
半導体チップの実装基板および半導体装置の実装方法Info
- Publication number
- JP3525331B2 JP3525331B2 JP17489898A JP17489898A JP3525331B2 JP 3525331 B2 JP3525331 B2 JP 3525331B2 JP 17489898 A JP17489898 A JP 17489898A JP 17489898 A JP17489898 A JP 17489898A JP 3525331 B2 JP3525331 B2 JP 3525331B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- circuit board
- thermosetting resin
- dedicated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
プ)を有する裸の半導体素子(以下、半導体チップとい
う)の実装基板、および半導体チップを配線電極を有す
る回路基板上に装着する半導体装置の実装方法に関する
ものである。
として、ボールボンディング法による方法、及びその半
導体チップの回路基板への実装方法が米国特許第466
1192号明細書及び図面に示されている。この方法に
ついて、以下説明する。
の先端から出ているAuのワイヤ16の先端に対し、放
電電極(トーチ)17から数千ボルトの高電圧を印加す
る。これによってトーチ17とワイヤ16の先端に放電
電流が流れている間、ワイヤ16は先端から高温とな
り、図10(b)に示したようにボール18状になる。
キャピラリー15によって、図10(c)に示したよう
に、半導体チップ1の電極パッド2上に固着し、バンプ
底部19を形成した後、キャピラリー15を上方へ引き
上げてワイヤ16を少し引き出し、次いで、図10
(d)に示したように、そのワイヤをバンプ底部19の
上方でルービング20し、その端をバンプ底部19へ固
着し、切断する。このようにしてバンプ3を形成する。
プ3が必要数形成された半導体チップ1を吸着治具21
に吸着し、平坦面を有するステージ22に押し付け、バ
ンプ先端レベルを揃える。さらに、図11(b)に示し
たように、別のステージ23上に形成した厚さ一定の導
電性接着剤層24にバンプ3を接触させ、導電性接着剤
を転写させる。
写された導電性接着剤4を有するバンプ3を回路基板5
の配線電極6に位置合わせして接触させ、導電性接着剤
4を硬化させることにより、半導体チップ1と回路基板
5との電気的接続を行う。
ような従来の方法では、半導体チップ1と回路基板5と
の電気的接続をバンプ3上に形成した導電性接着剤4を
介して行うものであるため、その導電性接着剤を硬化さ
せる際、現在、120℃で2時間加熱しているが、温度
が高くなると、回路基板と半導体チップとの熱膨張係数
の差によって電極接合部に熱歪がかかり、その結果、ク
ラックが発生するという問題があった。
るものであり、回路基板との電極接合部において、熱歪
によるクラックの発生を防止し、品質の高い接合を得る
ようにした半導体チップの実装基板、および半導体チッ
プを回路基板に実装するための半導体装置の実装方法を
提供することを目的とする。
め、本発明に係る半導体チップの実装基板は、配線電極
を有する回路基板と、前記配線電極と電気的に接合する
突起電極を有する半導体チップと、前記半導体チップと
前記回路基板とを機械的に接合するシート状の熱硬化型
樹脂と、前記半導体チップと前記回路基板との隙間を封
止する熱硬化型樹脂とを備えた半導体チップの実装基板
において、前記回路基板における前記シート状の熱硬化
型樹脂が接着される部分に、導体ランドまたはレジスト
等の樹脂膜からなる専用の接着領域を設けたことを特徴
とする。また、本発明に係る半導体チップの実装基板
は、配線電極を有する回路基板に対し、回路形成面に突
起電極を設けた半導体チップを装着するに際し、前記配
線電極と突起電極を位置合わせして電気的に接続すると
ともに、前記半導体チップの周縁部を前記回路基板の対
向する部分にシート状の熱硬化型樹脂で接着し、さら
に、前記シート状の熱硬化型樹脂で囲まれた部分の前記
半導体チップと前記回路基板との隙間に液状の熱硬化型
樹脂を注入し、硬化して封止される半導体チップの実装
基板であって、前記回路基板に、前記液状の熱硬化型樹
脂を前記半導体チップと前記回路基板との隙間に注入す
る孔を設けたことを特徴とする。
は、配線電極を有する回路基板に対し、回路形成面に突
起電極を設けた半導体チップを装着するに際し、前記配
線電極と突起電極を位置合わせして電気的に接続すると
ともに、前記半導体チップの略中央部分を前記回路基板
の対向する部分にシート状の熱硬化型樹脂で接着し、さ
らに、接着したシート状の熱硬化型樹脂の周囲の前記半
導体チップと回路基板との隙間に液状の熱硬化型樹脂を
注入し、硬化して封止する半導体装置の実装方法におい
て、前記回路基板における前記シート状の熱硬化型樹脂
が接着される部分に、導体ランドまたはレジスト等の樹
脂膜からなる専用の接着領域を形成することを特徴とす
る。
は、配線電極を有する回路基板に対し、回路形成面に突
起電極を設けた半導体チップを装着するに際し、前記配
線電極と突起電極を位置合わせして電気的に接続すると
ともに、前記半導体チップの周縁部を前記回路基板の対
向する部分にシート状の熱硬化型樹脂で接着し、さら
に、シート状の熱硬化型樹脂で囲まれた部分の前記半導
体チップと回路基板との隙間に、前記回路基板に設けた
孔から液状の熱硬化型樹脂を注入し、硬化して封止する
ことを特徴とする。
続は導電性接着剤により行い、その導電性接着剤とシー
ト状の熱硬化型樹脂を同時に加熱硬化することができ
る。
脂で半導体チップと回路基板が確実に固着されるので、
回路基板と半導体チップとの熱膨張係数の差による反り
の発生を抑制し、電極接合部のクラックの発生を防止す
ることができ、信頼性の高い半導体装置の実装が得られ
る。また、シート状の熱硬化型樹脂は、供給量が安定
し、かつ時間の経過で濡れ広がって電極部を汚すことが
ない。また、液状の熱硬化型樹脂による封止で、半導体
チップの耐湿および耐熱信頼性を向上することができ
る。
脂が接着される部分に、導体ランドまたはレジスト等の
樹脂膜からなる専用の接着領域を設けてもよい。この専
用の接着領域は、回路基板の接着面を平坦にし、気泡の
巻き込みをなくして密着強度を上げ、したがって、気泡
の熱膨張がないので、耐熱信頼性をさらに高める。ま
た、専用の接着領域を複数の小領域で形成してもよい。
この場合、固着された半導体チップに対し、応力を分散
する作用がある。
等の円形で形成すると、液状の熱硬化型樹脂を充填する
際、樹脂がスムーズに流れ、気泡の発生もなくなる。専
用の接着領域は、その専用領域全体が導体層または樹脂
膜で形成され、あるいはその外形のみが導体または樹脂
で縁取られていてもよい。
て、図面を参照しながら詳細に説明する。
形態1における半導体チップを回路基板へ実装した状態
を示したものである。図1において、1は半導体チッ
プ、2は電極パッド、3は電極パッド2上に形成された
突起電極で、例えば、図10で示した方法で形成され
る。4は導電性接着剤で、図11に示したようにして突
起電極3に転写させたものである。5は回路基板、6は
回路基板5上に形成された配線電極、7は半導体チップ
1と回路基板5とを機械的に接着するシート状の熱硬化
型樹脂、8は、シート状の熱硬化型樹脂7および電極部
分を包み込むようにして、半導体チップ1と回路基板5
との隙間に注入し、硬化した液状の熱硬化型樹脂であ
る。半導体チップ1の回路形成面は液状の熱硬化型樹脂
8により封止されている。
の実装方法について説明する。まず、突起電極3に導電
性接着剤4を付着させた半導体チップ1を用意する。次
に、図2(a)に示したように、回路基板5の半導体チ
ップ装着領域の略中央部にシート状の熱硬化型樹脂7を
仮接着する。または図2(b)に示したように、このシ
ート状の熱硬化型樹脂7を、半導体チップ1の中央部に
仮接着してもよい。
体チップ1の導電性接着剤4が転写された突起電極3を
回路基板5の配線電極6に位置合わせして接触させ、熱
及び圧力を同時に加えて電極部の導電性接着剤4とシー
ト状の熱硬化型樹脂7とを同時に硬化し、電気的接続と
ともに、機械的固着を達成する。
後の半導体チップ1と回路基板5との間のシート状の熱
硬化型樹脂7の周辺に、樹脂注入機25を使用して液状
の熱硬化型樹脂8を注入し、熱を加えて硬化させる。
装置の実装方法によれば、電極接合部の導電性接着剤4
とシート状の熱硬化型樹脂7とを同時かつ短時間(18
0℃、120秒)で硬化することができるとともに、突
起電極3の数が少ない半導体チップ1の接合において
も、シート状の熱硬化型樹脂7で回路基板5と半導体チ
ップ1とを強い機械的強度で接着することができ、回路
基板5の反り等に対しても、信頼性の高い電極接合が得
られ、さらに、液状の熱硬化型樹脂8を充填することに
よって半導体チップ1の回路形成面を十分にシールする
ことができるので、半導体装置としての信頼性を向上す
ることができる。また、半導体チップ1を回路基板5に
接着する熱硬化型樹脂7として、シート状の樹脂を使用
するので、供給量が安定し、かつ時間的経過で濡れ広が
って回路基板5上の配線電極6を汚すこともない。絶縁
性の熱硬化型樹脂としては、エポキシ系樹脂やシリコー
ン系樹脂が使用できる。
が接着される部分に、図3に示したように、予め導体ラ
ンドまたはレジスト等の樹脂膜からなる専用の接着領域
10を設けてもよい。この専用の接着領域10は、回路
基板5上の接着面を平坦にしてシート状の熱硬化型樹脂
7の密着性を高めることができ、例えば、図4に示した
ような配線11がある場合の配線間の凹部に気泡を巻き
込む可能性がなくなり、熱印加時の気泡の膨張で密着強
度が低下するような信頼性の低下はない。
に、菱形にし、液状の熱硬化型樹脂を注入、充填する
際、樹脂が半導体チップ1と回路基板5の隙間を毛細管
現象で接着領域の長い方向にスムーズに浸入していくよ
うにすれば、シート状の熱硬化型樹脂7の後部によどみ
や気泡の発生がなくなる。専用の接着領域10の形状と
しては、外に図7(a)〜(h)で示したような各種の
ものが考えられる。また、専用の接着領域10は、図7
(i)のように、その専用領域全体が導体層または樹脂
膜で形成されてもよいし、あるいは図7(j)のよう
に、その外形のみが導体または樹脂で縁取られていても
よい。
領域10を複数の小領域10a,10b,10cのよう
に形成してもよい。この場合は、シート状の熱硬化型樹
脂7もこれに対応して複数部分7a,7b,7cに分割
する。このようにすると、固着後の半導体チップ1に対
し、応力を分散させることができる。
形態2における半導体チップを回路基板へ実装した状態
を示したものである。図8において、図1と同一名称部
分には同一符号を付してある。ここで、実施の形態1と
異なるところは、半導体チップ1の周縁部と、回路基板
5の対向する部分とをシート状の熱硬化型樹脂7で接着
し、さらに、シート状の熱硬化型樹脂7で囲まれた部分
の半導体チップ1と回路基板5との隙間に、回路基板5
に設けた孔9から液状の熱硬化型樹脂8を注入し、硬化
して封止する点である。
の実装方法について説明する。まず、突起電極3に導電
性接着剤4を付着させた半導体チップ1を用意する。次
に、図9(a)に示したように、回路基板5の、半導体
チップ1の周縁部が対向する部分に、シート状の熱硬化
型樹脂7を仮接着する。
体チップ1の導電性接着剤4が転写された突起電極3を
回路基板5の配線電極6に位置合わせして接触させ、熱
及び圧力を同時に加えて電極部の導電性接着剤4とシー
ト状の熱硬化型樹脂7とを同時に硬化し、電気的接続と
ともに、機械的固着を達成する。
7で囲まれた部分の半導体チップ1と回路基板5との隙
間に、回路基板5に設けた孔9から樹脂注入機25を使
用して液状の熱硬化型樹脂8を注入し、熱を加えて硬化
させる。
装置の実装方法によれば、実施の形態1と同様に、電極
接合部の導電性接着剤4とシート状の熱硬化型樹脂7と
を同時かつ短時間で硬化することができるとともに、突
起電極3の数が少ない半導体チップ1の接合において
も、シート状の熱硬化型樹脂7で回路基板5と半導体チ
ップ1とを強い機械的強度で接着することができ、回路
基板5の反り等に対しても、信頼性の高い電極整合が得
られ、さらに、液状の熱硬化型樹脂8を充填することに
よって半導体チップ1の回路形成面を十分にシールする
ことができるので、半導体装置としての信頼性を向上す
ることができる。また、半導体チップ1を回路基板5に
接着する熱硬化型樹脂7として、シート状の樹脂を使用
するので、供給量が安定し、かつ時間的経過で濡れ広が
って回路基板5上の配線電極6を汚すこともない。上述
したように本実施の形態によれば、回路基板の配線電極
と半導体チップの突起電極とを電気的に接続する際、半
導体チップの一部と回路基板との間を、まず、取り扱い
易いシート状の熱硬化型樹脂を用いて接着して機械的に
固着した後、その固着部の周囲あるいは固着部に囲まれ
た半導体チップと回路基板との隙間に液状の熱硬化型樹
脂を充填して硬化するので、電極部の接合強度を高め、
基板(熱膨張係数70ppm/℃)と半導体チップ(熱
膨張係数3ppm/℃)の熱膨張係数差による電極接合
部への熱歪み(応力)に対して、品質の高い接合を得る
ことができる。さらに半導体チップの回路形成面を液状
の熱硬化型樹脂で封止し、外部と遮断するので、半導体
チップの信頼性を高めることができる。
回路基板の配線電極と半導体チップの突起電極とを電気
的に接続する際、半導体チップの一部と回路基板との間
を、取り扱い易いシート状の熱硬化型樹脂を用いて接着
して機械的に固着し、その固着部の周囲あるいは固着部
に囲まれた半導体チップと回路基板との隙間を熱硬化型
樹脂により封止するので、電極部の接合強度を高め、基
板と半導体チップの熱膨張係数差による電極接合部への
熱歪み(応力)に対して、品質の高い接合を得ることが
できる。さらに半導体チップの回路形成面を熱硬化型樹
脂で封止し、外部と遮断するので、半導体チップの信頼
性を高めることができるという効果を奏する。
回路基板へ実装した状態を示す断面図
断面図
図
図
を示す図
回路基板へ実装した状態を示す断面図
断面図
図
板へ実装する工程断面図
Claims (17)
- 【請求項1】 配線電極を有する回路基板と、前記配線
電極と電気的に接合する突起電極を有する半導体チップ
と、前記半導体チップと前記回路基板とを機械的に接合
するシート状の熱硬化型樹脂と、前記半導体チップと前
記回路基板との隙間を封止する熱硬化型樹脂とを備えた
半導体チップの実装基板において、前記回路基板におけ
る前記シート状の熱硬化型樹脂が接着される部分に、導
体ランドまたはレジスト等の樹脂膜からなる専用の接着
領域を設けたことを特徴とする半導体チップの実装基
板。 - 【請求項2】 配線電極を有する回路基板に対し、回路
形成面に突起電極を設けた半導体チップを装着するに際
し、前記配線電極と突起電極を位置合わせして電気的に
接続するとともに、前記半導体チップの周縁部を前記回
路基板の対向する部分にシート状の熱硬化型樹脂で接着
し、さらに、前記シート状の熱硬化型樹脂で囲まれた部
分の前記半導体チップと前記回路基板との隙間に液状の
熱硬化型樹脂を注入し、硬化して封止される半導体チッ
プの実装基板であって、前記回路基板に、前記液状の熱
硬化型樹脂を前記半導体チップと前記回路基板との隙間
に注入する孔を設けたことを特徴とする半導体チップの
実装基板。 - 【請求項3】 前記配線電極と前記突起電極とを導電性
接着剤により電気的に接続したことを特徴とする請求項
1または2記載の半導体チップの実装基板。 - 【請求項4】 前記導体ランドまたはレジスト等の樹脂
膜からなる専用の接着領域を、複数の小領域から形成し
たことを特徴とする請求項1記載の半導体チップの実装
基板。 - 【請求項5】 前記専用の接着領域を、菱形等の四角形
としたことを特徴とする請求項1または4記載の半導体
チップの実装基板。 - 【請求項6】 前記専用の接着領域を、楕円等の円形と
したことを特徴とする請求項1または4記載の半導体チ
ップの実装基板。 - 【請求項7】 前記専用の接着領域における領域全体
を、導体層または樹脂膜により形成したことを特徴とす
る請求項1,4〜6のいずれか1項記載の半導体チップ
の実装基板。 - 【請求項8】 前記専用の接着領域における外形のみ
を、導体または樹脂により縁取りしたことを特徴とする
請求項1,4〜6のいずれか1項記載の半導体チップの
実装基板。 - 【請求項9】 配線電極を有する回路基板に対し、回路
形成面に突起電極を設けた半導体チップを装着するに際
し、前記配線電極と突起電極を位置合わせして電気的に
接続するとともに、前記半導体チップの略中央部分を前
記回路基板の対向する部分にシート状の熱硬化型樹脂で
接着し、さらに、接着したシート状の熱硬化型樹脂の周
囲の前記半導体チップと回路基板との隙間に液状の熱硬
化型樹脂を注入し、硬化して封止する半導体装置の実装
方法において、前記回路基板における前記シート状の熱
硬化型樹脂が接着される部分に、導体ランドまたはレジ
スト等の樹脂膜からなる専用の接着領域を形成すること
を特徴とする半導体装置の実装方法。 - 【請求項10】 配線電極を有する回路基板に対し、回
路形成面に突起電極を設けた半導体チップを装着するに
際し、前記配線電極と突起電極を位置合わせして電気的
に接続するとともに、前記半導体チップの周縁部を前記
回路基板の対向する部分にシート状の熱硬化型樹脂で接
着し、さらに、前記シート状の熱硬化型樹脂で囲まれた
部分の前記半導体チップと回路基板との隙間に、前記回
路基板に設けた孔から液状の熱硬化型樹脂を注入し、硬
化して封止することを特徴とする半導体装置の実装方
法。 - 【請求項11】 前記配線電極と前記突起電極との電気
的接続を導電性接着剤により行うことを特徴とする請求
項9または10記載の半導体装置の実装方法。 - 【請求項12】 前記導電性接着剤と前記シート状の熱
硬化型樹脂を同時に加熱硬化することを特徴とする請求
項11記載の半導体装置の実装方法。 - 【請求項13】 前記導体ランドまたはレジスト等の樹
脂膜からなる専用の接着領域は、複数の小領域から形成
されていることを特徴とする請求項9記載の半導体装置
の実装方法。 - 【請求項14】 前記専用の接着領域は、菱形等の四角
形であることを特徴とする請求項9または13記載の半
導体装置の実装方法。 - 【請求項15】 前記専用の接着領域は、楕円等の円形
であることを特徴とする請求項9または13記載の半導
体装置の実装方法。 - 【請求項16】 前記専用の接着領域は、その専用領域
全体が導体層または樹脂膜で形成されていることを特徴
とする請求項9,13〜15のいずれか1項記載の半導
体装置の実装方法。 - 【請求項17】 前記専用の接着領域は、その外形のみ
が導体または樹脂で縁取られていることを特徴とする請
求項9,13〜15のいずれか1項記載の半導体装置の
実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17489898A JP3525331B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体チップの実装基板および半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17489898A JP3525331B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体チップの実装基板および半導体装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000012616A JP2000012616A (ja) | 2000-01-14 |
JP3525331B2 true JP3525331B2 (ja) | 2004-05-10 |
Family
ID=15986625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17489898A Expired - Fee Related JP3525331B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体チップの実装基板および半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3525331B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4511266B2 (ja) * | 2004-07-05 | 2010-07-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2006253277A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法 |
JP6479577B2 (ja) | 2015-05-29 | 2019-03-06 | 東芝メモリ株式会社 | 半導体装置 |
-
1998
- 1998-06-22 JP JP17489898A patent/JP3525331B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000012616A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
US6651320B1 (en) | Method for mounting semiconductor element to circuit board | |
JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
KR19990082715A (ko) | 반도체장치 | |
JPH1126922A (ja) | チップ実装方法 | |
JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
JPH0951018A (ja) | 半導体装置およびその製造方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
JP2004039886A (ja) | 半導体装置及びその製造方法 | |
JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
JP2721790B2 (ja) | 半導体装置の封止方法 | |
JP2637684B2 (ja) | 半導体装置の封止方法 | |
JPH02103944A (ja) | 半導体チップの実装方法 | |
JP2002252326A (ja) | 半導体装置の製造方法 | |
JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ | |
JPH09260431A (ja) | フリップチップ実装の接続構造 | |
JP2966354B2 (ja) | 半導体装置の実装方法 | |
JP3059408B2 (ja) | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |