KR19990082715A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR19990082715A
KR19990082715A KR1019990007062A KR19990007062A KR19990082715A KR 19990082715 A KR19990082715 A KR 19990082715A KR 1019990007062 A KR1019990007062 A KR 1019990007062A KR 19990007062 A KR19990007062 A KR 19990007062A KR 19990082715 A KR19990082715 A KR 19990082715A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor chip
semiconductor device
wiring
wiring pattern
Prior art date
Application number
KR1019990007062A
Other languages
English (en)
Other versions
KR100352865B1 (ko
Inventor
무라야마게이
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR19990082715A publication Critical patent/KR19990082715A/ko
Application granted granted Critical
Publication of KR100352865B1 publication Critical patent/KR100352865B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 배선 기판에 가해지는 열응력을 완화하여 단자 접속부의 신뢰성이 높고 또한 값싸게 제조할 수 있는 반도체 장치를 제공한다．
배선 기판(4)의 한쪽 면(4a)에 형성된 배선 패턴(4c)에 반도체칩(2)이 플립칩 접속으로 탑재되고, 상기 배선 기판(4)의 다른 쪽 면(4b)에 상기 배선 패턴(4c)과 전기적으로 접속된 땜납범프(7)가 형성된 반도체 장치(1)에 있어서, 상기 반도체칩(2)이 상기 배선 기판(4)에 엘라스토머층(6) 및 이방 도전성 접착제(5)를 각각 소정 부위에 개재시켜 탑재되고, 상기 반도체칩(2)의 금범프(3)와 상기 배선 기판(4)의 배선 패턴(4c)이 전기적으로 접속되어 있다．

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 배선 기판의 한쪽 면에 형성된 배선 패턴에 반도체칩이 플립칩 접속으로 탑재되고, 상기 배선 기판의 다른 쪽 면에 상기 배선 패턴과 전기적으로 접속된 외부 접속 단자가 형성된 반도체 장치에 관한다．
근래, 반도체 장치가 소형화, 고집적화하여 고밀도 실장화가 촉진하는 가운데, BGA(Ball·Grid·Array)타입의 반도체 장치로 대표되는 것처럼, 배선 기판의 한쪽 면에 형성된 배선 패턴에 반도체칩이 플립칩 접속으로 탑재되고, 상기 배선 기판의 다른 쪽 면에 상기 배선 패턴과 전기적으로 접속된 외부 접속 단자가 형성된 반도체 장치가 사용되고 있다．상기 반도체 장치의 일례를 도 3을 사용하여 설명한다．
도 3에서 51은 BGA 타입의 반도체 장치이며, 이하의 구성을 갖고 있다．반도체칩(52)은 배선 기판(53)의 한쪽 면(53a)에 탑재되고, 전극 단자로서 형성된 땜납범프(54)와 배선 패턴(53c)이 전기적으로 접속되어 있다．이 땜납범프(54)는 예를 들면 상기 반도체칩(52)의 전극 형성면(52a)측에 마스크를 형성하고 땜납 도금을 실시하여 돋우어 형성되어 있다.
상기 반도체칩(52)을 상기 배선 기판(53)의 한쪽 면(53a)에 탑재하고, 상기 땜납범프(54)를 상기 배선 패턴(53c)에 접속한 뒤, 상기 반도체칩(52)의 전극 형성면(52a)과 상기 배선 기판(53)의 한쪽 면(53a) 사이에 언더필이 행하여져서, 도시하지 않는 디스펜서에 의해 에폭시계의 절연성 수지(55)가 충전된다．
또 상기 배선 기판(53)의 다른 쪽 면(53b)에는 상기 한쪽 면(53a)에 형성된 상기 배선 패턴(53c)에 스루홀 도금을 개재하여 접속하는 패드부가 형성되어 있고, 상기 패드부에는 외부 접속 단자가 되는 땜납볼(56)이 접합되어 있다．
상기 반도체 장치(51)는 실장기판(57) 상에 탑재되어 가열됨으로써, 상기 땜납볼(56)이 기판 랜드부(57a)에 접합되어 기판이 실장된다．
도 3에 나타내는 반도체 장치(51)에서는, 배선 기판(53)인 플렉시블 기판이나 양면 동도금 적층기판 등의 유기 재료가 호적하게 사용되기 때문에, 상기 반도체 장치(51)를 비교적 강성이 있는 실장기판(57)에 실장하는 경우에 열팽창계수차에 의해 상기 배선 기판(53)에 열응력이 가해져서, 휘거나 왜곡이 생겨 땜납볼(56)의 접합 부분의 신뢰성이 저하한다．이 경우, 상기 배선 기판(53)과 반도체칩(52) 사이에 충전되어 경화한 절연성 수지(55)에 의해서는 상기 열응력을 흡수할 수 없다．
또 상기 배선 기판(53)과 반도체칩(52)과의 열팽창계수차에 의해, 땜납범프(54)와 배선 패턴(53c)과의 접속 부분의 신뢰성도 저하한다．이들 현상은 상기 반도체칩(52)의 고집적화에 따라 상기 배선 기판(53)이 대형화할수록 현저해진다．
또 상기 반도체칩(52)의 전극 형성면(52a)에 상기 땜납범프(54)를 형성할 경우에는 상기 전극 형성면(52a)에 마스크를 형성하거나, 도금을 실시하는 등의 번잡한 제조 공정을 거쳐 제조되므로, 상기 반도체 장치(51)의 제조 코스트트도 상승한다．
본 발명의 목적은 상기 종래 기술의 과제를 해결하여, 배선 기판에 가해지는 열응력을 완화하고, 단자 접속부의 신뢰성이 높고 또한 값싸게 제조할 수 있는 반도체 장치를 제공하는 것에 있다．
도 1은 반도체 장치의 제조 공정을 나타내는 설명도.
도 2는 도 1의 반도체 장치를 실장기판에 실장한 상태를 나타내는 설명 도.
도 3은 종래의 반도체 장치의 설명도.
(부호의 설명)
1 반도체 장치
2 반도체칩
2a 전극 형성면
3 금범프
4 배선 기판
4a 한쪽 면
4b 다른 쪽 면
4c 배선 패턴
5 이방 도전성 접착제
6 엘라스토머층
7 땜납볼
8 실장기판
8a 기판 랜드부
9 금선
9a 절단면
본 발명은 상기 목적을 달성하기 위해 다음의 구성을 구비한다．
즉 배선 기판의 한쪽 면에 형성된 배선 패턴에 반도체칩이 플립칩 접속으로 탑재되고, 상기 배선 기판의 다른 쪽 면에 상기 배선 패턴과 전기적으로 접속된 외부 접속 단자가 형성된 반도체 장치에 있어서, 상기 반도체칩이 상기 배선 기판에 엘라스토머층 및 접착제층을 각각 소정 부위에 개재시켜서 탑재되고, 상기 반도체칩의 전극 단자와 상기 배선 기판의 배선 패턴이 전기적으로 접속되어 있는 것을 특징으로 한다．
또 상기 접착제층은 이방 도전성 시트로 형성되어 있어도 좋으며, 상기 이방 도전성 시트는 수지계 접착제 중에 금속 입자가 혼입되어 형성된 것이어도 좋다．또 상기 접착제층은 절연성 수지로 형성되어 있어도 좋다．
또 상기 엘라스토머층은 접착성을 가지고 있으며, 상기 배선 기판과 상기 반도체 소자가 접착되어 있어도 좋다．
또 상기 반도체칩의 전극 단자는 와이어 본딩된 와이어가 절단되어 소정 형상으로 성형된 스터드 범프이어도 좋다．
또 상기 배선 기판의 전극 단자 접속 부위에 상기 접착제층이 형성되고, 그 외의 부위에 상기 엘라스토머층이 형성되어 있는 것이 바람직하다．
(발명의 실시예)
이하 본 발명의 호적한 실시예를 첨부 도면을 토대로 하여 상세하게 설명한다．
본 실시예는 칩 사이즈 패키지 중 BGA 타입의 반도체 장치에 대하여 설명하는 것으로 한다．
도 1a~ 도 1f는 반도체 장치의 제조 공정을 나타내는 설명도, 도 2는 도 1의 반도체 장치를 실장기판에 실장한 상태를 나타내는 설명도이다.
우선 BGA 타입의 반도체 장치의 구성에 대하여 도 2를 참조하여 설명한다．
1은 반도체 장치이며, 이하의 구성을 구비하고 있다．2는 반도체칩이며, 그 전극 형성면(2a)에는 전극 단자가 되는 스터드 범프(본 실시예에서는 금범프(3))가 형성되어 있다．4는 상기 반도체칩(2)을 탑재하는 배선 기판이며, 상기 배선 기판(4)의 한쪽 면(4a)의 중앙 부분에 형성된 접착 영역에 상기 반도체칩(2)이 절연성 접착제인 엘라스토머층(6)을 개재하여 접착되어 있다．또 상기 한쪽 면(4a)의 접착 영역의 주위에 형성된 전극 단자 접속 부위에 상당하는 범프 접속 영역에는 이방 도전성 시트인 테이프 형상의 이방 도전성 접착제(5)가 접착되고 있다．상기금범프(3)는 상기 이방 도전성 접착제(5)에 진입하여 상기 배선 기판(4)의 배선 패턴(4c)과 전기적 도통을 취해서 접속되어 있다．자세하게는 상기 이방 도전성 접착제(5)는 수지계 접착제 중에 금속 입자가 혼입하고 있으며, 상기 수지계 접착제가 가열 가압됨으로써 경화·수축하여, 상기 금범프(3)가 상기 금속 입자를 개재하여 상기 배선 패턴(4c)에 압착되어 전기적으로 접속되어 있다．
상기 배선 기판(4)으로서는 절연성 수지 기판(BT기판)에 동박을 접착해서 배선 패턴이 형성된 양면 동도금 적층기판, 또는 폴리이미드 필름 등에 동박을 접착해서 배선 패턴이 형성된 플렉시블 기판 등이 호적하게 사용된다．상기 배선 기판(4)에서는 반도체칩(2)의 탑재 면인 한쪽 면(4a)에 형성된 배선 패턴(4c)과 외부 접속 단자 형성면인 다른 쪽 면(4b)은 스루홀 도금에 의해 전기적 도통이 취해지고 있다．
또 상기 스터드 범프로서 형성된 금범프(3)는 후술한 바와 같이 상기 반도체칩(2)의 전극단 형성면(2a)에 금선(9)을 사용하여 와이어본딩되고, 상기 금선(9)이 절단되어 소정 형상으로 성형되어 있다．
또 상기 반도체칩(2)은 상기 배선 기판(4)의 한쪽 면(4a)에 인쇄 또는 도포된 엘라스토머층(6)을 개재하여 접착되어 있다．또 상기 배선 기판(4)의 다른 쪽 면(4b)에 형성된 패드부에는 외부 접속 단자인 땜납볼(7)이 접합되어 있다．
상기 배선 기판(4)의 한쪽 면(4a)에 형성된 엘라스토머층(6)은 접착성을 가지며, 가열되어 반경화한 상태로 상기 반도체칩(2)이 접착되고, 가열 가압에 의해 상기 반경화 상태의 엘라스토머층(6)을 경화·수축시키는 동시에 이방 도전성 접착제(5)의 수지를 경화·수축시켜서, 금범프(3)를 금속 입자를 개재하여 배선 패턴(4c)에 압착시켜서 전기적 도통을 확실한 것으로 하고 있다．
상술한 바와 같이 구성된 상기 반도체 장치(1)는 실장기판(8) 위에 탑재되어 가열됨으로써, 땜납볼(7)이 기판 랜드부(8a)에 접합하여 기판실장된다.
상기 반도체칩(2)과 상기 배선 기판(4)의 한쪽 면(4a) 사이에 탄성을 가지는 엘라스토머층(6)을 개재시킴으로써, 반도체 장치(1)를 실장기판(8)에 실장할 때의 열팽창계수차에 의해 상기 배선 기판(4)에 열응력이 작용하여도, 상기 엘라스토머층(6)이 상기 배선 기판(4)의 왜곡이나 휘어짐 등의 스트레스를 완화하여 땜납볼(7)의 접합 상태가 안정되고, 실장부의 신뢰성을 향상시킬 수 있다．
또 상기 배선 기판(4)과 반도체칩(2)과의 열팽창계수차에 의해, 상기 금범프(3)와 상기 배선 패턴(4c)과의 접속부에 작용하는 스트레스를 상기 엘라스토머층(6)이 완화시킬 수 있으므로 상기 반도체칩(2)의 전극 단자 접속부의 신뢰성도 향상시킬 수 있다.
또 상기 반도체칩(2)의 금범프(3)와 상기 배선 기판(4)의 배선 패턴(4c) 사이에 이방 도전성 접착제(5)를 개재시켜 전기적으로 접속했으므로, 상기 전극 단자 접속부에 가해지는 스트레스를 완화하는 동시에, 테이프 형상의 상기 이방 도전성 접착제(5)를 상기 배선 기판(4)에 접착하면 되므로, 제조상 작업성이 극히 좋다．
다음에 상기 반도체 장치(1)의 제조 공정에 대하여 도 1a~ 도 1f을 참조하여 구체적으로 설명한다．
도 1a에서, 우선 반도체칩(2)에 전극 단자가 되는 금범프(3)를 형성한다．구체적으로는 상기 반도체칩(2)의 전극 형성면(2a)의 소정 부위에 본딩 실(도시하지 않음)에 의해 금선(9)을 와이어본딩한 뒤, 상기 본딩 실을 끌어당김으로써 상기 금선(9)을 절단한다．다음에 도 1b에서 상기 절단된 금선(9)의 절단면(9a)을 레블러(도시하지 않음)에 의해 압착하여, 거의 균일한 높이의 금범프(3)를 형성한다．
또 도 1c에서 배선 기판(4)의 한쪽 면(4a)의 중앙부에 형성된 접착 영역 엘라스토머층(6)을 인쇄 또는 접착하여 경화해서, 상기 엘라스토머층(6)을 반경화 상태로 해 둔다．다음에 도 1d에서 상기 배선 기판의 한쪽 면(4a) 중 상기 접착 영역의 주위에 형성된 범프 접속 영역(전극 단자 접속 부위)에 테이프 형상의 이방 도전성 접착제(5)를 접착한다．
다음에 도 1b에 나타내는 금범프(3)를 형성한 반도체칩(2)을 그 전극 형성면(2a) 측을 도 1d에 나타내는 배선 기판(4)의 한쪽 면(4a)에 대향하도록 탑재하고, 반경화 상태에 있는 엘라스토머층(6)으로 상기 반도체칩(2)을 접착한다．이 때는 상기 반도체칩(2)의 금범프(3)가 이방 도전성 접착제(5)에 진입한 상태에 있으며, 이 상태로 가열가압함으로써, 상기 엘라스토머층(6)이 경화하여 수축하고, 상기 반도체칩(2)의 접착성이 높아짐과 동시에 상기 이방 도전성 접착제(5)가 경화하여 수축하여, 금범프(3)와 배선 패턴(4c)이 금속 입자를 개재하여 전기적으로 접속된다(도 1e 참조)．상기 금범프(3)와 배선 패턴(4c)과의 접속 상태는 상기 엘라스토머층(6)의 경화·수축에 의해 향상됨과 동시에, 상기 엘라스토머층(6)은 경화후에도 탄성을 가지기 때문에, 상기 배선 기판(4)에 가해지는 열응력을 완화할 수 있다. 또 상기 이방 도전성 접착제(5)의 탄성에 의해, 상기 금범프(3)와 배선패턴(4c)과의 접속부에 가해지는 스트레스를 완화할 수도 있다.
다음에 도 1f에 나타낸 바와 같이, 상기 배선 기판(4)의 다른 쪽 면(4b)에 형성된 패드부에 외부 접속 단자가 되는 땜납볼(7)을 탑재하여 가열함으로써 접합되어 반도체 장치(1)가 제조된다．상기 다른 쪽 면(4b)측에 형성된 땜납볼(7)은 한쪽 면(4a)측에 형성된 배선 패턴(4c)과 스루홀을 개재하여 전기적으로 접속하고 있으며, 금범프(3)를 개재하여 반도체칩(2)과 전기적으로 접속되어 있다．
상술한 도 1f에서 제조된 반도체 장치(1)는 도 2에 나타낸 바와 같이 실장기판(8) 위에 탑재되어 가열함으로써 땜납볼(7)이 기판 랜드부(8a)에 접합하여 기판실장이 행하여진다．
이와 같이 상기 반도체 장치(1)를 상기 실장기판(8)에 실장 할 때에, 배선 기판(4)에 가해지는 열응력은 반도체칩(2)과 배선 기판(4)을 접착하는 엘라스토머층(6)에 의해 완화되므로, 상기 실장기판(8)과 땜납볼(7)과의 접합부의 신뢰성을 높일 수 있다．특히 상기 반도체칩의 고집적화에 따라 상기 배선 기판(4)이 대형화한 경우에는 효과적이다.
또 상기 엘라스토머층(6)의 탄성에 의해 상기 반도체칩(2)에 작용하는 스트레스도 완화할 수 있고, 상기 엘라스토머층(6)의 경화·수축에 의해 금범프(3)가 이방 도전성 접착제(5)를 개재하여 배선 패턴(4c)과 접속하는 전극 단자 접속부의 신뢰성을 높일 수 있다.
또 상기 반도체칩(2)의 전극 단자로서 형성된 상기 금범프(3)를 와이어본딩으로 형성했으므로, 마스크 형성 공정이나 도금 공정을 거쳐 땜납범프를 형성하는경우에 비하여 제조 공정이 간략화되기 때문에, 반도체 장치(1)를 값싸게 제조할 수 있다．
상기 실시예에서는 배선 기판(4)의 범프 접속 영역에 테이프 형상의 이방 도전성 접착제(5)를 접착하고 있었지만, 반도체칩(2)을 엘라스토머층(6)을 개재하여 배선 기판(4)에 탑재하고, 상기 범프 접속 영역에 형성된 배선 패턴(4c)에 금범프(3)를 접합한 뒤, 그 주위를 디스펜서에 의해 에폭시계 절연성 수지를 충전하여 봉지하는 언더필을 하여도 좋다．이 경우에는 수지의 경화·수축에 의해 상기 금범프(3)가 상기 배선 기판(4)의 배선 패턴(4c)에 압착되어 전기적으로 접속된다.
또 상기 실시예에서는 상기 배선 기판(4)의 한쪽 면(4a)의 중앙부에 엘라스토머층(6)을 형성하고, 그 주위의 전극 단자 접속 부위에 이방 도전성 접착제(5)를 형성했었지만, 반도체칩(2)의 종류에 따라 상기 한쪽 면(4a)의 중앙부에 상기 이방 도전성 접착제(5)를 형성하고, 그 주위에 엘라스토머층(6)을 형성하여도 좋다．
상기 반도체 장치는 상기 실시예에 한정되는 것이 아니고, 예를 들면 배선 기판(4)에 형성된 범프 접속 영역에 접속된 금범프(3)의 주위를 광 경화성 절연 수지로 봉지하여도 되는 등, 여러 가지의 반도체 장치에 적용할 수 있어서, 발명의 정신을 일탈하지 않는 범위 내에서 더욱 많은 개량·변경을 실시할 수 있음은 물론이다.
본 발명은 상술한 바와 같이 반도체칩을 배선 기판의 한쪽 면에 탄성을 가지는 엘라스토머층 및 접착제층을 각각 개재시켜 탑재되어 있으므로, 반도체 장치를실장기판에 실장할 때의 기판간의 열팽창계수차에 의해 상기 배선 기판에 열응력이 작용하여도, 상기 엘라스토머층이 상기 배선 기판의 왜곡이나 휘어짐 등의 스트레스를 완화하여, 상기 실장기판에의 접합부의 신뢰성을 향상시킬 수 있다．특히 상기 반도체칩의 고집적화에 따라 상기 배선 기판이 대형화한 경우에는 효과적이다.
또 상기 배선 기판과 상기 반도체칩과의 열팽창계수차에 의해 상기 반도체칩의 접속부에 작용하는 스트레스를 상기 엘라스토머층이 완화하는 동시에, 상기 엘라스토머층의 경화·수축에 의해 상기 반도체칩의 전극 단자와 상기 배선 기판의 한쪽 면에 형성된 배선 패턴과의 전극 단자 접속부의 신뢰성을 향상시킬 수도 있다.
또 상기 반도체칩의 전극 단자와 상기 배선 기판의 배선 패턴 사이에 이방 도전성 시트를 개재하여 전기적으로 접속한 경우에는, 상기 배선 기판에 열응력이 작용하여도 상기 전극 단자 접속부에 가해지는 스트레스를 완화할 수 있고, 테이프 형상의 이방 도전성 시트를 상기 배선 기판의 전극 단자 접속 부위에 접착하면 좋으므로 제조상 작업성이 극히 좋다．
또 상기 반도체칩의 전극 단자로서, 와이어본딩에 의한 스터드 범프가 형성되어 있고, 상기 엘라스토머층도 인쇄 또는 접착에 의해 상기 배선 기판 상에 형성할 수 있으므로, 제조 공정을 간략화하여 반도체 장치를 값싸게 제조할 수 있다．

Claims (7)

  1. 배선 기판의 한쪽 면에 형성된 배선 패턴에 반도체칩이 플립칩 접속으로 탑재되고, 상기 배선 기판의 다른 쪽 면에 상기 배선 패턴과 전기적으로 접속된 외부 접속 단자가 형성된 반도체 장치에 있어서,
    상기 반도체칩이 상기 배선 기판에 엘라스토머층 및 접착제층을 각각 소정 부위에 개재시켜 탑재되고, 상기 반도체칩의 전극 단자와 상기 배선 기판의 배선 패턴이 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치．
  2. 제 1항에 있어서,
    상기 접착제층은 이방 도전성 시트로 형성되어 있는 것을 특징으로 하는 반도체 장치．
  3. 제 2항에 있어서,
    상기 이방 도전성 시트는 수지계 접착제 중에 금속 입자가 혼입되여 형성된 것인 것을 특징으로 하는 반도체 장치．
  4. 제 1항 내지 제 3항 중 어느 한항에 있어서,
    상기 엘라스토머층은 접착성을 가지고 있으며, 상기 반도체칩을 상기 배선 기판에 접착하고 있는 것을 특징으로 하는 반도체 장치．
  5. 제 1항 내지 제 4항 중 어느 한항에 있어서,
    상기 반도체칩의 전극 단자는 와이어본딩된 와이어가 절단되어 소정 형상으로 성형된 스터드 범프인 것을 특징으로 하는 반도체 장치．
  6. 제 1항 내지 제 5항 중 어느 한항에 있어서,
    상기 배선 기판의 전극 단자 접속 부위에 상기 접착제층이 형성되며, 그 외의 부위에 상기 엘라스토머층이 형성되어 있는 것을 특징으로 하는 반도체 장치．
  7. 제 1항, 제 4항 내지 제 6항 중 어느 한항에 있어서,
    상기 접착제층은 절연성 수지로 형성되어 있는 것을 특징으로 하는 반도체 장치．
KR1019990007062A 1998-04-07 1999-03-04 반도체 장치 및 그 제조방법 KR100352865B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-94895 1998-04-07
JP9489598 1998-04-07

Publications (2)

Publication Number Publication Date
KR19990082715A true KR19990082715A (ko) 1999-11-25
KR100352865B1 KR100352865B1 (ko) 2002-09-16

Family

ID=14122780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007062A KR100352865B1 (ko) 1998-04-07 1999-03-04 반도체 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US6081038A (ko)
KR (1) KR100352865B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
JP3844032B2 (ja) * 1998-07-14 2006-11-08 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2000124348A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
AU1219001A (en) * 1999-10-19 2001-04-30 Motorola, Inc. Method of forming a microelectronic assembly
US6331119B1 (en) * 1999-12-28 2001-12-18 International Business Machines Corporation Conductive adhesive having a palladium matrix interface between two metal surfaces
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
EP1448745B1 (en) * 2001-11-28 2009-02-18 Dow Corning Toray Co., Ltd. Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
CN100468674C (zh) * 2004-11-25 2009-03-11 日本电气株式会社 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
JP2009135150A (ja) * 2007-11-28 2009-06-18 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
EP3311408B1 (en) * 2015-06-17 2021-05-19 Intel Corporation Three material high k thermal encapsulant system
ITUB20155111A1 (it) 2015-11-04 2017-05-04 St Microelectronics Srl Dispositivo a semiconduttore e relativo procedimento
US9754914B1 (en) * 2016-05-10 2017-09-05 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
US10083896B1 (en) * 2017-03-27 2018-09-25 Texas Instruments Incorporated Methods and apparatus for a semiconductor device having bi-material die attach layer
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector
JP7091696B2 (ja) * 2018-02-20 2022-06-28 株式会社デンソー 物理量センサおよび半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132138A (ja) * 1987-08-13 1989-05-24 Shin Etsu Polymer Co Ltd Ｉｃチップの電気的接続方法、樹脂バンプ形成材料および液晶表示器
JPH0282633A (ja) * 1988-09-20 1990-03-23 Seiko Epson Corp 半導体素子の実装構造
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09181210A (ja) * 1995-12-27 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09246423A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体装置
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP4094074B2 (ja) * 1996-03-22 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路装置
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置

Also Published As

Publication number Publication date
US6081038A (en) 2000-06-27
KR100352865B1 (ko) 2002-09-16

Similar Documents

Publication Publication Date Title
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US7871865B2 (en) Stress free package and laminate-based isolator package
US6794739B2 (en) Semiconductor device, process for production thereof, and electronic equipment
JP3597754B2 (ja) 半導体装置及びその製造方法
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
KR20030083553A (ko) 반도체 장치 및 그 제조 방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
US20010031515A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP2002134558A (ja) 半導体装置及びその製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP2721790B2 (ja) 半導体装置の封止方法
JP4342577B2 (ja) 半導体チップの実装構造
JP3721986B2 (ja) 半導体装置及びその製造方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP3234062B2 (ja) 半導体パッケージおよびその製造方法
JP3059408B2 (ja) 半導体チップ部品の実装方法及び半導体チップ部品の実装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee