JP2549996B2 - リードフレームおよびこれを用いた集積回路パッケージの製造方法 - Google Patents

リードフレームおよびこれを用いた集積回路パッケージの製造方法

Info

Publication number
JP2549996B2
JP2549996B2 JP7061689A JP6168995A JP2549996B2 JP 2549996 B2 JP2549996 B2 JP 2549996B2 JP 7061689 A JP7061689 A JP 7061689A JP 6168995 A JP6168995 A JP 6168995A JP 2549996 B2 JP2549996 B2 JP 2549996B2
Authority
JP
Japan
Prior art keywords
lead
dummy
lead frame
brazing material
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7061689A
Other languages
English (en)
Other versions
JPH07211846A (ja
Inventor
光雄 水谷
治己 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP7061689A priority Critical patent/JP2549996B2/ja
Publication of JPH07211846A publication Critical patent/JPH07211846A/ja
Application granted granted Critical
Publication of JP2549996B2 publication Critical patent/JP2549996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路を載置して、
プリント配線板等に実装する集積回路パッケージに用い
るリードフレーム、特に余剰ろう材を吸収するためのダ
ミーリードを備えるリードフレームおよびこれを用いた
集積回路パッケージの製造方法に関する。
【0002】
【従来の技術】特公昭62−56665号公報において
は、外部接続端子としてのリードを複数列設してなるリ
ードフレームに余剰ろう材を吸収させるためのダミーリ
ードを形成し、集積回路を載置するためのパッケージ基
盤に形成された導体パターンにリードフレームをろう付
した後に余剰ろう材を吸収したダミーリードを切り離す
集積回路パッケージが開示されている。
【0003】この従来の集積回路パッケージは、図6お
よび図7に示すように、パッケージ基盤100に複数の
リード101をろう付するための複数の導体パターン1
02を形成している。これらの各導体パターン102に
対応して形成されたリードフレーム103は、複数のリ
ード101を連結するリードタイバー104を有し、角
型環状に形成されたろう材105を介して配置されてい
る。ここで、リードフレーム103のリード101列の
両外側には、余剰ろう材を吸収するためのダミーリード
106が形成されている。
【0004】
【発明が解決しようとする課題】しかるに、上記構成の
従来の集積回路パッケージでは、パッケージ基盤100
からの余剰ろう材がダミーリード106を伝ってリード
タイバー104まで流れ、さらにリードタイバー104
を伝ってリード101へ流れ込んだり、ダミーリード1
06から直接リード101へ流れ込んだりする恐れがあ
った。
【0005】このように、余剰ろう材がリード101へ
流れ込んだ場合には、余剰ろう材の付着によりリード1
01上に染みが生じたり、余剰ろう材の厚みにより集積
回路パッケージの完成工程における治具を用いたリード
101の曲げ加工や、各リード101を独立させるため
のリードタイバー104の切断工程の際に、正確な寸法
精度を得ることができなかったりして、各リード101
が不揃いとなるという課題があった。
【0006】本発明の目的は、余剰ろう材がダミーリー
ド、リードタイバーを伝ってリードに流れ込むことを防
止できるリードフレームを提供することにある。また、
ダミーリードから直接リードへの流れ込みを防止できる
リードフレームを提供することにある。そして、隣設す
るリード間のブリッジの形成を防止してショートの発生
を防ぐと共に、リード上の染みの発生を抑え、且つ正確
な寸法精度のリードを容易に得られるリードフレームを
提供することにある。さらには、かかるリードフレーム
を用いて集積回路パッケージを製作することにより、隣
設するリード間のブリッジの形成を防止してショートの
発生を防ぐと 共に、リード上の染みの発生を抑え、且つ
正確な寸法精度のリードを容易に得られる集積回路パッ
ケージの製造方法を提供することにある。
【0007】
【課題を解決するための手段】請求項1に記載の発明
は、外部接続端子としてのリードを複数列設してなるリ
ード列と、余剰ろう材を吸収するためのダミーリード
と、前記リード相互および前記リード列と前記ダミーリ
ードとを繋ぐリードタイバーとを備えたリードフレーム
において、前記ダミーリードは、近傍の他の部分に比べ
て幅が広い少なくとも1以上の幅広部と、該幅広部より
幅が狭い少なくとも1以上の幅狭部とからなる技術手段
を採用した。
【0008】請求項2に記載の発明は、請求項1に記載
のリードフレームに加えて、前記ダミーリードの前記幅
広部の幅を、該幅広部に隣接する前記幅狭部の幅の2倍
以上にした技術手段を採用した。なお、前記幅狭部の幅
を前記リードのリード幅と略同一の幅にしても良い。
【0009】請求項3に記載の発明は、請求項1または
請求項2に記載のリードフレームに加えて、前記幅広部
を前記ダミーリードの先端部に設けた技術手段を採用し
た。
【0010】請求項4に記載の発明は、請求項3に記載
のリードフレームに加えて、前記幅広部を前記ダミーリ
ードの略中間部にも設けた技術手段を採用した。
【0011】請求項5に記載の発明は、請求項3または
請求項4に記載のリードフレームに加えて、前記ダミー
リードの先端部の外形をなす辺のうちの2辺を、前記リ
ードフレームをろう付けするパッケージ基盤の外形をな
す辺に一致するように形成した技術手段を採用した。
【0012】請求項6に記載の発明は、上記リードフレ
ームを用いた集積回路パッケージの 製造方法である。即
ち、外部接続端子としてのリードを複数列設してなるリ
ード列と、余剰ろう材を吸収するためのダミーリードで
あって近傍の他の部分に比べて幅が広い少なくとも1以
上の幅広部と該幅広部より幅が狭い少なくとも1以上の
幅狭部とからなるダミーリードと、前記リード相互およ
び前記リード列と前記ダミーリードとを繋ぐリードタイ
バーとを備えるリードフレームを、表面に複数の導体パ
ターンを備えるパッケージ基盤上に、所定形状に成形し
たろう材を介して載置する工程と、加熱によりろう材を
溶融して、前記リード列の先端部と前記導体パターンを
ろう付すると共に、余剰ろう材を、前記ダミータイバー
の前記幅狭部により前記リードタイバーにろう材の流れ
込みを防止しつつ前記幅広部に吸収する工程とを有する
集積回路パッケージの製造方法である。
【0013】請求項7に記載の発明は、請求項6の集積
回路パッケージの製造方法に加えて、前記ダミーリード
の先端部が前記幅広部であるリードフレームを用いる技
術手段を採用した。
【0014】請求項8に記載の発明は、請求項7に記載
の集積回路パッケージの製造方法に加えて、前記リード
フレームとして、前記パッケージ基盤の外形をなす辺に
一致するように前記ダミーリードの先端部の外形をなす
辺のうちの2辺を形成したリードフレームを用い、該リ
ードフレームを、該ダミーリードの該2辺が前記パッケ
ージ基盤の外形をなす辺に一致するように位置決めして
載置する技術手段を採用した。
【0015】
【作用】請求項1に記載の発明によると、外部接続端子
としての複数のリードをろう付けする際に、複数のリー
ドのろう付けに余剰となった余剰ろう材がダミーリード
に流れ込む。そして、ダミーリードに流れ込んだ余剰ろ
う材が幅狭部よりも幅広部に多く流れ込むと共に、幅広
部より幅狭部への余剰ろう材の流れ込みが堰き止められ
る。これにより、余剰ろう材がダミーリードを伝ってリ
ードタイバーに流れ込むことはない。
【0016】請求項2に記載の発明によると、ダミーリ
ードの幅広部の幅が該幅広部に隣接する幅狭部の幅の2
倍以上とされているので、余剰ろう材が幅狭部よりも幅
広部に吸い寄せられる性能と、幅広部より幅狭部への余
剰ろう材の流れ込みを抑制する性能とがより顕著とな
る。
【0017】請求項3に記載の発明によると、余剰ろう
材がダミーリードの先端部の幅広部に吸い寄せられる。
そして、先端部の幅広部より幅狭部の方が幅が狭く流れ
難くなっているので、先端部の幅広部に流れ込んだ余剰
ろう材の大部分は先端部の幅広部にて堰き止められ、先
端部の幅広部を越えて幅狭部、リードタイバーを伝いリ
ードへ流れ込む余剰ろう材はなくなる。
【0018】請求項4に記載の発明によると、余剰ろう
材がダミーリードの先端部の幅広部に吸い寄せられる。
そして、先端部の幅広部より幅狭部の方が幅か狭く流れ
難くなっているので、先端部の幅広部に流れ込んだ余剰
ろう材の大部分は先端部の幅広部にて堰き止められる。
それでも、その先端部の幅広部を余剰ろう材が越えた場
合には、幅狭部を通って次の略中間部の幅広部に吸い寄
せられて堰き止められる。これにより、略中間部の幅広
部を越えてリードタイバーを伝いリードに流れ込む余剰
ろう材はなくなる。
【0019】請求項5に記載の発明によると、ダミーリ
ードの先端部の外形をなす辺のうちの2辺を、パッケー
基盤の外形をなす辺に一致させることにより、ダミー
リードの先端部とパッケージ基盤との位置合わせが容易
になされ得る
【0020】請求項6に記載の発明によると、溶融した
ろう材が、導体パターンとリードの間に浸透して両者を
ろう付けすると共に、余剰ろう材がダミーリードに流れ
込み、さらには幅広部に吸い寄せられる。これにより、
余剰ろう材による隣接するリード間のろう材によるブリ
ッジが防止される。一方、幅狭部があるため幅広部に吸
い寄せられた余剰ろう材は堰き止められて、ダミーリー
ド、リードタイバーを 経由してリードに流れ込むことが
なくなる。
【0021】請求項7に記載の発明によると、余剰ろう
材がダミーリードの先端部の幅広部に吸い寄せられる。
これにより、余剰ろう材による隣接するリード間のろう
材によるブリッジが防止される。一方、幅狭部があるた
め先端部の幅広部に吸い寄せられた余剰ろう材は堰き止
められて、ダミーリード、リードタイバーを経由してリ
ードに流れ込むことがなくなる。
【0022】請求項8に記載の発明によると、ダミーリ
ードの先端部の2辺とパッケージ基盤の外形をなす辺と
が一致するようにリードフレームと位置決めすれば、リ
ード列の位置決めをも可能となる。
【0023】
【発明の効果】請求項1ないし請求項5に記載の発明
は、ダミーリードに、余剰ろう材を吸い寄せる幅広部
と、余剰ろう材が流れ難い幅狭部を設けているため、ダ
ミーリードに流れ込んだ余剰ろう材が幅広部にて堰き止
められるので、ダミーリードに流れ込んだ余剰ろう材が
ダミーリード、リードタイバーを伝ってリードに流れ込
むことを防止することができる。
【0024】したがって、ダミーリードの幅広部に余剰
ろう材が吸い寄せられるので、余剰ろう材が隣設する2
つのリード間でブリッジを形成することによるショート
の発生を防止できる上に、余剰ろう材の付着によるリー
ド上の染みの発生を抑制できる。また、複数のリードの
曲げ加工や切断加工の際に、正確な寸法精度のリードを
得ることができ、各リードの製品不良を減少することが
できる。請求項5に記載の発明は、ダミーリードの先端
部とパッケージ基盤との位置合わせが非常に容易とな
る。
【0025】これらのリードフレームを用いた請求項6
〜8の集積回路パッケージの製造方法の発明において
は、ろう材の溶融により、リード列と導体パターンがろ
う付け できると共に、余剰ろう材がダミーリードの幅広
部に吸収されるので、余剰ろう材が隣接する2つのリー
ド間でろう材のブリッジを形成することはなく、リード
間のショートの発生を防止できる。また、余剰ろう材が
ダミーリードからリードタイバーを通じてリードに流れ
込むことがないので、リードでの染みの発生を防止する
ことができる。これらにより、リードをろう付けする工
程あるいは鍍金工程における製品不良を減少することが
できる。また、余剰ろう材がリードに流れ込まないの
で、リードの厚みが変化せず、リードの曲げ加工や切断
加工工程においても正確な寸法のリードを得ることがで
き、かかる工程での製品不良を減少することができる。
特に、請求項8に記載の発明は、ダミーリードの先端部
の辺が、パッケージ基盤の外形をなす辺に一致するよう
にリードフレームを位置決めすることにより、導体パタ
ーンとリード列とを容易に位置合わせでき、位置合わせ
作業が簡易にすることができる。
【0026】
【実施例】本発明のリードフレームの一実施例を図1な
いし図5に基づき説明する。図1は本発明の一実施例を
採用した集積回路パッケージを示す。1は集積回路パッ
ケージ(以下ICパッケージと呼ぶ)を示す。ICパッ
ケージ1は、多層セラミック製の方形状パッケージ基盤
2、該パッケージ基盤2にろう付される外部接続端子と
してのリードフレーム3、およびパッケージ基盤2とリ
ードフレーム3とをろう付するためのろう材4を備え
る。
【0027】パッケージ基盤2は、回路基盤であって、
図2にも示すように、複数のグリーンシート(未焼結セ
ラミック生地)にタングステン(W)やモリブデン(M
o)等の導体ペーストをスクリーン印刷し、熱圧着によ
り各グリーンシートを積層した後に、加湿雰囲気の水素
炉中において高温焼成されてなる。また、高温焼成によ
りパッケージ基盤2の表面には複数の端子としての導体
パターン21が形成されている。導体パターン21に
は、集積回路(以下ICチップと呼ぶ)と外部との電気
的接続を行うためのワイヤボンディングや、リードフレ
ーム3のろう付を可能にするためニッケル鍍金が施され
る。そして、パッケージ基盤2は、リードフレーム3を
ろう付した後に、腐食の防止、およびICチップの載置
やワイヤボンディングを確実に行い、ICとしての特性
の向上のために、さらにニッケルおよび金の電気鍍金が
施される。
【0028】リードフレーム3は、図4にも示すよう
に、エッチングにより形成され、複数列設されたリード
31、該リード31列の両外側より内側に突設された複
数のダミーリード32、および各リード31と各ダミー
リード32を連結する角型環状のリードタイバー33か
らなる。
【0029】各リード31は、内側端部(先端部)が各
リード31に対応したパッケージ基盤2の各導体パター
ン21にろう付され、外側端部(他端部)がリードタイ
バー33を介してダミーリード32に連結している。ま
た、リード31は、ICチップを載置した後の最終工程
において、各リード31を独立させるために、リードタ
イバー33との連結部分が切り離される。
【0030】ダミーリード32は、図5にも示すよう
に、内側端部(先端部)がパッケージ基盤2のコーナー
部22にろう付され、外側端部(他端部)がリードタイ
バー33を介して各リード31に連結している。また、
ダミーリード32は、パッケージ基盤2のコーナー部2
2にろう付される部分に、余剰ろう材を吸収するための
余剰ろう材吸収部としての第1幅広部34を形成してい
る。さらに、第1幅広部34と外側端部との間に、余剰
ろう材を吸収するための余剰ろう材吸収部としての第2
幅広部35を形成している。
【0031】第1幅広部34は、ダミーリード32の内
側端部に設けられ、幅狭部36、37より幅広の正方形
状で且つ平板状に形成されている。そして、図示左側の
ダミーリード32の第1幅広部34と図示右側のダミー
リード32の第1幅広部34とは、その第1幅広部34
の外形をなす辺のうちの2辺が、パッケージ基盤2の外
形をなす辺に一致するようにパッケージ基盤2の各コー
ナー部22上に位置されている。なお、図示左側のダミ
ーリード32の第1幅広部34は、幅狭部36よりも図
示左方向の一方のみに突き出すように形成されている。
また、図示右側のダミーリード32の第1幅広部34
は、幅狭部36よりも図示右方向の一方のみに突き出す
ように形成されている。
【0032】第2幅広部35は、ダミーリード32の略
中間部に設けられ、第1幅広部34と同一幅で、同一の
形状に形成されている。なお、図示左側および図示右側
のダミーリード32の第2幅広部35は、幅狭部37よ
りも図示左右方向の両方向に同じ量だけ突き出すように
形成されている。そして、第1幅広部34および第2幅
広部35の幅は、各リード31のリード幅や、ダミーリ
ード32の幅狭部38、37の幅より少なくとも2倍以
上幅広であることが望ましい。
【0033】幅狭部36、37は、各リード31のリー
ド幅と同一の幅を有し、第1、第2幅広部34、35よ
りパッケージ基盤2の各コーナー部22から遠ざかる方
向へ延長されている。幅狭部36は、第1幅広部34と
第2幅広部35を繋ぐもので、リードタイバー33の1
辺の延長方向に対して直交する方向より傾斜するよう
に、すなわち、リード31列の両外側のリード31より
遠ざかる方向に傾斜するように配されている。また、幅
狭部37は、第2幅広部35とリードタイバー33の1
辺とを繋ぐもので、リードタイバー33の1辺の延長方
向に対して直交する方向(垂直)に配されている。ここ
で、本実施例では、金鍍金工程における金の無駄使用を
防止するために、リードフレーム3をパッケージ基盤2
の各導体パターン21にろう付した後にダミーリード3
2のみを切断する。
【0034】リードタイバー33は、各リード31と各
ダミーリード32を内側方向に向かって櫛状に突設して
いる。ろう材4は、融点780℃以上の銀ろうを採用し
ており、ろう材4の取扱いを簡便にするために、図3に
示すように、リード31のろう付部分に対応するように
角型環状に形成されている。
【0035】本実施例のICパッケージ1の作用を図1
ないし図5に基づき説明する。方形状に形成したパッケ
ージ基盤2の導体パターン21上に角型環状に形成した
ろう材4を介してリードフレーム3を配置する。このと
き、各ダミーリード32の第1幅広部34の外形をなす
辺のうちの2辺を、パッケージ基盤2の外形をなす辺に
一致させることにより、各ダミーリード32とパッケー
ジ基盤2との位置合わせを容易に行うことができる。
【0036】これにより、リード31列は各ダミーリー
ド32とリードタイバー33を介して一体成形されてい
るので、各ダミーリード32とパッケージ基盤2との位
置合わせを行うと、各リード31とパッケージ基盤2の
導体パターン21との位置合わせも容易に行うことがで
きる。
【0037】そして、治具を使用して押圧保持する。そ
の後に、ろう材4の融点(例えば800℃)まで加熱し
てろう材4を溶融させると、最寄りのリード31の内側
端部と導体パターン21の1つのパターン(端子)との
間に毛管現象によりろう材4が侵入していく。その後
に、冷却してろう材4を固めることによって、パッケー
ジ基盤2の導体パターン21にリードフレーム3が一体
的にろう付される。
【0038】ここで、取扱いを簡便にするために角型環
状に形成したろう材4は、リード31の内側端部がろう
付されないパッケージ基盤2の各コーナー部22におい
て過剰となるが、リードフレーム3にダミーリード32
を形成しているので、パッケージ基盤2の各コーナー部
22において過剰となった余剰ろう材は、全て各ダミー
リード32の第1幅広部34に流れ込む。このため、余
剰ろう材が隣設する2つのリード31間でブリッジを形
成したり、リード31の先端部の方へ流れたりすること
を防止することができる。
【0039】さらに、ダミーリード32には、パッケー
ジ基盤2のコーナー部22にろう付される部分に第1幅
広部34、および第1幅広部34とリードタイバー33
との間に第2幅広部35を一体成形している。また、第
1幅広部34と第2幅広部35との間に幅狭部36、お
よび第2幅広部35とリードタイバー33との間に幅狭
部37を一体成形している。このため、各ダミーリード
32の第1幅広部34に吸い寄せられた余剰ろう材の大
部分は、第1幅広部34より幅狭部36の方が幅が狭く
ろう材が流れ難くなっているので、第1幅広部34にて
堰き止められる。
【0040】しかし、第1幅広部34を余剰ろう材が越
えた場合でも、第2幅広部35より幅狭部36、37の
方が幅が狭くろう材が流れ難くなっているので、幅狭部
36を通って次の第2幅広部35に吸い寄せられて堰き
止められる。これにより、第2幅広部35を越えて幅狭
部37に流れ込む余剰ろう材はなくなるので、各ダミー
リード32の幅狭部37およびリードタイバー33を伝
って各リード31へ余剰ろう材が流れ込むことを防止で
きる。
【0041】そして、金鍍金工程における金の無駄使用
を防止するために、ダミーリード32のみを切断する。
さらに、パッケージ基盤2およびリード31にニッケル
および金の電気鍍金を施す。このとき、余剰ろう材は、
第1幅広部34および第2幅広部35によりダミーリー
ド32およびリードタイバー33を伝ってリード31へ
の流れ込みを防止しているので、ニッケルおよび金の電
気鍍金後の余剰ろう材の付着によるリード31上の染み
の発生を防止できる。
【0042】また、ICパッケージ1の完成工程におけ
る治具を用いたリード31の曲げ加工や、各リード31
を独立させるためのリード31のリードタイバー33と
の連結部分の切断工程を簡便に行うことができる。この
ため、正確な寸法精度のリード31を得ることができ、
各リード31の製品不良を減少することができる。
【0043】
【変形例】本実施例では、角型形状のリードタイバーの
2辺より内側に向かって複数のリードおよびダミーリー
ドを突設したリードフレームを採用したが、角型形状の
リードタイバーの4辺のうち少なくとも1辺より内側に
向かって複数のリードおよびダミーリードを突設したリ
ードフレームを採用しても良く、直線形状、円形状等の
リードタイバーより内側に向かって複数のリードおよび
ダミーリードを突設したリードフレームを採用しても良
い。
【0044】余剰ろう材を吸収するためのダミーリード
の形状は、本実施例の形状に限定する必要はなく、本発
明より逸脱しない範囲内で種々変更することができる。
また、本実施例では、ダミーリードに余剰ろう材吸収部
(幅広部)を2箇所設けたが、ダミーリードに余剰ろう
材吸収部(幅広部)を1箇所又は3箇所以上設けること
ができる。
【図面の簡単な説明】
【図1】パッケージ基盤にリードフレームをろう付した
状態を示す平面図である。
【図2】パッケージ基盤(回路基盤)の平面図である。
【図3】ろう材の平面図である。
【図4】リードフレームの平面図である。
【図5】パッケージ基盤にリードフレームをろう付した
状態の要部を示す斜視図である。
【図6】パッケージ基盤に従来のリードフレームをろう
付した状態を示す平面図である。
【図7】従来のリードフレームをろう付けするのに用い
たパッケージ基盤の平面図である。
【符号の説明】
1 ICパッケージ(集積回路パッケージ) 2 パッケージ基盤(回路基盤) 3 リードフレーム 4 ろう材 21 導体パターン 31 リード 32 ダミーリード 33 リードタイバー 34 第1幅広部 35 第2幅広部 36、37 幅狭部

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 外部接続端子としてのリードを複数列設
    してなるリード列と、余剰ろう材を吸収するためのダミ
    ーリードと、前記リード相互および前記リード列と前記
    ダミーリードとを繋ぐリードタイバーとを備えたリード
    フレームにおいて、 前記ダミーリードは、近傍の他の部分に比べて幅が広い
    少なくとも1以上の幅広部と、該幅広部より幅が狭い少
    なくとも1以上の幅狭部とからなることを特徴とするリ
    ードフレーム。
  2. 【請求項2】 請求項1に記載のリードフレームにおい
    て、 前記ダミーリードの前記幅広部の幅を、該幅広部に隣接
    する前記幅狭部の幅の2倍以上にしたことを特徴とする
    リードフレーム。
  3. 【請求項3】 請求項1または請求項2に記載のリード
    フレームにおいて、 前記幅広部を前記ダミーリードの先端部に設けたことを
    特徴とするリードフレーム。
  4. 【請求項4】 請求項3に記載のリードフレームにおい
    て、 前記幅広部を前記ダミーリードの略中間部にも設けたこ
    とを特徴とするリードフレーム。
  5. 【請求項5】 請求項3または請求項4に記載のリード
    フレームにおいて、 前記ダミーリードの先端部の外形をなす辺のうちの2辺
    を、前記リードフレームをろう付けするパッケージ基盤
    の外形をなす辺に一致するように形成したことを特徴と
    するリードフレーム。
  6. 【請求項6】 外部接続端子としてのリードを複数列設
    してなるリード列と、余剰ろう材を吸収するためのダミ
    ーリードであって近傍の他の部分に比べて幅が広い少な
    くとも1以上の幅広部と該幅広部より幅が狭い少なくと
    も1以上の幅狭部とからなるダミーリードと、前記リー
    ド相互および前記リード列と前記ダミーリードとを繋ぐ
    リードタイバーとを備えるリードフレームを、表面に複
    数の導体 パターンを備えるパッケージ基盤上に、所定形
    状に成形したろう材を介して載置する工程と、 加熱によりろう材を溶融して、前記リード列の先端部と
    前記導体パターンをろう付すると共に、余剰ろう材を、
    前記ダミータイバーの前記幅狭部により前記リードタイ
    バーにろう材の流れ込みを防止しつつ前記幅広部に吸収
    する工程とを有する集積回路パッケージの製造方法。
  7. 【請求項7】 前記ダミーリードの先端部が前記幅広部
    であるリードフレームを用いることを特徴とする請求項
    6に記載の集積回路パッケージの製造方法。
  8. 【請求項8】 前記リードフレームとして、前記パッケ
    ージ基盤の外形をなす辺に一致するように前記ダミーリ
    ードの先端部の外形をなす辺のうちの2辺を形成したリ
    ードフレームを用い、 該リードフレームを、該ダミーリードの該2辺が前記パ
    ッケージ基盤の外形をなす辺に一致するように位置決め
    して載置することを特徴とする請求項7に記載の集積回
    路パッケージの製造方法。
JP7061689A 1995-02-23 1995-02-23 リードフレームおよびこれを用いた集積回路パッケージの製造方法 Expired - Fee Related JP2549996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7061689A JP2549996B2 (ja) 1995-02-23 1995-02-23 リードフレームおよびこれを用いた集積回路パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7061689A JP2549996B2 (ja) 1995-02-23 1995-02-23 リードフレームおよびこれを用いた集積回路パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH07211846A JPH07211846A (ja) 1995-08-11
JP2549996B2 true JP2549996B2 (ja) 1996-10-30

Family

ID=13178485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7061689A Expired - Fee Related JP2549996B2 (ja) 1995-02-23 1995-02-23 リードフレームおよびこれを用いた集積回路パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2549996B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922551B2 (ja) * 2002-07-16 2007-05-30 株式会社住友金属エレクトロデバイス 高周波用伝送線路基板
CN100428458C (zh) * 2005-11-10 2008-10-22 南茂科技股份有限公司 用于封装的柔性基板
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127831A (ja) * 1983-01-12 1984-07-23 松下電器産業株式会社 チツプ形アルミ電解コンデンサ
JPS6352451A (ja) * 1986-08-22 1988-03-05 Hitachi Vlsi Eng Corp レジン封止型半導体装置
JPS63141331A (ja) * 1986-12-03 1988-06-13 Nec Corp テ−プキヤリア半導体装置用リ−ドフレ−ム

Also Published As

Publication number Publication date
JPH07211846A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
US7361983B2 (en) Semiconductor device and semiconductor assembly module with a gap-controlling lead structure
US4681656A (en) IC carrier system
US7675144B2 (en) Method of making wireless semiconductor device, and leadframe used therefor
CN1930927B (zh) 构造电子组件的方法
US5421081A (en) Method for producing electronic part mounting structure
US20050189627A1 (en) Method of surface mounting a semiconductor device
JPS63254634A (ja) ワイヤボンド形マイクロヒューズ及びその製造方法
KR100730850B1 (ko) 칩 저항기 및 그 제조 방법
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP2549996B2 (ja) リードフレームおよびこれを用いた集積回路パッケージの製造方法
JP4023971B2 (ja) チップ型半導体装置
JP3022049B2 (ja) チップ部品型の発光ダイオードの実装方法
CN112447651A (zh) 具有三维导热焊盘的电子设备
JP2000058739A (ja) 半導体装置およびその製造に用いるリードフレーム
JP3848247B2 (ja) チップ抵抗器およびその製造方法
JPH08162329A (ja) チップインダクタ及びその製造方法
JP4225164B2 (ja) 配線基板の製造方法
JP4137782B2 (ja) リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH07312403A (ja) 半導体装置及びその製造方法及び実装基板
CN113035793A (zh) 芯片的制作方法
JP2022144070A (ja) 半導体部品の製造方法
CN117712077A (zh) 利用引线***进行引线壁接合的引线框安装
JPH0739220B2 (ja) クリ−ム半田印刷用スクリ−ンマスク
JPH0629443A (ja) 混成集積回路の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees