CN112447651A - 具有三维导热焊盘的电子设备 - Google Patents

具有三维导热焊盘的电子设备 Download PDF

Info

Publication number
CN112447651A
CN112447651A CN202010793845.6A CN202010793845A CN112447651A CN 112447651 A CN112447651 A CN 112447651A CN 202010793845 A CN202010793845 A CN 202010793845A CN 112447651 A CN112447651 A CN 112447651A
Authority
CN
China
Prior art keywords
leads
thermally conductive
conductive pad
spaced apart
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010793845.6A
Other languages
English (en)
Inventor
S·周
Y-H·钱
S·A·库梅尔
B-H·潘
P-C·黄
F·于
C-C·胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112447651A publication Critical patent/CN112447651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请公开一种电子设备(100)，其包括封装结构(110)，该封装结构(110)具有沿第一方向(X)间隔开的相对的第一侧面(101)和第二侧面(102)、沿第二方向(Y)间隔开的相对的第三侧面(103)和第四侧面(104)、沿第三方向(Z)间隔开的相对的第五侧面(105)和第六侧面(106)，第一方向(X)、第二方向(Y)和第三方向(Z)彼此正交。一组第一引线(111)从第一侧面(101)沿第一方向(X)向外延伸，一组第二引线(112)从第二侧面(102)沿第一方向(X)向外延伸，并且导热焊盘(120)包括沿第五侧面(105)的一部分延伸的第一部分(121)和沿第三侧面(103)的一部分延伸的第二部分(122)，以促进冷却和焊接到主机印刷电路板时的视觉焊接检查。

Description

具有三维导热焊盘的电子设备
背景技术
集成电路和其他封装的电子设备包括可以焊接到主机印刷电路板(PCB)的引脚或引线，以将设备内部的组件端子电连接到PCB的其他组件或电路。引线通常沿设备封装的两个侧面或更多侧面定位。可以将导热焊盘(有时称为功率焊盘)沿电子设备封装的底部定位，以便焊接到主机PCB的导电焊盘，以将热量从电子设备带走。热量传递性能可能受导热焊盘的尺寸以及与主机PCB的焊料连接的质量的限制。然而，考虑到给定导热焊盘与其他底部侧面导热焊盘和/或设备引线之间的任何适用的隔离间隔要求，设备封装的底部侧面可能在可用导热焊盘面积方面受到限制。此外，由于焊接点位于设备封装下方，因此无法视觉检查或通过相机检查底部侧面导热焊盘和相关联的PCB焊盘之间的焊点或焊接点的质量。
发明内容
一种电子设备包括封装结构，该封装结构具有：沿第一方向间隔开的相对的第一侧面和第二侧面、沿第二方向间隔开的相对的第三侧面和第四侧面、沿第三方向间隔开的相对的第五侧面和第六侧面，第一方向、第二方向和第三方向彼此正交。一组第一引线沿第一方向从第一侧面向外延伸，一组第二引线沿第一方向从第二侧面向外延伸，并且导热焊盘包括沿第五侧面的一部分延伸的第一部分，和沿第三侧面的一部分延伸的第二部分。
一种引线框架包括：沿第一方向延伸的一组第一引线、沿第一方向延伸的与第一引线间隔开的一组第二引线，以及与第一引线和第二引线间隔开的导热焊盘。导热焊盘包括第一部分，该第一部分沿第二方向延伸并且在第一方向和第二方向的平面中与第一引线和第二引线共面。导热焊盘还包括第二部分，该第二部分从第一部分的端部沿与第一方向和第二方向的平面成非零角度的方向延伸。
一种方法包括：提供引线框架，该引线框架具有沿第一方向延伸的一组第一引线、沿第一方向延伸的一组第二引线、与第一引线和第二引线间隔开的导热焊盘，以及管芯附接焊盘。导热焊盘包括第一部分和第二部分，该第一部分与第一引线和第二引线共面并且沿与第一方向正交的第二方向延伸，该第二部分从第一部分的端部沿与第一方向和第二方向的平面成非零角度的方向延伸。该方法还包括：将半导体管芯附接到引线框架的管芯附接焊盘；将键合线附接在半导体管芯的相应键合焊盘与引线框架的第一引线和第二引线中的至少一些之间；以及将半导体管芯、管芯附接焊盘的一部分、第一引线和第二引线的一部分，以及导热焊盘的第一部分和第二部分的一部分封闭在封装结构中，该封装结构暴露导热焊盘的第一部分和第二部分的一部分。
附图说明
图1是具有在封装结构的底部和端部上延伸的三维导热焊盘的电子设备的底部透视图。
图2是图1的电子设备的顶部透视图。
图3是封装电子设备的方法的流程图。
图4是具有三维导热焊盘的引线框架的局部顶部平面图。
图5是沿图4中的线5-5截取的引线框架的一部分的局部截面侧视图。
图6是图4和图5的引线框架的一部分的局部顶部透视图，其中半导体管芯附接到管芯附接焊盘，并且分流组件附接到三维导热焊盘。
图7是图4-图6的引线框架的一部分的局部顶部透视图，其中键合线焊接在引线框架的第一引线和第二引线、半导体管芯和分流组件之间。
图8是模制之后的引线框架的局部顶部平面图。
图9是在档杆之后的引线框架的局部顶部平面图。
图10是在引线修整工艺之后的引线框架的局部顶部平面图。
图11是引线成形工艺之后的电子设备的局部顶部平面图。
具体实施方式
在附图中，相似的附图标记始终指代相似的元件，并且各种特征不一定按比例绘制。而且，术语“耦合”或“耦接”包括间接或直接电连接或机械连接或其组合。例如，如果第一设备耦合到第二设备或与第二设备耦合，则该连接可以通过直接电连接，或者通过经由一个或多个中间设备和连接的间接电连接。在下文中，在功能的上下文中描述了各种电路、***和/或组件的一个或多个操作特性，所述功能在某些情况下是在电路通电和操作时由各种结构的配置和/或互连产生的。
图1和图2示出示例电子设备100的相应底部和顶部透视图，该示例电子设备100具有由封装结构110限定的六个侧面101-106。在一个示例中，设备100是集成电路，该集成电路包括至少部分地被封装结构110封闭或包封的多个电子组件。在另一个示例中，设备100可以是封装的电子组件，诸如传感器。封装结构110可以是任何合适的电绝缘材料，诸如模制塑料、陶瓷等。所示示例具有薄型缩小小尺寸封装(TSSOP)形状，但是在其他实施方式中可以使用其他形状和形状因子。
封装结构110具有细长矩形形状，该细长矩形形状具有分别相对的第一侧面101和第二侧面102。侧面101和102沿第一方向(例如，附图中的X方向)彼此间隔开。封装结构110还包括分别相对的第三侧面103和第四侧面104。第三侧面103和第四侧面104沿第二方向(例如，附图中的Y方向)彼此间隔开，其中第二方向Y与第一方向X正交。封装结构110还包括分别相对的第五(例如，底部)侧面105和第六(例如，顶部)侧面106。第五侧面105和第六侧面106沿第三方向(例如，附图中的Z方向)彼此间隔开。第三方向与第一方向X和第二方向Y正交(例如，相应第一方向X、第二方向Y和第三方向Z彼此正交)。在一个示例中，第五侧面105是平面的以提供平坦的底部侧面，尽管不是所有可能的实施方式都要求如此。在一个示例中，相应第一侧面101、第二侧面102、第三侧面103和第四侧面104包括与相应底部(例如，第五)侧面105和顶部(例如，第六)侧面106相邻的上斜面部分和下斜面部分，尽管不是所有可能的实施方式都要求如此。
细长的第一侧面101和第二侧面102分别具有相关联的引线。在该示例中的引线包括从第一侧面101向外延伸的一组第一引线111，以及从相对的第二侧面102向外延伸的一组第二引线112。第一引线111中的相应引线从第一侧面101沿第一方向X向外延伸，并且第二引线112中的相应引线从第二侧面102沿第一方向X向外延伸。在每一组中，引线111、112沿第二方向Y彼此间隔开，例如，以均匀引线间距图案，尽管不是所有可能的实施方式都需要均匀间隔和均匀引线形状。
在一个示例中，引线111和112形成为如图1和图2所示的鸥翼形状。在该示例中，单独的第一引线111和第二引线112包括从第一侧面101和第二侧面102中的相应一个向外延伸的第一部分，以及从第一部分朝向第五侧面105的平面(例如，附图中的X-Y平面)并且远离第四侧面104的平面延伸的第二部分，以及从第二部分延伸的第三部分。引线111和112的相应第三部分包括与第五侧面105的平面间隔开并且超出第五侧面105的平面的表面，以允许焊接到主机印刷电路板，例如，如图2所示。在其他实施方式中可以形成其它形状，诸如J引线等。
在一个示例中，电子设备100包括传感器电路，该传感器电路具有半导体管芯和低温系数传感器分流器(例如，下面的图6和图7)。图1示出电子设备100的底部，其包括二维、三维导热焊盘120。在一个示例中，导热焊盘120是或包括导热且导电材料，诸如铜、铝等。在其他实施方式中，可以使用单个三维导热焊盘，或者可以提供通常三个以上的三维导热焊盘120。在图1和图2的示例中，分流器的两个间隔开的部分(图1中未示出)在内部焊接或以其他方式连接到相应导热焊盘120的封闭部分，例如，如下面图6和图7所示。各个导热焊盘120各自包括第一部分121，该第一部分121沿第五侧面105的一部分大致平行于第二方向Y延伸。各个第一部分121包括可以焊接到主机印刷电路板的暴露的侧面或表面。另外，导热焊盘120各自包括第二部分122，该第二部分122从第一部分121的端部沿第三侧面103的一部分以非零角度远离第三侧面103的平面延伸(例如，远离X-Y平面，至少部分地在第三方向Z上)。
在图1和图2的示例中，第二部分122的角度大致对应于第三侧面103的下斜面部分的角度，尽管不是所有可能的实施方式都严格要求如此。尽管导热焊盘120的示例第二部分122是大致线性的(例如，笔直的)，但是其中第二部分122是曲线的或分段线性的或它们的组合的其他实施方式也是可能的。相应第一部分121和第二部分122的组合提供了三维(例如，3-D)导热焊盘结构120，其中相应第一部分121和第二部分122相对于彼此不共面。
图1和图2中的示例电子设备100还包括管芯附接焊盘124。管芯附接焊盘124的底部沿第五侧面105暴露。在一个实施方式中，半导体管芯(例如，下面的图6和图7)被焊接或以其他方式附接到管芯附接焊盘124的内部。另外，在该示例中，半导体管芯的键合焊盘被线键合以电连接到封装结构110内部的引线111和/或112中的对应的引线。管芯附接焊盘124可以是任何合适的导热且导电材料，诸如铜、铝等。
导热焊盘120和管芯附接焊盘124的暴露的侧面或表面可以如图所示是大致平面的，或者可以具有波状表面。在所示的示例中，导热焊盘120的第一部分121的暴露的底部侧面或表面以及管芯附接焊盘124的暴露的底部侧面或表面与大致平面的底部第五表面105共面，尽管不是所有可能的实施方式都要求如此。导热焊盘120和管芯附接焊盘124的暴露部分的共面性促进了这些特征到主机PCB的对应的导电焊盘的焊接能力。此外，良好的焊料连接促进热量传递，以从附接到管芯附接焊盘124的半导体管芯和/或从附接到一个或两个导热焊盘120的分流组件中移除热量。此外，通过包括附加的第二部分122导致的导热焊盘的延伸提供了导热焊盘120的增大的热量传递面积，并且除了从第一部分121向下的热量传递之外，还促进了从电子设备100的第三侧面103向外的热量传递。
图2示出具有安装在主机PCB上的电子设备100的示例应用。在该示例中，使用焊料202将鸥翼引线111和112的底部表面焊接到对应的导电焊盘200。另外，管芯附接焊盘124的暴露的底部侧面或表面以及导热焊盘120的下面的第一部分121被焊接到印刷电路板204的顶部表面上的对应的导电焊盘(未示出)。焊点还将电子设备100机械地安装到PCB 204。
导热焊盘120从主机PCB 204的表面至少部分地沿第三侧面103的一部分向上延伸，允许导电焊盘在主机PCB上的对应的延伸，使得第二部分122与主机PCB的导电焊盘之间的焊点是可见的，例如，以促进在制造期间使用光学检查相机。这促进了制造工艺，该制造工艺可以快速识别导热焊盘120与主机PCB的焊料连接的质量，并且还提供可以与管芯附接焊盘124与主机PCB的焊点质量相关的信息。在其他可能的实施方式中，可以在不同的侧面和/或在一个以上的横向侧面101-104(包括侧面101、102中的一个或两个，侧面101、102也包括引线111或112)上提供三维导热焊盘。该三维导热焊盘120除了通过第一部分121到下面的主机PCB 204的向下热量传递之外，例如，还经由通过导热焊盘120的第二部分122沿第三侧面103的至少一部分到周围环境的横向热量消散，来增强或促进附加热量移除。
所描述的电子设备100提供了视觉上可观察的可焊接的三维导热焊盘120，其可以被焊接到PCB 204以促进设备100的适当的热性能，并允许相机从侧面检查焊料。示例解决方案促进了侧面103或其部分的更可见的浸润，以用于光学检查焊点质量。示例设备100还减轻或避免了在制作期间对制造的PCB进行X射线检查以确保充分的焊接的需要，从而减少了制造成本和处理时间。
还参考图3-图11，图3示出用于制作封装的电子设备的示例方法300。图4-图11示出新颖的引线框架及其在根据方法300制作图1和图2的示例封装的电子设备100中的用途。方法300从图3中的302开始，包括提供引线框架400，该引线框架400具有一组第一引线111、一组第二引线112和导热焊盘120，例如，如上面图1和图2所示。图4和图5示出可以在图3的方法300中的302处使用的示例引线框架400的一部分。引线框架400包括多个节段或部分402，每个节段或部分402对应于在方法300的结束时的预期的成品封装的电子设备100。图4中的图示还指示了预期的模制塑料封装结构边界404，其对应于图1和图2所示的示例封装的电子设备100的横向侧面101-104。
图4示出示例引线框架400的四个示例节段402，并且图5示出沿图4中的引线框架节段402中的一个中的管芯附接焊盘124和三维导热焊盘120的一部分的线5-5截取的局部截面侧视图。引线框架400可以由任何合适的导电材料制成，诸如铝、铜等。在该示例中，引线框架400的每个单独的节段402包括沿第一方向X延伸的一组第一引线111，和沿第一方向X与第一引线111间隔开的一组第二引线112。第二引线112中的相应引线沿第一方向X延伸。各个节段402还包括管芯附接焊盘124和两个导热焊盘120，其与第一引线111间隔开并且也与第二引线112间隔开。在图4的示例中，每个导热焊盘120的第二部分122沿第一方向X位于一组第一引线111和一组第二引线112之间，尽管不是所有可能的实施方式都要求如此。
如图5进一步所示，各个导热焊盘120的第二部分122相对于引线框架的底部的平面(例如，图4的X-Y平面)以非零角度θ延伸，使得当电子设备100完成时，第二部分122相对于图1和图2中的封装结构110的底部第五侧面105的平面以非零角度θ延伸。在一个示例中，非零角度θ大于15度且小于90度。在某些实施方式中，电子设备100与相关联的最终封装侧面的斜面部分基本相称。例如，在上面的图1和图2中的第三侧面103的下斜面部分相对于第五侧面105的平面以非零角度θ延伸。在一个实施方式中，引线框架400的导热焊盘120的第一部分121和第二部分122之间的角度θ被设定为使得该角度θ对应于用于形成封装结构110的模具的第三侧面103的斜面部分的模具角度。在图5的截面图中，第一部分121沿第二方向Y延伸。此外，第一部分121在X-Y平面中与第一引线111和第二引线112共面。三维导热焊盘120的第二部分122从第一部分121的端部沿方向500相对于X-Y平面以非零角度θ延伸。在该示例中，导热焊盘120的第一部分121和第二部分122不共面。
图4中的示例引线框架400还包括连接到一个或多个导热焊盘第二部分122的小系杆(tie bar)406，尽管不是所有可能的实施方式都要求如此。在一个示例中，系杆406被设计成与起始引线框架400的主要结构连接以在制作期间保持稳定性，并且随后可以在修整和成形操作期间被移除。在一个示例中，引线框架400是通过适当的冲压操作以及弯曲或成形操作形成的铜结构，以为每个节段402提供起始三维导热焊盘结构120。在另一可能的实施方式中，各个导热焊盘120的相应第一部分121和第二部分122最初在起始引线框架400中共面。在一个示例中，第二部分122随后在模制之后例如在引线成形处理期间向上弯曲或成角度。
在一个示例中，引线框架400包括一个或多个支撑臂，这些支撑臂是支撑管芯附接焊盘124和导热焊盘120的结构特征(未示出)。这种支撑臂或多个支撑臂可以连接至引线框架的各部分，以在制造期间和之后支撑这些特征，或者可以在制造期间被移除。在另一示例中，在制造工艺的各部分期间，使用粘合剂载体或胶带(未示出)相对于引线框架400支撑管芯附接焊盘124和/或导热焊盘120。在封装之后的外部引线成形之前，第一引线111和第二引线112是大致平面的，如图4所示。在另一个示例中，引线111和112可以在初始引线框架400中形成为连续的(going)形状。原始引线框架400中的第一引线111和第二引线112包括将被随后形成的封装结构110包封或封闭的第一部分(例如，内部部分)。
方法300在图3中的304处继续，其中将半导体管芯附接到引线框架400的管芯附接焊盘124。可以使用任何合适的粘合剂附接材料、焊接等来执行在304处的管芯附接。图6示出在304处的管芯附接处理的一个示例，其中将半导体管芯600附接(例如，焊接、胶合等)到管芯附接焊盘124的顶部表面。在一个示例中，304处的管芯附接处理还包括将半导体管芯和/或一个或多个电子组件附接到三维导热焊盘120。在图6的示例中，分流组件602通过胶合或焊接附接到两个示例导热焊盘120。此外，在示出的示例中，半导体管芯600包括导电键合焊盘604，其电连接到半导体管芯600的内部电路节点(未示出)。
在一个实施方式中，分流器602是低热系数电阻器组件，其形成用于感测相关联的主机电路(未示出)中的电流的分流器。如图6所示，在该示例中，分流器602包括连接到导热焊盘120中的对应的导热焊盘的相对的端部。在该应用中的三维导热焊盘120的热量移除优点帮助热稳定分流器组件602。此外，三维导热焊盘120包括从所得电子设备100的第三侧面103横向向外焊接的第二部分121，以促进在电路板制造工艺期间对焊点质量进行自动化(例如相机)制造检查。尽管在图6中的管芯附接处理期间将引线111、112示出为形成为非平面的鸥翼形状，但是在另一个示例中，在图3中的304处的管芯附接处理期间，引线111、112是平坦的(例如，平面的)。
方法300在图3中的306处继续，其中将一个或多个键合线附接在半导体管芯600的相应键合焊盘604与引线框架400的第一引线111和第二引线112中的至少一些之间。图7示出在306处的引线键合(丝焊)处理的一个示例，其中将键合线700焊接在半导体管芯600的对应的键合焊盘604与第一引线111和/或第二引线112中的相应引线之间。尽管在图7中引线111、112示出为形成为非平面的鸥翼形状，但在另一个示例中，在图3中的306处的引线键合处理期间，引线111、112是平坦的(例如，平面的)。
该方法在图3中的308处继续，其中进行模制或其他封装结构形成。图8示出在308处的示例模制处理的顶部视图，其包括将模制材料(例如，熔融塑料)注入到模具(未示出)中以封闭半导体管芯303、管芯附接焊盘124的一部分、第一引线111和第二引线112的一部分，以及导热焊盘120的第一部分121和第二部分122的一部分。在模制之后，该示例中的其余封装结构110暴露导热焊盘120的相应第一部分121和第二部分122的一部分。
方法300在310-316处继续，其中进行修整和成形操作，包括在310处的档杆(dambar)切割。图9示出在310处档杆切割工艺之后的单个节段，其使用冲模(未示出)选择性地移除引线111和112中的相邻引线之间的档杆部分。图9示出示例圆形区域900，其中通过在310处的处理已经移除了档杆部分。在312处继续，方法300还包括引线修整或切割以修整相应第一引线111和第二引线112的端部，随后在314处移除分离的系杆。图10示出在引线修整和系杆移除之后以为第一引线112和第二引线112提供最终长度的单个节段。方法300在316处继续，其中进行引线成形。图11示出在引线成形(例如，弯曲)工艺之后的示例电子设备100的顶部视图，该工艺将第一引线111和第二引线112的暴露部分的一部分形成为鸥翼形状，如上面图1和图2所示。
以上示例仅示出本公开的各个方面的几种可能的实施方式，其中本领域的其他技术人员在阅读和理解了本说明书和附图之后将想到等同的变更和/或修改。在权利要求的范围内，所描述的示例中的修改是可能的，并且其他实施方式是可能的。

Claims (20)

1.一种电子设备，包括：
封装结构，其包括：第一侧面、沿第一方向与所述第一侧面间隔开的第二侧面、第三侧面、沿第二方向与所述第三侧面间隔开的第四侧面、第五侧面，以及沿第三方向与所述第五侧面间隔开的第六侧面，所述第一方向、所述第二方向和所述第三方向彼此正交；
一组第一引线，所述第一引线中的相应引线从所述第一侧面沿所述第一方向向外延伸；
一组第二引线，所述第二引线中的相应引线从所述第二侧面沿所述第一方向向外延伸；以及
导热焊盘，其包括沿所述第五侧面的一部分延伸的第一部分和沿所述第三侧面的一部分延伸的第二部分。
2.根据权利要求1所述的电子设备，
其中所述第一引线是鸥翼引线，所述第一引线中的相应引线包括：
第一部分，其从所述第一侧面沿所述第一方向向外延伸，
第二部分，其从所述第一部分朝向所述第五侧面的平面并且远离所述第四侧面的平面延伸，以及
第三部分，其从所述第二部分延伸，并且包括与所述第五侧面的所述平面间隔开并且超出所述第五侧面的所述平面的表面；并且
其中所述第二引线是鸥翼引线，所述第二引线中的相应引线包括：
第一部分，其从所述第二侧面沿所述第一方向向外延伸，
第二部分，其从所述第一部分朝向所述第五侧面的所述平面并且远离所述第四侧面的所述平面延伸，以及
第三部分，其从所述第二部分延伸，并且包括与所述第五侧面的所述平面间隔开并且超出所述第五侧面的所述平面的表面。
3.根据权利要求2所述的电子设备，其中所述导热焊盘的所述第二部分相对于所述封装结构的所述第五侧面的所述平面以非零角度延伸，并且其中所述非零角度大于15度且小于90度。
4.根据权利要求3所述的电子设备，其中所述封装结构的所述第三侧面包括与所述第五侧面相邻的斜面部分，并且其中所述封装结构的所述第三侧面的所述斜面部分相对于所述第五侧面的所述平面以所述非零角度延伸。
5.根据权利要求2所述的电子设备，其中所述封装结构的所述第三侧面包括与所述第五侧面相邻的斜面部分，其中所述封装结构的所述第三侧面的所述斜面部分相对于所述第五侧面的所述平面以非零角度延伸，并且其中所述导热焊盘的所述第二部分沿所述封装结构的所述第三侧面的所述斜面部分的至少一部分延伸。
6.根据权利要求2所述的电子设备，其中所述第五侧面是平面的。
7.根据权利要求1所述的电子设备，其中所述导热焊盘的所述第二部分相对于所述封装结构的所述第五侧面的平面以非零角度延伸，并且其中所述非零角度大于15度且小于90度。
8.根据权利要求7所述的电子设备，其中所述封装结构的所述第三侧面包括与所述第五侧面相邻的斜面部分，并且其中所述封装结构的所述第三侧面的所述斜面部分相对于所述第五侧面的所述平面以所述非零角度延伸。
9.根据权利要求1所述的电子设备，其中所述封装结构的所述第三侧面包括与所述第五侧面相邻的斜面部分，其中所述封装结构的所述第三侧面的所述斜面部分相对于所述第五侧面的所述平面以非零角度延伸，并且其中所述导热焊盘的所述第二部分沿所述封装结构的所述第三侧面的所述斜面部分的至少一部分延伸。
10.根据权利要求1所述的电子设备，其中所述第五侧面是平面的。
11.一种引线框架，包括：
一组第一引线，所述第一引线中的相应引线沿第一方向延伸；
一组第二引线，其沿所述第一方向与所述第一引线间隔开，所述第二引线中的相应引线沿所述第一方向延伸；以及
导热焊盘，其与所述第一引线和所述第二引线间隔开，所述导热焊盘包括：
第一部分，其沿第二方向延伸，所述第二方向与所述第一方向正交，所述第一部分在所述第一方向和所述第二方向的平面中与所述第一引线和所述第二引线共面，以及
第二部分，其从所述第一部分的端部沿与所述第一方向和所述第二方向的所述平面成非零角度的方向延伸。
12.根据权利要求11所述的引线框架，还包括管芯附接焊盘。
13.根据权利要求12所述的引线框架，其中所述导热焊盘的所述第二部分位于所述一组第一引线和所述一组第二引线之间。
14.根据权利要求11所述的引线框架，其中所述导热焊盘的所述第二部分位于所述一组第一引线和所述一组第二引线之间。
15.根据权利要求11所述的引线框架，其中所述非零角度大于15度且小于90度。
16.一种方法，包括：
提供引线框架，其具有：
一组第一引线，所述第一引线中的相应引线沿第一方向延伸，
一组第二引线，其沿所述第一方向与所述第一引线间隔开，所述第二引线中的相应引线沿所述第一方向延伸，以及
导热焊盘，其与所述第一引线和所述第二引线间隔开，所述导热焊盘包括：
第一部分，其沿与所述第一方向正交的第二方向延伸，所述第一部分与所述第一引线和所述第二引线共面，以及
第二部分，其从所述第一部分的端部沿与所述第一方向和所述第二方向的平面成非零角度的方向延伸，以及
管芯附接焊盘，其与所述第一部分以及所述第一引线和所述第二引线共面；
将半导体管芯附接到所述引线框架的所述管芯附接焊盘；
将键合线附接在所述半导体管芯的相应键合焊盘与所述引线框架的所述第一引线和所述第二引线中的至少一些之间；以及
将所述半导体管芯、所述管芯附接焊盘的一部分、所述第一引线和所述第二引线的一部分，以及所述导热焊盘的所述第一部分和所述第二部分的一部分封闭在封装结构中，所述封装结构暴露所述导热焊盘的所述第一部分和所述第二部分的一部分。
17.根据权利要求16所述的方法，还包括：
修整所述第一引线和所述第二引线的端部；以及
将所述第一引线和所述第二引线的暴露部分的一部分成形。
18.根据权利要求17所述的方法，其中将所述第一引线和所述第二引线的所述暴露部分的一部分成形包括将所述第一引线和所述第二引线的所述暴露部分成形为鸥翼引线。
19.根据权利要求17所述的方法，其中封闭所述半导体管芯包括执行形成所述封装结构的模制工艺，所述封装结构具有：沿所述第一方向彼此间隔开的相对的第一侧面和第二侧面、沿所述第二方向彼此间隔开的相对的第三侧面和第四侧面，以及沿第三方向彼此间隔开的相对的第五侧面和第六侧面，所述第三方向与所述第一方向和所述第二方向正交，所述封装结构封闭：所述半导体管芯、所述管芯附接焊盘的一部分、所述第一引线和所述第二引线的一部分，以及所述导热焊盘的所述第一部分和所述第二部分的一部分；所述封装结构暴露：所述第一侧面和所述第二侧面中的相应侧面上的所述第一引线和所述第二引线的一部分，所述第五侧面上的所述导热焊盘的所述第一部分的一部分，以及所述第三侧面上的所述导热焊盘的所述第二部分的一部分。
20.根据权利要求16所述的方法，其中封闭所述半导体管芯包括执行形成所述封装结构的模制工艺，所述封装结构具有：沿所述第一方向彼此间隔开的相对的第一侧面和第二侧面、沿所述第二方向彼此间隔开的相对的第三侧面和第四侧面，以及沿第三方向彼此间隔开的相对的第五侧面和第六侧面，所述第三方向与所述第一方向和所述第二方向正交，所述封装结构封闭：所述半导体管芯、所述管芯附接焊盘的一部分、所述第一引线和所述第二引线的一部分，以及所述导热焊盘的所述第一部分和所述第二部分的一部分；所述封装结构暴露：所述第一侧面和所述第二侧面中的相应侧面上的所述第一引线和所述第二引线的一部分，所述第五侧面上的所述导热焊盘的所述第一部分的一部分，以及所述第三侧面上的所述导热焊盘的所述第二部分的一部分。
CN202010793845.6A 2019-08-10 2020-08-10 具有三维导热焊盘的电子设备 Pending CN112447651A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/537,535 US11081428B2 (en) 2019-08-10 2019-08-10 Electronic device with three dimensional thermal pad
US16/537,535 2019-08-10

Publications (1)

Publication Number Publication Date
CN112447651A true CN112447651A (zh) 2021-03-05

Family

ID=74498341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010793845.6A Pending CN112447651A (zh) 2019-08-10 2020-08-10 具有三维导热焊盘的电子设备

Country Status (2)

Country Link
US (1) US11081428B2 (zh)
CN (1) CN112447651A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220068790A1 (en) * 2018-03-26 2022-03-03 Texas Instruments Incorporated Electronic Device Having Inverted Lead Pins
CN114885495A (zh) * 2022-04-28 2022-08-09 西安微电子技术研究所 一种转接印制板焊接结构及焊接工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US20060131734A1 (en) 2004-12-17 2006-06-22 Texas Instruments Incorporated Multi lead frame power package
US7635613B2 (en) 2005-06-27 2009-12-22 Texas Instruments Incorporated Semiconductor device having firmly secured heat spreader
US7847391B2 (en) 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
US8455989B2 (en) 2011-07-01 2013-06-04 Texas Instruments Incorporated Package substrate having die pad with outer raised portion and interior recessed portion
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9922908B2 (en) 2015-12-18 2018-03-20 Texas Instruments Incorporated Semiconductor package having a leadframe with multi-level assembly pads
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10573581B2 (en) 2016-09-29 2020-02-25 Texas Instruments Incorporated Leadframe

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220068790A1 (en) * 2018-03-26 2022-03-03 Texas Instruments Incorporated Electronic Device Having Inverted Lead Pins
US11699649B2 (en) * 2018-03-26 2023-07-11 Texas Instruments Incorporated Electronic device having inverted lead pins
CN114885495A (zh) * 2022-04-28 2022-08-09 西安微电子技术研究所 一种转接印制板焊接结构及焊接工艺
CN114885495B (zh) * 2022-04-28 2023-06-06 西安微电子技术研究所 一种转接印制板焊接结构及焊接工艺

Also Published As

Publication number Publication date
US20210043548A1 (en) 2021-02-11
US11081428B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US5198964A (en) Packaged semiconductor device and electronic device module including same
KR100379835B1 (ko) 반도체패키지및그제조방법
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
EP0465084A2 (en) Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US20160093561A1 (en) Semiconductor device
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
CN112447651A (zh) 具有三维导热焊盘的电子设备
US20230068748A1 (en) Leaded semiconductor device package
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JPH08139257A (ja) 面実装型半導体装置
CN216413070U (zh) 引线框架组件
JPH0473297B2 (zh)
US20200126895A1 (en) Press-fit semicondcutor device
JP2017183417A (ja) 半導体装置
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
US12074098B2 (en) Three-dimensional functional integration
CN112956005A (zh) 包含向内弯曲引线的集成电路封装
US11682609B2 (en) Three-dimensional functional integration
US11569154B2 (en) Interdigitated outward and inward bent leads for packaged electronic device
US12021019B2 (en) Semiconductor device package with thermal pad
US11817374B2 (en) Electronic device with exposed tie bar
CN114121866A (zh) 引线框架组件和半导体电路的制造方法
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
CN116314153A (zh) 用于半导体电路的贴装设备和半导体电路的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination