JP2548444B2 - 記録再生装置 - Google Patents
記録再生装置Info
- Publication number
- JP2548444B2 JP2548444B2 JP2249434A JP24943490A JP2548444B2 JP 2548444 B2 JP2548444 B2 JP 2548444B2 JP 2249434 A JP2249434 A JP 2249434A JP 24943490 A JP24943490 A JP 24943490A JP 2548444 B2 JP2548444 B2 JP 2548444B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- read
- channel
- field
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/797—Processing of colour television signals in connection with recording for recording the signal in a plurality of channels, the bandwidth of each channel being less than the bandwidth of the signal
- H04N9/7973—Processing of colour television signals in connection with recording for recording the signal in a plurality of channels, the bandwidth of each channel being less than the bandwidth of the signal by dividing the luminance or colour component signal samples or frequency bands among a plurality of recording channels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルビデオ信号の記録再生装置に関
するものである。
するものである。
従来の技術 磁気テープやディスクなどにディジタルビデオ信号を
記録する場合、通常記録時にテレビ（以下、単に画面と
いう。）画面上で距離の近いサンプルは記録媒体上で距
離が遠くなるようにサンプルの順番を入れ換えて記録す
る。ディジタルビデオ信号のサンプルの順番を入れ換え
て記録する方法をシャフリングという。
記録する場合、通常記録時にテレビ（以下、単に画面と
いう。）画面上で距離の近いサンプルは記録媒体上で距
離が遠くなるようにサンプルの順番を入れ換えて記録す
る。ディジタルビデオ信号のサンプルの順番を入れ換え
て記録する方法をシャフリングという。
シャフリングしてディジタルビデオ信号を記録した場
合、再生時に記録媒体の部分的な欠陥等により、あるサ
ンプルが欠損しても、そのサンプルの画面上での周囲の
サンプルは記録媒体上では距離を離して記録されている
ので正常に再生される。従って、欠損したサンプルと相
関性の高い画面上での周囲のサンプルを用いて、欠損し
たサンプルを計算により補間することができる。欠損し
たサンプルを他のサンプルを用いて補間することを修整
という。
合、再生時に記録媒体の部分的な欠陥等により、あるサ
ンプルが欠損しても、そのサンプルの画面上での周囲の
サンプルは記録媒体上では距離を離して記録されている
ので正常に再生される。従って、欠損したサンプルと相
関性の高い画面上での周囲のサンプルを用いて、欠損し
たサンプルを計算により補間することができる。欠損し
たサンプルを他のサンプルを用いて補間することを修整
という。
ディジタルビデオ信号のシャフリングの一例としてヘ
リカルスキャン方式のディジタルVTRの場合について説
明する。ヘリカルスキャン方式のディジタルVTRでは１
フィールドのサンプルを複数のトラックに分けて記録す
る。各サンプルをどのトラックに記録するかは、各サン
プルにチャンネル番号とセグメント番号をつけ、それら
の番号を用いて各トラックにサンプルを振り分けること
により決定される。すなわち、同一セグメント番号かつ
同一チャンネル番号を持つサンプルは同一トラックに振
り分けられる。シャフリングは各トラックに属するサン
プル間で行われる。
リカルスキャン方式のディジタルVTRの場合について説
明する。ヘリカルスキャン方式のディジタルVTRでは１
フィールドのサンプルを複数のトラックに分けて記録す
る。各サンプルをどのトラックに記録するかは、各サン
プルにチャンネル番号とセグメント番号をつけ、それら
の番号を用いて各トラックにサンプルを振り分けること
により決定される。すなわち、同一セグメント番号かつ
同一チャンネル番号を持つサンプルは同一トラックに振
り分けられる。シャフリングは各トラックに属するサン
プル間で行われる。
第８図は従来のシャフリングを行う場合のチャンネル
番号およびセグメント番号の付け方を示す図である。第
８図において、１フィールドは255ラインからなり、85
ラインずつ３つのセグメントに分け、各々にセグメント
番号0,1,2が付けられる。すなわち、０ラインから84ラ
インまではセグメント番号は0,85ラインから169ライン
まではセグメント番号は１、170ラインから171ラインま
ではゼクメント番号は２となる。さらに各ラインにおい
ては、サンプルごとにチャンネル番号０あるいは１が交
互に付けられる。第８図の０または１チャンネル番号を
示す。
番号およびセグメント番号の付け方を示す図である。第
８図において、１フィールドは255ラインからなり、85
ラインずつ３つのセグメントに分け、各々にセグメント
番号0,1,2が付けられる。すなわち、０ラインから84ラ
インまではセグメント番号は0,85ラインから169ライン
まではセグメント番号は１、170ラインから171ラインま
ではゼクメント番号は２となる。さらに各ラインにおい
ては、サンプルごとにチャンネル番号０あるいは１が交
互に付けられる。第８図の０または１チャンネル番号を
示す。
第９図は各トラックをテープに記録した場合のトラッ
クパターン図である。第９図において、Ｓはセグメント
番号、Chはチャンネル番号である。第９図は示すよう
に、同一セグメント番号かつ同一チャンネル番号を持つ
サンプルが同一のトラック上に記録される。
クパターン図である。第９図において、Ｓはセグメント
番号、Chはチャンネル番号である。第９図は示すよう
に、同一セグメント番号かつ同一チャンネル番号を持つ
サンプルが同一のトラック上に記録される。
発明が解決しようとする課題 しかしながら、上記の方法では記録媒体の部分的な欠
陥等がある場合に、画面上の隣接サンプルが同時に欠損
するという問題点がある。第10図は同一ラインを連続す
る５個のサンプルのチャンネル分布を示す図である。第
10図には各サンプルに901から905のサンプル番号をつけ
ている。第10図において、サンプル903に対してサンプ
ル901およびサンプル905の位置にあるサンプルのこと
を、以下、同一ラインかつ同一チャンネルの隣接サンプ
ルと言う。従来のシャフリング方式では、同一ラインか
つ同一チャンネルの隣接サンプルは同一セグメント番号
かつ同一チャンネル番号が割り当てられる。従って、同
一ラインかつ同一チャンネルの隣接サンプルは他のサン
プルとシャフリングされた後に同一トラック上に記録さ
れる。
陥等がある場合に、画面上の隣接サンプルが同時に欠損
するという問題点がある。第10図は同一ラインを連続す
る５個のサンプルのチャンネル分布を示す図である。第
10図には各サンプルに901から905のサンプル番号をつけ
ている。第10図において、サンプル903に対してサンプ
ル901およびサンプル905の位置にあるサンプルのこと
を、以下、同一ラインかつ同一チャンネルの隣接サンプ
ルと言う。従来のシャフリング方式では、同一ラインか
つ同一チャンネルの隣接サンプルは同一セグメント番号
かつ同一チャンネル番号が割り当てられる。従って、同
一ラインかつ同一チャンネルの隣接サンプルは他のサン
プルとシャフリングされた後に同一トラック上に記録さ
れる。
磁気記録ディジタルVTRで頻繁に発生するトラック方
向の長いバーストエラーが発生した場合、あるサンプル
が欠損した場合に、そのサンプルと同一ラインでかつ同
一チャンネルの隣接サンプルは同一トラックにあるため
に同時に欠損する確率が高く、相関性の高い同一ライン
でかつ同一チャンネルの隣接サンプルを用いた修整が不
可能となるという問題点を有していた。相関性の高いサ
ンプルを用いた修正ができない場合、欠損したサンプル
の本来の値と異なる値に修正してしまう確立が高くな
る。これは解決しなければならない重大な課題である。
向の長いバーストエラーが発生した場合、あるサンプル
が欠損した場合に、そのサンプルと同一ラインでかつ同
一チャンネルの隣接サンプルは同一トラックにあるため
に同時に欠損する確率が高く、相関性の高い同一ライン
でかつ同一チャンネルの隣接サンプルを用いた修整が不
可能となるという問題点を有していた。相関性の高いサ
ンプルを用いた修正ができない場合、欠損したサンプル
の本来の値と異なる値に修正してしまう確立が高くな
る。これは解決しなければならない重大な課題である。
本発明は上記従来の問題点を解決しようとするもの
で、同一ラインでかつ同一チャンネルの隣接サンプルを
異なるトラックに記録し、さらにNTSC方式の場合におい
てそれらのサンプルを異なるヘッドで記録再生する記録
再生装置を提供することを目的とする。
で、同一ラインでかつ同一チャンネルの隣接サンプルを
異なるトラックに記録し、さらにNTSC方式の場合におい
てそれらのサンプルを異なるヘッドで記録再生する記録
再生装置を提供することを目的とする。
課題を解決するための手段 上記目的を達成するために本発明は、ディジタルビデ
オ信号を１フィールド分の信号量毎に、複数のチャンネ
ルに分割し、さらに各チャンネルのディジタルビデオ信
号を複数本の信号記録トラックに分けて記録し、あるい
は再生する記録再生装置において、各チャンネルの各ラ
イン毎に、順番の並べ換えを行うライン内シャフリング
手段を具備し、かつ、概念的構成が、二次元の配列とな
る構成を持った、１フィールド内の１チャンネル分のデ
ィジタルビデオ信号を格納する、フィールドメモリを具
備し、かつ、前記フィールドメモリへ、前記ライン内シ
ャフリング手段の出力を書き込む、書き込みアドレス生
成手段を具備し、かつ、前記フィールドメモリに書き込
まれた、ディジタルビデオ信号を読み出す場合に、前記
書き込みアドレス生成手段で前記フィールドメモリに書
き込まれた方向とは概念的な方向が、二次元配列上直交
するように読み出し、かつ複数のトラックに記録される
ように読み出しアドレスを生成する、読み出しアドレス
生成手段を具備し、１フィールド上の全てのサンプルに
対して、同一ラインかつ同一チャンネルの隣接サンプル
が異なるトラックに記録されるように、前記ライン内シ
ャフリング手段、および書き込みアドレス生成手段、お
よび読み出しアドレス生成手段を制御する記録再生装置
である。
オ信号を１フィールド分の信号量毎に、複数のチャンネ
ルに分割し、さらに各チャンネルのディジタルビデオ信
号を複数本の信号記録トラックに分けて記録し、あるい
は再生する記録再生装置において、各チャンネルの各ラ
イン毎に、順番の並べ換えを行うライン内シャフリング
手段を具備し、かつ、概念的構成が、二次元の配列とな
る構成を持った、１フィールド内の１チャンネル分のデ
ィジタルビデオ信号を格納する、フィールドメモリを具
備し、かつ、前記フィールドメモリへ、前記ライン内シ
ャフリング手段の出力を書き込む、書き込みアドレス生
成手段を具備し、かつ、前記フィールドメモリに書き込
まれた、ディジタルビデオ信号を読み出す場合に、前記
書き込みアドレス生成手段で前記フィールドメモリに書
き込まれた方向とは概念的な方向が、二次元配列上直交
するように読み出し、かつ複数のトラックに記録される
ように読み出しアドレスを生成する、読み出しアドレス
生成手段を具備し、１フィールド上の全てのサンプルに
対して、同一ラインかつ同一チャンネルの隣接サンプル
が異なるトラックに記録されるように、前記ライン内シ
ャフリング手段、および書き込みアドレス生成手段、お
よび読み出しアドレス生成手段を制御する記録再生装置
である。
また本発明は、NTSC方式のディジタルビデオ信号を１
フィールド分の信号量毎に、複数のチャンネルに分割
し、さらに各チャンネルのディジタルビデオ信号を複数
本の信号記録トラックに分けて記録し、あるいは再生す
る記録再生装置において、各チャンネルの各ライン毎
に、順番の並べ換えを行うライン内シャフリング手段を
具備し、かつ、概念的構成が、二次元の配列となる構成
を持った、１フィード内の１チャンネル分のディジタル
ビデオ信号を格納する、フイールドメモリを具備し、か
つ、前記フィールドメモリへ、前記ライン内シャフリン
グ手段の出力を書き込む、書き込みアドレス生成手段を
具備し、かつ、前記フィールドメモリに書き込まれた、
ディジタルビデオ信号を読み出す場合に、前記書き込み
アドレス生成手段で前記フィールドメモリに書き込まれ
た方向とは概念的な方向が、二次元配列上直交するよう
に読み出し、かつ複数のトラックに記録されるように読
み出しアドレスを生成する、読み出しアドレス手段を具
備し、１フィールド上の全てのサンプルに対して、同一
ラインかつ同一チャンネルの隣接サンプルが異なるヘッ
ドで記録再生されるように、前記ライン内シャフリング
手段、および書き込みアドレス生成手段、および読み出
しアドレス生成手段を制御する記録再生装置である。
フィールド分の信号量毎に、複数のチャンネルに分割
し、さらに各チャンネルのディジタルビデオ信号を複数
本の信号記録トラックに分けて記録し、あるいは再生す
る記録再生装置において、各チャンネルの各ライン毎
に、順番の並べ換えを行うライン内シャフリング手段を
具備し、かつ、概念的構成が、二次元の配列となる構成
を持った、１フィード内の１チャンネル分のディジタル
ビデオ信号を格納する、フイールドメモリを具備し、か
つ、前記フィールドメモリへ、前記ライン内シャフリン
グ手段の出力を書き込む、書き込みアドレス生成手段を
具備し、かつ、前記フィールドメモリに書き込まれた、
ディジタルビデオ信号を読み出す場合に、前記書き込み
アドレス生成手段で前記フィールドメモリに書き込まれ
た方向とは概念的な方向が、二次元配列上直交するよう
に読み出し、かつ複数のトラックに記録されるように読
み出しアドレスを生成する、読み出しアドレス手段を具
備し、１フィールド上の全てのサンプルに対して、同一
ラインかつ同一チャンネルの隣接サンプルが異なるヘッ
ドで記録再生されるように、前記ライン内シャフリング
手段、および書き込みアドレス生成手段、および読み出
しアドレス生成手段を制御する記録再生装置である。
作用 上記の構成により、本発明は、ディジタルビデオ信号
を１フィールド分の信号量毎に、複数のチャンネルに分
割し、さらに各チャンネルのディジタルビデオ信号を複
数本の信号記録トラックに分けて記録し、あるいは再生
する記録再生装置において、各チャンネルの各ライン毎
に、順番の並べ換えを行うライン内シャフリング手段に
よりライン内でデータの並べかえを行い、その出力を、
書き込みアドレス生成手段の制御により、概念的構成
が、二次元の配列となる構成を持った、１フィールド内
の１チャンネル分のディジタルビデオ信号を格納する、
フィールドメモリへ書き込み、前記フィールドメモリか
ら読み出しは、読み出しアドレス生成手段により、前記
書き込みアドレス生成手段で前記フィールドメモリに書
き込まれた方向とは、概念的な方向が、二次元配列上、
直交するように読み出し、１フィールド上の全てのサン
プルに対して、同一ラインかつ同一チャンネルの隣接サ
ンプルが異なるトラックに記録されるように、前記ライ
ン内シャフリング手段、および書き込みアドレス生成手
段、および読み出しアドレス生成手段を制御したもので
ある。
を１フィールド分の信号量毎に、複数のチャンネルに分
割し、さらに各チャンネルのディジタルビデオ信号を複
数本の信号記録トラックに分けて記録し、あるいは再生
する記録再生装置において、各チャンネルの各ライン毎
に、順番の並べ換えを行うライン内シャフリング手段に
よりライン内でデータの並べかえを行い、その出力を、
書き込みアドレス生成手段の制御により、概念的構成
が、二次元の配列となる構成を持った、１フィールド内
の１チャンネル分のディジタルビデオ信号を格納する、
フィールドメモリへ書き込み、前記フィールドメモリか
ら読み出しは、読み出しアドレス生成手段により、前記
書き込みアドレス生成手段で前記フィールドメモリに書
き込まれた方向とは、概念的な方向が、二次元配列上、
直交するように読み出し、１フィールド上の全てのサン
プルに対して、同一ラインかつ同一チャンネルの隣接サ
ンプルが異なるトラックに記録されるように、前記ライ
ン内シャフリング手段、および書き込みアドレス生成手
段、および読み出しアドレス生成手段を制御したもので
ある。
また本発明は、NTSC方式のディジタルビデオ信号を１
フィールド分の信号量毎に、複数のチャンネルに分割
し、さらに各チャンネルのディジタルビデオ信号を複数
本の信号記録トラックに分けて記録し、あるいは再生す
る記録再生装置において、各チャンネルの各ライン毎
に、順番の並べ換えを行うライン内シャフリング手段に
よりライン内でデータの並べかえを行い、その出力を、
書き込みアドレス生成手段の制御により、概念的構成
が、二次元の配列となる構成を持った、１フィールド内
の１チャンネル分のディジタルビデオ信号を格納する、
フィールドメモリへ書き込み、前記フィールドメモリか
らの読み出しは、読み出しアドレス生成手段により、前
記書き込みアドレス生成手段で前記フィールドメモリに
書き込まれた方向とは、概念的な方向が、二次元配列
上、直交するように読み出し、１フィールド上の全ての
サンプルに対して、同一ラインかつ同一チャンネルの隣
接サンプルが異なるヘッドで記録再生されるように、前
記ライン内シャフリング手段、および書き込みアドレス
生成手段、および読み出しアドレス生成手段を制御した
ものである。
フィールド分の信号量毎に、複数のチャンネルに分割
し、さらに各チャンネルのディジタルビデオ信号を複数
本の信号記録トラックに分けて記録し、あるいは再生す
る記録再生装置において、各チャンネルの各ライン毎
に、順番の並べ換えを行うライン内シャフリング手段に
よりライン内でデータの並べかえを行い、その出力を、
書き込みアドレス生成手段の制御により、概念的構成
が、二次元の配列となる構成を持った、１フィールド内
の１チャンネル分のディジタルビデオ信号を格納する、
フィールドメモリへ書き込み、前記フィールドメモリか
らの読み出しは、読み出しアドレス生成手段により、前
記書き込みアドレス生成手段で前記フィールドメモリに
書き込まれた方向とは、概念的な方向が、二次元配列
上、直交するように読み出し、１フィールド上の全ての
サンプルに対して、同一ラインかつ同一チャンネルの隣
接サンプルが異なるヘッドで記録再生されるように、前
記ライン内シャフリング手段、および書き込みアドレス
生成手段、および読み出しアドレス生成手段を制御した
ものである。
実施例 以下、実施例を用いて本発明を詳細に説明する。
本発明の実施例では、１フィールド内の全サンプルを
２つのチャンネルに分け、１チャンネル分のサンプルを
１つの集合としてそれらの間でシャフリングを行う（以
下、フィールドシャフリングと言う）。
２つのチャンネルに分け、１チャンネル分のサンプルを
１つの集合としてそれらの間でシャフリングを行う（以
下、フィールドシャフリングと言う）。
まず、ディジタルビデオ信号がPAL方式のビデオ信号
をディジタル化したもである場合について説明する。
をディジタル化したもである場合について説明する。
第３図は１フィールド内の水平方向サンプル番号，ラ
イン番号およびチャンネル分布を示す図である。第３図
には水平方向のサンプル番号をＨ、垂直方向のライン番
号をＬとし、それそれの番号を示している。また、チャ
ンネル０およびチャンネル１の２つのチャンネル番号の
分布を0,1で示している。
イン番号およびチャンネル分布を示す図である。第３図
には水平方向のサンプル番号をＨ、垂直方向のライン番
号をＬとし、それそれの番号を示している。また、チャ
ンネル０およびチャンネル１の２つのチャンネル番号の
分布を0,1で示している。
すなわち、Ｌは｛0,1,…,303｝であり、Ｈは｛0,1,
…,947｝である。水平方向のサンプルは、１サンプルご
とにチャネル０とチャンネル１を繰り返すことにより、
２つのチャンネルに分けられるので、チャンネルごとの
水平方向サンプル番号をHchとすると、（１）式により
ＨとHchは関係づけられる。
…,947｝である。水平方向のサンプルは、１サンプルご
とにチャネル０とチャンネル１を繰り返すことにより、
２つのチャンネルに分けられるので、チャンネルごとの
水平方向サンプル番号をHchとすると、（１）式により
ＨとHchは関係づけられる。
Hch＝int（H/2） …（１） すなわち、Hchは｛0,1,…,473｝である。ここで、int
（ｘ）はｘに等しいか、あるいは、ｘより小さい最大の
整数を意味する。１チャンネル分の全サンプルのビデオ
アドレスは、ＬおよびHchを用いて表される。
（ｘ）はｘに等しいか、あるいは、ｘより小さい最大の
整数を意味する。１チャンネル分の全サンプルのビデオ
アドレスは、ＬおよびHchを用いて表される。
第４図にフィールドメモリの論理的構成を示す。フィ
ールドメモリの論理的構成は二次元の配列なのでアドレ
スを以下のように行と列の二次元に分ける。Rowをフィ
ールドメモリの行番号、Colをフィールドメモリの列番
号とする。すなわちRowは｛0,1,…,165｝、Colは｛0,1,
…,911｝である。
ールドメモリの論理的構成は二次元の配列なのでアドレ
スを以下のように行と列の二次元に分ける。Rowをフィ
ールドメモリの行番号、Colをフィールドメモリの列番
号とする。すなわちRowは｛0,1,…,165｝、Colは｛0,1,
…,911｝である。
ディジタルビデオ信号のサンプルのビデオアドレス
（L,Hch）をフィールドメモリのアドレス（Row,Col）に
変換するアドレス変換手段について説明する。
（L,Hch）をフィールドメモリのアドレス（Row,Col）に
変換するアドレス変換手段について説明する。
１ラインのサンプルは外符号データブロックと呼ばれ
る３つのブロックに分けられ、外符号データブロック内
でシャフリングを行う。これをライン内シャフリングと
いう。各サンプルの外符号データブロックへの分け方
は、Oblkを１ライン内の外符号ブロック番号として、
（２）式による。
る３つのブロックに分けられ、外符号データブロック内
でシャフリングを行う。これをライン内シャフリングと
いう。各サンプルの外符号データブロックへの分け方
は、Oblkを１ライン内の外符号ブロック番号として、
（２）式による。
Oblk＝Hch mod3 …（２） すなわち、Oblkは｛0,1,2｝である。
Hdを外符号データブロック内のサンプル番号とする
と、（３）式によりHchとHdは関係づけられる。
と、（３）式によりHchとHdは関係づけられる。
Hd＝int（Hch/3） …（３） すなわち、Hdは｛0,1,…,157｝である。
外符号データブロック内のシャフリングは、（A,B,
C）をシャフリング定数として、（４）式によってHdの
サンプルをObytへシャフリングすることにより行われ
る。
C）をシャフリング定数として、（４）式によってHdの
サンプルをObytへシャフリングすることにより行われ
る。
Obyt＝Ａ＊Hd＋Ｂ＊Oblk＋Ｃ＊Lmod 158 …（４） シャフリングされた３つの外符号データブロックはエ
ラー訂正用チェックバイトが付加される。Obytは｛0,1,
…,157｝にサンプルデータが記憶され、｛158,159,…,1
65｝にエラー訂正用チェックバイトが記憶される。エラ
ー訂正用チェックバイトを付加された外符号データブロ
ックを外符号ブロックという。外符号ブロックはフィー
ルドメモリ内でRow方向に書き込まれる。すなわち、フ
ィールドメモリへの書き込みは以下に示す（５）式およ
び（６）式による。
ラー訂正用チェックバイトが付加される。Obytは｛0,1,
…,157｝にサンプルデータが記憶され、｛158,159,…,1
65｝にエラー訂正用チェックバイトが記憶される。エラ
ー訂正用チェックバイトを付加された外符号データブロ
ックを外符号ブロックという。外符号ブロックはフィー
ルドメモリ内でRow方向に書き込まれる。すなわち、フ
ィールドメモリへの書き込みは以下に示す（５）式およ
び（６）式による。
Row＝Obyt …（５） Col＝304＊Oblk＋Ｌ …（６） １フィールド内の全サンプルがライン内シャフリング
されてフィールドメモリに記憶されると、フィールドメ
モリのRowのアドレスが０から157である部分には全てデ
ィジタルビテオ信号のサンプルが記憶され、158から165
の部分には、エラー訂正用チェックバイトが記憶されて
いる。以下、Rowのアドレスが０から157の部分を外符号
データバイト、158から165の部分を外符号チェックバイ
トという。
されてフィールドメモリに記憶されると、フィールドメ
モリのRowのアドレスが０から157である部分には全てデ
ィジタルビテオ信号のサンプルが記憶され、158から165
の部分には、エラー訂正用チェックバイトが記憶されて
いる。以下、Rowのアドレスが０から157の部分を外符号
データバイト、158から165の部分を外符号チェックバイ
トという。
フィールドメモリに全サンプルが記憶されると読み出
しが行われる。書き込みはRow方向に行なわれたが、読
み出しはCol方向に行う。すなわち、外符号データバイ
トおよび外符号チェックバイトのそれぞれは、４セグメ
ントに分割され、各セグメントごとに外符号チェックバ
イトが先に、外符号データバイトが後に、かつColが増
加する方向に続いてRowが増加する方向に読み出され
る。読み出しは76バイトずつのブロック単位で行われ
る。この読み出しのブロックを内符号ブロックという。
しが行われる。書き込みはRow方向に行なわれたが、読
み出しはCol方向に行う。すなわち、外符号データバイ
トおよび外符号チェックバイトのそれぞれは、４セグメ
ントに分割され、各セグメントごとに外符号チェックバ
イトが先に、外符号データバイトが後に、かつColが増
加する方向に続いてRowが増加する方向に読み出され
る。読み出しは76バイトずつのブロック単位で行われ
る。この読み出しのブロックを内符号ブロックという。
フィールドメモリ内の内符号ブロック単位の一次元ア
ドレスをXinと表す。Xinは、（７）式で表される。但
し、Cinを（８）式によるものとする。
ドレスをXinと表す。Xinは、（７）式で表される。但
し、Cinを（８）式によるものとする。
Xin＝Row＊12＋Cin …（７） 但し、 Cin＝int（Col/76） …（８） である。
第４図のフィールドメモリ内の数字は内符号ブロック
の一次元アドレスXinを示している。各セグメントの読
み出し開始のXinは、外符号チェックバイトは、 Xin＝1896＋24＊Seg …（９） で表わされ、外符号データバイトは、 Xin＝（474＊Seg＋59＊Fld＋711＊Ch）mod 1896 …（10） で表わされる。但し、Segは１フィールド内のセグメン
ト番号,Fldは１カラーフレーム内のフィールド番号,Ch
はチャンネル番号，すなわち、Segは｛0,1,2,3｝、Fld
は｛0,1,2,3,4,5,6,7｝、Chは｛0,1｝である。
の一次元アドレスXinを示している。各セグメントの読
み出し開始のXinは、外符号チェックバイトは、 Xin＝1896＋24＊Seg …（９） で表わされ、外符号データバイトは、 Xin＝（474＊Seg＋59＊Fld＋711＊Ch）mod 1896 …（10） で表わされる。但し、Segは１フィールド内のセグメン
ト番号,Fldは１カラーフレーム内のフィールド番号,Ch
はチャンネル番号，すなわち、Segは｛0,1,2,3｝、Fld
は｛0,1,2,3,4,5,6,7｝、Chは｛0,1｝である。
第１図は本発明の一実施例における構成を示すブロッ
ク図である。第１図において、ライン内シャフリング回
路101は、１ラインのサンプルを３つの外符号データブ
ロックに分け、それぞれの外符号データブロックについ
てシャフリングを行う。アウタエンコーダ102はエラー
訂正用チェックバイトを付加する。フィールドメモリ10
3は複数のトラック分のディジタルビデオ信号のサンプ
ルを記憶するバッファメモリである。書き込みアドレス
生成回路104は各サンプルのフィールドメモリ103への書
き込みアドレスを生成する。読み出しアドレス生成回路
105はフィールドメモリ103からの読み出しアドレスを生
成する。インナエンコーダ106は読み出した内符号デー
タブロックにエラー訂正用チェックバイトを付加する。
記録部107はインナエンコーダ106によって、エラー訂正
用チェックバイトを付加された内符号ブロックを処理し
た後に記録媒体に記録する。
ク図である。第１図において、ライン内シャフリング回
路101は、１ラインのサンプルを３つの外符号データブ
ロックに分け、それぞれの外符号データブロックについ
てシャフリングを行う。アウタエンコーダ102はエラー
訂正用チェックバイトを付加する。フィールドメモリ10
3は複数のトラック分のディジタルビデオ信号のサンプ
ルを記憶するバッファメモリである。書き込みアドレス
生成回路104は各サンプルのフィールドメモリ103への書
き込みアドレスを生成する。読み出しアドレス生成回路
105はフィールドメモリ103からの読み出しアドレスを生
成する。インナエンコーダ106は読み出した内符号デー
タブロックにエラー訂正用チェックバイトを付加する。
記録部107はインナエンコーダ106によって、エラー訂正
用チェックバイトを付加された内符号ブロックを処理し
た後に記録媒体に記録する。
第２図はライン内シャフリング回路101の内部構成を
示すブロック図である。第２図を用いてライン内シャフ
リング回路10について詳細に説明する。ラインメモリ20
1,ラインメモリ202およびラインメモリ203はそれぞれ外
符号データブロックを記憶するメモリである。書き込み
アドレス生成回路204は入力サンプルをラインメモリ20
1,ラインメモリ202およびラインメモリ203のうちから書
き込むべきラインメモリを選択し、また、各ラインメモ
リへの書き込みアドレスを生成する。読み出しアドレス
生成回路205はラインメモリ201,ラインメモリ202および
ラインメモリ203に記憶されたサンプルの読み出しアド
レスを生成する。
示すブロック図である。第２図を用いてライン内シャフ
リング回路10について詳細に説明する。ラインメモリ20
1,ラインメモリ202およびラインメモリ203はそれぞれ外
符号データブロックを記憶するメモリである。書き込み
アドレス生成回路204は入力サンプルをラインメモリ20
1,ラインメモリ202およびラインメモリ203のうちから書
き込むべきラインメモリを選択し、また、各ラインメモ
リへの書き込みアドレスを生成する。読み出しアドレス
生成回路205はラインメモリ201,ラインメモリ202および
ラインメモリ203に記憶されたサンプルの読み出しアド
レスを生成する。
ライン内シャフリング回路101はディジタルビデオ信
号のサンプルが入力される。それと同時のそのサンプル
の（L,Hch）のアドレス情報が書き込みアドレス生成回
路204に入力される。ラインメモリ201,ラインメモリ202
およびラインメモリ203のうち書き込むべきラインメモ
リの選択は、（２）式によって、Oblkが０となるサンプ
ルはラインメモリ201に、Oblkが１となるサンプルはラ
インメモリ202に、Oblkが２となるサンプルはラインメ
モリ203に記憶される。これらの選択は書き込みアドレ
ス生成回路204で行われる。また、各ラインメモリへの
書き込みアドレスの生成は（４）式により書き込みアド
レス生成回路204で行われる。読み出しアドレス生成回
路205はラインメモリ201,ラインメモリ202およびライン
メモリ203に記録されたサンプルの読み出しアドレスを
生成する。読み出しはラインメモリ201,ラインメモリ20
2,ラインメモリ203の順に行われる。読み出しアドレス
生成回路105は各ラインメモリからのデータの呼び出し
時に、各ラインメモリごとにObytの０から順にアドレス
が増加する方向にアドレスを生成する。
号のサンプルが入力される。それと同時のそのサンプル
の（L,Hch）のアドレス情報が書き込みアドレス生成回
路204に入力される。ラインメモリ201,ラインメモリ202
およびラインメモリ203のうち書き込むべきラインメモ
リの選択は、（２）式によって、Oblkが０となるサンプ
ルはラインメモリ201に、Oblkが１となるサンプルはラ
インメモリ202に、Oblkが２となるサンプルはラインメ
モリ203に記憶される。これらの選択は書き込みアドレ
ス生成回路204で行われる。また、各ラインメモリへの
書き込みアドレスの生成は（４）式により書き込みアド
レス生成回路204で行われる。読み出しアドレス生成回
路205はラインメモリ201,ラインメモリ202およびライン
メモリ203に記録されたサンプルの読み出しアドレスを
生成する。読み出しはラインメモリ201,ラインメモリ20
2,ラインメモリ203の順に行われる。読み出しアドレス
生成回路105は各ラインメモリからのデータの呼び出し
時に、各ラインメモリごとにObytの０から順にアドレス
が増加する方向にアドレスを生成する。
各ラインメモリから読み出された外符号データバイト
はアウタエンコーダ102でエラー訂正用チェックバイト
付加される。書き込みアドレス生成回路104は外符号ブ
ロックをフィールドメモリに記録するアドレスを（５）
式および（６）式により生成する。
はアウタエンコーダ102でエラー訂正用チェックバイト
付加される。書き込みアドレス生成回路104は外符号ブ
ロックをフィールドメモリに記録するアドレスを（５）
式および（６）式により生成する。
１フィールドの全てのサンプルがフィールドメモリに
記憶されれると、読み出しアドレス生成回路105により
生成されるアドレスにしたがってフィールドメモリから
サンプルが読み出される。
記憶されれると、読み出しアドレス生成回路105により
生成されるアドレスにしたがってフィールドメモリから
サンプルが読み出される。
第５図は読み出しアドレス生成回路105の構成を示す
ブロック図である。第５図を用いて読み出しアドレス生
成回路105の動作を詳細に説明する。セグメント番号生
成回路1001は読み出しのセグメント番号を生成する。読
み出し開始アドレス生成回路1002は外符号チェックバイ
トの内符号ブロック単位の読み出し開始アドレスを生成
する。カウンタ1003は外符号チェックバイトの内符号ブ
ロック単位の読み出しアドレスを生成する。読み出し開
始アドレス生成回路1004は外符号データバイトの内符号
ブロック単位の読み出し開始アドレスを生成する。カウ
ンタ1005は外符号データバイトの内符号ブロック単位の
読み出しアドレスを生成する。読み出し制御回路1006は
カウンタ1003あるいはカウンタ1005のどちらのカウンタ
を動作させるかを制御する。アドレス生成回路1007は内
符号データバイト単位の読み出しアドレスをフィールド
メモリ103のアドレスに変換する。
ブロック図である。第５図を用いて読み出しアドレス生
成回路105の動作を詳細に説明する。セグメント番号生
成回路1001は読み出しのセグメント番号を生成する。読
み出し開始アドレス生成回路1002は外符号チェックバイ
トの内符号ブロック単位の読み出し開始アドレスを生成
する。カウンタ1003は外符号チェックバイトの内符号ブ
ロック単位の読み出しアドレスを生成する。読み出し開
始アドレス生成回路1004は外符号データバイトの内符号
ブロック単位の読み出し開始アドレスを生成する。カウ
ンタ1005は外符号データバイトの内符号ブロック単位の
読み出しアドレスを生成する。読み出し制御回路1006は
カウンタ1003あるいはカウンタ1005のどちらのカウンタ
を動作させるかを制御する。アドレス生成回路1007は内
符号データバイト単位の読み出しアドレスをフィールド
メモリ103のアドレスに変換する。
読み出しアドレスの生成手順はセグメント番号生成回
路1001がセグメント番号を生成することで始まる。セグ
メント番号が生成されると読み出しアドレス生成回路10
02は（９）式により計算を行い、内符号ブロック単位の
読み出し開始アドレスをカウンタ1003に送る。また、読
み出しアドレス生成回路1004は（10）式により計算を行
い、内符号ブロック単位の読み出し開始アドレスをカウ
ンタ1005に送る。読み出し制御回路1006は外符号チェッ
クバイトが先に読み出されるように、まずカウンタ1003
を動作させる。カウンタ1003は読み出しアドレス生成回
路1002で生成された読み出し開始アドレスから１セグメ
ント分の内符号ブロックのアドレスを順に生成する。外
符号チェックバイトの１セグメント分の内符号ブロック
は24ブロックである。１セグメント分の内符号ブロック
のアドレスの生成が終わると、アドレス生成終了の信号
を読み出し制御回路1006に送る。読み出し制御回路1006
は次に外符号データバイトが読み出されるようにカウン
タ1005を動作させる。カウンタ1005読み出しアドレス生
成回路1004で生成された読み出し開始アドレスから１セ
グメント分の内符号ブロックのアドレスを順に生成す
る。外符号チェックバイトの１セグメント分の内符号ブ
ロックは474ブロックである。１セグメント分の内符号
ブロックのアドレスの生成が終わると、アドレス生成終
了の信号を読み出し制御回路1006に送る。読み出し制御
回路1006はカウンタ1005からのアドレス生成終了の信号
を受けると、セグメント番号生成回路1001に次のセグメ
ント番号の出力を要求する。
路1001がセグメント番号を生成することで始まる。セグ
メント番号が生成されると読み出しアドレス生成回路10
02は（９）式により計算を行い、内符号ブロック単位の
読み出し開始アドレスをカウンタ1003に送る。また、読
み出しアドレス生成回路1004は（10）式により計算を行
い、内符号ブロック単位の読み出し開始アドレスをカウ
ンタ1005に送る。読み出し制御回路1006は外符号チェッ
クバイトが先に読み出されるように、まずカウンタ1003
を動作させる。カウンタ1003は読み出しアドレス生成回
路1002で生成された読み出し開始アドレスから１セグメ
ント分の内符号ブロックのアドレスを順に生成する。外
符号チェックバイトの１セグメント分の内符号ブロック
は24ブロックである。１セグメント分の内符号ブロック
のアドレスの生成が終わると、アドレス生成終了の信号
を読み出し制御回路1006に送る。読み出し制御回路1006
は次に外符号データバイトが読み出されるようにカウン
タ1005を動作させる。カウンタ1005読み出しアドレス生
成回路1004で生成された読み出し開始アドレスから１セ
グメント分の内符号ブロックのアドレスを順に生成す
る。外符号チェックバイトの１セグメント分の内符号ブ
ロックは474ブロックである。１セグメント分の内符号
ブロックのアドレスの生成が終わると、アドレス生成終
了の信号を読み出し制御回路1006に送る。読み出し制御
回路1006はカウンタ1005からのアドレス生成終了の信号
を受けると、セグメント番号生成回路1001に次のセグメ
ント番号の出力を要求する。
カウンタ1003およびカウンタ1005では、内符号ブロッ
クのアドレスの最後まで出力すると最初のアドレスに戻
る。すなわち、外符号データバイトのXin＝1895まで読
み出した場合は、Xin＝０にもどって継続して読み出
し、外符号チェックバイトのXin＝1991のアドレスまで
読み出した場合は、Xin＝1896にもどって継続して読み
出す。
クのアドレスの最後まで出力すると最初のアドレスに戻
る。すなわち、外符号データバイトのXin＝1895まで読
み出した場合は、Xin＝０にもどって継続して読み出
し、外符号チェックバイトのXin＝1991のアドレスまで
読み出した場合は、Xin＝1896にもどって継続して読み
出す。
アドレス生成回路1007ではカウンタ1003およびカウン
タ1005から出力される内符号ブロック単位のアドレスを
フイールドメモリ103のアドレスに変換してその出力を
フィールドメモリ103に送る。
タ1005から出力される内符号ブロック単位のアドレスを
フイールドメモリ103のアドレスに変換してその出力を
フィールドメモリ103に送る。
内符号ブロック単位で読み出されたサンプルはインナ
エンコーダ106によりエラー訂正用チェックバイトを付
加される。記録部107では１セグメント分のサンプルを
処理した後に１トラック上にそれらのサンプルを書き込
む。
エンコーダ106によりエラー訂正用チェックバイトを付
加される。記録部107では１セグメント分のサンプルを
処理した後に１トラック上にそれらのサンプルを書き込
む。
ディジタルビデオ符号がPAL方式のビデオ信号をディ
ジタル化したものである場合のフィールドシャフリング
は以上のように行われる。
ジタル化したものである場合のフィールドシャフリング
は以上のように行われる。
ここで（４）式におけるシャフリング定数（A,B,C）
を適切な値とすることで、全てのサンプルに対して、同
一ラインかつ同一チャンネルの隣接サンプルをフィール
ドメモリ上で異なるセグメントに対応するアドレスに配
置し、各セグメントのサンプルをそれぞれ一つのトラッ
クに記録することにより、同一ラインかつ同一チャンネ
ルの隣接サンプルを異なるトラックに記録することが可
能となる。シャフリングパラメータの組合せの例とし
て、 （A,B,C）＝（59,72,155） がある。
を適切な値とすることで、全てのサンプルに対して、同
一ラインかつ同一チャンネルの隣接サンプルをフィール
ドメモリ上で異なるセグメントに対応するアドレスに配
置し、各セグメントのサンプルをそれぞれ一つのトラッ
クに記録することにより、同一ラインかつ同一チャンネ
ルの隣接サンプルを異なるトラックに記録することが可
能となる。シャフリングパラメータの組合せの例とし
て、 （A,B,C）＝（59,72,155） がある。
ディジタルビデオ信号がNTSC方式のビデオ信号をディ
ジタル化したものである場合についてPAL方式の場合と
同様に説明する。
ジタル化したものである場合についてPAL方式の場合と
同様に説明する。
第６図は水平方向サンプル番号、ライン番号およびチ
ャンネル分布を示す図である。Ｌは｛0,1,…,254｝であ
り、Ｈは｛0,1,…767｝である。ＨとHchは（11）式によ
り関係づけられる。
ャンネル分布を示す図である。Ｌは｛0,1,…,254｝であ
り、Ｈは｛0,1,…767｝である。ＨとHchは（11）式によ
り関係づけられる。
Hch＝int（H/2） …（11） すなわちHchは｛0,1,…,383｝である。
第７図にフィールドメモリの論理的構成を示す。Row
は｛0,1,…,135｝、Colは｛0,1,…,764｝である。
は｛0,1,…,135｝、Colは｛0,1,…,764｝である。
各サンプルの外符号データブロックへの分け方は、Ob
lkを１ライン内の外符号ブロック番号として、（12）式
による。
lkを１ライン内の外符号ブロック番号として、（12）式
による。
Oblk＝Hch mod3 …（12） すなわちOblkは｛0,1,2｝である。
Hdは外符号データブロック内のサンプル番号とする
と、（13）式によりHchとHdは関係ずけられる。
と、（13）式によりHchとHdは関係ずけられる。
Hd＝int（Hch/3） …（13） すなわちHdは｛0,1,…,127｝である。
外符号データブロック内のシャフリングは、（A,B,
C）をシャフリング定数として、（14）式によってHdの
サンプルをObytへシャフリングすることにより行なわれ
る。
C）をシャフリング定数として、（14）式によってHdの
サンプルをObytへシャフリングすることにより行なわれ
る。
Obyt＝Ａ＊Hd＋Ｂ＊Oblk＋Ｃ＊Lmod 128 …（14） シャフリングされた３つの外符号データブロックはエ
ラー訂正用チェックバイト付加される。Obytは｛0,1,…
127｝にサンプルデータが記憶され、｛128,129…,135｝
にエラー訂正用チェックバイトが記憶される。外符号ブ
ロックはフィールドメモリ内でRow方向に書き込まれ
る。すなわちフィードメモリへの書き込みは以下に示す
（15）式および（16）式による。
ラー訂正用チェックバイト付加される。Obytは｛0,1,…
127｝にサンプルデータが記憶され、｛128,129…,135｝
にエラー訂正用チェックバイトが記憶される。外符号ブ
ロックはフィールドメモリ内でRow方向に書き込まれ
る。すなわちフィードメモリへの書き込みは以下に示す
（15）式および（16）式による。
Row＝Obyt …（15） Col＝255＊Oblk＋Ｌ …（16） １フィールド内の全サンプルがライン内シャフリング
されてフィールドメモリに記憶されると、フィールドメ
モリのRowのアドレスが０から127である部分には全てデ
ィジタルビデオ信号のサンプルが記憶され、128から135
の部分には、エラー訂正用チェックバイトが記憶されて
いる。以下、Rowのアドレスが０から127の部分を外符号
データバイト、128から135の部分を外符号チェックバイ
トという。
されてフィールドメモリに記憶されると、フィールドメ
モリのRowのアドレスが０から127である部分には全てデ
ィジタルビデオ信号のサンプルが記憶され、128から135
の部分には、エラー訂正用チェックバイトが記憶されて
いる。以下、Rowのアドレスが０から127の部分を外符号
データバイト、128から135の部分を外符号チェックバイ
トという。
フィールドメモリに全サンプルが記憶されると読み出
しが行われる。書き込みはRow方向に行われたが、読み
出しはCol方向に行う。すなわち、外符号データバイト
および外符号チェックバイトのそれぞれは３セグメント
に分割され、各セグメントごとに外符号チェックバイト
が先に、外符号データバイトが後に、かつColが増加す
る方向に、続いてRowが増加する方向に読み出される。
内符号ブロックは85バイトである。
しが行われる。書き込みはRow方向に行われたが、読み
出しはCol方向に行う。すなわち、外符号データバイト
および外符号チェックバイトのそれぞれは３セグメント
に分割され、各セグメントごとに外符号チェックバイト
が先に、外符号データバイトが後に、かつColが増加す
る方向に、続いてRowが増加する方向に読み出される。
内符号ブロックは85バイトである。
フィールドメモリ内の内符号ブロック単位の一次元ア
ドレスXinは、（17）式で表される。但し、Cinを（18）
式によるものとする。
ドレスXinは、（17）式で表される。但し、Cinを（18）
式によるものとする。
Xin＝Row＊９＋Cin …（17） 但し、 Cin＝int（Col/85） …（18） である。
第７図のフィールドメモリ内の数字は内符号ブロック
の一次元アドレスXinを示している。
の一次元アドレスXinを示している。
各セグメントの読み出し開始Xinは、外符号チェック
バイトは、 Xin＝1152＋24＊Seg …（19） で表わされ、外符号データバイトは、 Xin＝（384＊Seg＋96＊Fld＋576＊Ch）mod 1152 …（20） で表わされる。但し、Segは１フィールド内のセグメン
ト番号,Fldは１カラーフレーム内のフィールド番号,Ch
はチャンネル番号，すなわち、Segは｛0,1,2｝、Fldは
｛0,1,2,3｝、Chは｛0,1｝である。
バイトは、 Xin＝1152＋24＊Seg …（19） で表わされ、外符号データバイトは、 Xin＝（384＊Seg＋96＊Fld＋576＊Ch）mod 1152 …（20） で表わされる。但し、Segは１フィールド内のセグメン
ト番号,Fldは１カラーフレーム内のフィールド番号,Ch
はチャンネル番号，すなわち、Segは｛0,1,2｝、Fldは
｛0,1,2,3｝、Chは｛0,1｝である。
ライン内シャフリング回路101にはディジタルビデオ
信号のサンプルが入力される。それと同時にそのサンプ
ルの（L,Hch）のアドレス情報が書き込みアドレス生成
回路104が入力される。ラインメモリ201,ラインメモリ2
02およびラインメモリ203のうち書き込むべきラインメ
モリの選択は、（12）式によって、Oblkが０となるサン
プルはラインメモリ201に、Oblkが１となるサンプルは
ライメモリ202に、Oblkが２となるサンプルはラインメ
モリ203に記憶される。これらの選択は書き込みアドレ
ス生成回路204で行われる。また、各ラインメモリへの
書き込みアドレスの生成は（14）式により書き込みアド
レス生成回路204で行われる。読み出しアドレス生成回
路205はラインメモリ201,ラインメモリ202およびライン
メモリ203に記録されたサンプルの読み出しアドレスを
生成する。読み出しは、ラインメモリ201,ラインメモリ
202,ラインメモリ203の順に行われる。読み出しアドレ
ス生成回路105は各ラインメモリからのデータの呼び出
し時に、Obytの０から順にアドレスが増加する方向にア
ドレスを生成する。
信号のサンプルが入力される。それと同時にそのサンプ
ルの（L,Hch）のアドレス情報が書き込みアドレス生成
回路104が入力される。ラインメモリ201,ラインメモリ2
02およびラインメモリ203のうち書き込むべきラインメ
モリの選択は、（12）式によって、Oblkが０となるサン
プルはラインメモリ201に、Oblkが１となるサンプルは
ライメモリ202に、Oblkが２となるサンプルはラインメ
モリ203に記憶される。これらの選択は書き込みアドレ
ス生成回路204で行われる。また、各ラインメモリへの
書き込みアドレスの生成は（14）式により書き込みアド
レス生成回路204で行われる。読み出しアドレス生成回
路205はラインメモリ201,ラインメモリ202およびライン
メモリ203に記録されたサンプルの読み出しアドレスを
生成する。読み出しは、ラインメモリ201,ラインメモリ
202,ラインメモリ203の順に行われる。読み出しアドレ
ス生成回路105は各ラインメモリからのデータの呼び出
し時に、Obytの０から順にアドレスが増加する方向にア
ドレスを生成する。
各メモリから読み出された外符号データバイトはアウ
タエンコーダ102でエラー訂正用チェックバイト付加さ
れる。書き込みアドレス生成回路104は外符号ブロック
をフィールドメモリに記憶するアドレスを（15）式およ
び（16）式により生成する。
タエンコーダ102でエラー訂正用チェックバイト付加さ
れる。書き込みアドレス生成回路104は外符号ブロック
をフィールドメモリに記憶するアドレスを（15）式およ
び（16）式により生成する。
１フィールドの全てのサンプルがフィールドメモリに
記憶されると、読み出しアドレス生成回路105により生
成されるアドレスにしたがってフィールドメモリからサ
ンプルが読み出される。
記憶されると、読み出しアドレス生成回路105により生
成されるアドレスにしたがってフィールドメモリからサ
ンプルが読み出される。
読み出しアドレスの生成手順はセグメント番号生成回
路1001がセグメント番号を生成することで始まる。セグ
メント番号が生成されると読み出しアドレス生成回路10
02は（19）式より計算を行い、内符号ブロック単位の読
み出し開始アドレスをカウンタ1003に送る。また、読み
出しアドレス生成回路1004は（20）式により計算を行
い、内符号ブロック単位の読み出し開始アドレスをカウ
ンタ1005に送る。読み出し制御回路1006は外符号チェッ
クバイトが先に読み出されるようにまずカウンタ1003を
動作させる。カウンタ1003は読み出しアドレス生成回路
1002で生成された読み出し開始アドレスから１セグメン
ト分の内符号ブロックのアドレスを順に生成する。外符
号チェックバイトの１セグメント分の内符号ブロックは
24ブロックである。１セグメント分の内符号ブロックの
アドレスの生成が終わると、アドレス生成終了を信号を
読み出し制御回路1006に送る。読み出し制御回路1006
は、次に外符号データバイトが読み出されるようにカウ
ンタ1005を動作させる。カウンタ1005読み出しアドレス
生成回路1004で生成された読み出し開始アドレスから１
セグメント分の内符号ブロックのアドレスを順に生成す
る。外符号チェックバイトの１セグメント分の内符号ブ
ロックは384ブロックである。１セグメント分の内符号
ブロックのアドレスの生成が終わると、アドレス生成終
了の信号を読み出し制御回路1006に送る。読み出し制御
回路1006はカウンタ1005からのアドレス生成終了の信号
を受けると、セグメント番号生成回路1001の次のセグメ
ント番号の出力を要求する。カウンタ1003およびカウン
タ1005では、内符号ブロックのアドレスの最後まで出力
すると最初のアドレスに戻る。すなわち、外符号データ
バイトのXin＝1151まで読み出した場合、Xin＝０にもど
って継続して読み出し、外符号チェックバイトのXin＝1
223のアドレスまで読み出した場合は、Xin＝1152にもど
って継続して読み出す。アドス生成回路1007ではカウン
タ1003およびカウンタ1005から出力される内符号ブロッ
ク単位のアドレスをフィールドメモリ103のアドレスに
変換してその出力をフィールドメモリ103を送る。内符
号ブロック単位で読み出されたサンプルはインナエンコ
ーダ106によりエラー訂正用チェックバイトを付加され
る。記録部107では１セグメント分のサンプルを処理し
た後に１トラック上にそれらのサンプルを書き込む。
路1001がセグメント番号を生成することで始まる。セグ
メント番号が生成されると読み出しアドレス生成回路10
02は（19）式より計算を行い、内符号ブロック単位の読
み出し開始アドレスをカウンタ1003に送る。また、読み
出しアドレス生成回路1004は（20）式により計算を行
い、内符号ブロック単位の読み出し開始アドレスをカウ
ンタ1005に送る。読み出し制御回路1006は外符号チェッ
クバイトが先に読み出されるようにまずカウンタ1003を
動作させる。カウンタ1003は読み出しアドレス生成回路
1002で生成された読み出し開始アドレスから１セグメン
ト分の内符号ブロックのアドレスを順に生成する。外符
号チェックバイトの１セグメント分の内符号ブロックは
24ブロックである。１セグメント分の内符号ブロックの
アドレスの生成が終わると、アドレス生成終了を信号を
読み出し制御回路1006に送る。読み出し制御回路1006
は、次に外符号データバイトが読み出されるようにカウ
ンタ1005を動作させる。カウンタ1005読み出しアドレス
生成回路1004で生成された読み出し開始アドレスから１
セグメント分の内符号ブロックのアドレスを順に生成す
る。外符号チェックバイトの１セグメント分の内符号ブ
ロックは384ブロックである。１セグメント分の内符号
ブロックのアドレスの生成が終わると、アドレス生成終
了の信号を読み出し制御回路1006に送る。読み出し制御
回路1006はカウンタ1005からのアドレス生成終了の信号
を受けると、セグメント番号生成回路1001の次のセグメ
ント番号の出力を要求する。カウンタ1003およびカウン
タ1005では、内符号ブロックのアドレスの最後まで出力
すると最初のアドレスに戻る。すなわち、外符号データ
バイトのXin＝1151まで読み出した場合、Xin＝０にもど
って継続して読み出し、外符号チェックバイトのXin＝1
223のアドレスまで読み出した場合は、Xin＝1152にもど
って継続して読み出す。アドス生成回路1007ではカウン
タ1003およびカウンタ1005から出力される内符号ブロッ
ク単位のアドレスをフィールドメモリ103のアドレスに
変換してその出力をフィールドメモリ103を送る。内符
号ブロック単位で読み出されたサンプルはインナエンコ
ーダ106によりエラー訂正用チェックバイトを付加され
る。記録部107では１セグメント分のサンプルを処理し
た後に１トラック上にそれらのサンプルを書き込む。
ディジタルビデオ信号がNTSC方式のビデオ信号をディ
ジタル化したものである場合のフィールドシャフリング
は以上のように行われる。
ジタル化したものである場合のフィールドシャフリング
は以上のように行われる。
ここで、（14）式におけるシャフリング定数（A,B,
C）を適切な値とすることで、全てのサンプルに対し
て、同一ラインかつ同一チャンネルの隣接サンプルをフ
ィールドメモリ上で異なるセグメントに対応するアドレ
スに配置し、各セグメントのサンプルをそれぞれ一つの
トラックに記録することにより、同一ラインかつ同一チ
ャンネルの隣接サンプルを異なるトラックに記録するこ
とが可能となる。さらに、全てのサンプルに対して、同
一ラインでかつ同一チャンネルの隣接サンプルを異なる
ヘッドで記録再生することが可能となる。シャフリング
パラメータの組合せの例として、 （A,B,C）＝（107,78,40） がある。
C）を適切な値とすることで、全てのサンプルに対し
て、同一ラインかつ同一チャンネルの隣接サンプルをフ
ィールドメモリ上で異なるセグメントに対応するアドレ
スに配置し、各セグメントのサンプルをそれぞれ一つの
トラックに記録することにより、同一ラインかつ同一チ
ャンネルの隣接サンプルを異なるトラックに記録するこ
とが可能となる。さらに、全てのサンプルに対して、同
一ラインでかつ同一チャンネルの隣接サンプルを異なる
ヘッドで記録再生することが可能となる。シャフリング
パラメータの組合せの例として、 （A,B,C）＝（107,78,40） がある。
ディジタルビデオ信号がPAL方式のビデオ信号をディ
ジタル化したものである場合、また、NTSC方式のビデオ
信号をディジタル化したものである場合の両方につい
て、例に挙げたようなパラメータによるフィールドシャ
フリングを行うことにより、ディジタルVTRにおいてト
ラック方向の長いバーストエラーが発生し、あるサンプ
ルが欠損した場合でも、欠損したサンプルと同一ライン
かつ同一チャンネルの隣接サンプルは別トラックに記録
されているので正常に再生され、それらのサンプルを用
いて欠損したサンプルを修整することができる。また、
NTSC方式の場合には同一ラインかつ同一チャンネルの隣
接サンプルを異なるヘッドで記録再生するので片方のヘ
ッドが目づまりをおこしサンプルが欠損しても、欠損し
たサンプルと同一ラインかつ同一チャンネルの隣接サン
プルは別ヘッドで正常に再生されるのでそれらのサンプ
ルを用いて修整ができる。
ジタル化したものである場合、また、NTSC方式のビデオ
信号をディジタル化したものである場合の両方につい
て、例に挙げたようなパラメータによるフィールドシャ
フリングを行うことにより、ディジタルVTRにおいてト
ラック方向の長いバーストエラーが発生し、あるサンプ
ルが欠損した場合でも、欠損したサンプルと同一ライン
かつ同一チャンネルの隣接サンプルは別トラックに記録
されているので正常に再生され、それらのサンプルを用
いて欠損したサンプルを修整することができる。また、
NTSC方式の場合には同一ラインかつ同一チャンネルの隣
接サンプルを異なるヘッドで記録再生するので片方のヘ
ッドが目づまりをおこしサンプルが欠損しても、欠損し
たサンプルと同一ラインかつ同一チャンネルの隣接サン
プルは別ヘッドで正常に再生されるのでそれらのサンプ
ルを用いて修整ができる。
なお、本実施例ではシャフリングパラメータの例とし
てNTSC方式の場合、PAL方式の場合についてそれぞれ１
つの例しか挙げなかったがこのほかにも有効なパラメー
タがあることはいうまでもない。また、ディジタルビデ
オ信号の１フィールドのサンプル数が変わった場合にも
フィールドメモリのサイズあるいはシャフリングパラメ
ータを変えることにより対応可能である。
てNTSC方式の場合、PAL方式の場合についてそれぞれ１
つの例しか挙げなかったがこのほかにも有効なパラメー
タがあることはいうまでもない。また、ディジタルビデ
オ信号の１フィールドのサンプル数が変わった場合にも
フィールドメモリのサイズあるいはシャフリングパラメ
ータを変えることにより対応可能である。
発明の効果 本発明はディジタルビデオ信号の全てのサンプルに対
して、同一ラインかつ同一チャンネルの隣接サンプルを
異なるトラックに記録することを実現した。さらに、NT
SC方式の場合は、あるサンプルを記録再生するヘッド
と、そのサンプルと同一ラインでかつ同一チャンネルの
隣接サンプルを記録再生するヘッドは別ヘッドとするこ
とを実現した。
して、同一ラインかつ同一チャンネルの隣接サンプルを
異なるトラックに記録することを実現した。さらに、NT
SC方式の場合は、あるサンプルを記録再生するヘッド
と、そのサンプルと同一ラインでかつ同一チャンネルの
隣接サンプルを記録再生するヘッドは別ヘッドとするこ
とを実現した。
この結果、トラック方向の長いバーストエラーが発生
し、あるサンプルが欠損した場合でも、欠損したサンプ
ルと同一ラインかつ同一チャンネルの隣接サンプルは別
トラックに記録されているため正常に再生され、それら
のサンプルを用いて欠損したサンプルを修整することが
できる。また、NTSC方式の場合には、さらに同一ライン
かつ同一チャンネルの隣接サンプルを異なるヘッドで記
録再生するので片方のヘッドの目づまりをおこしサンプ
ルがとれなくなっても、欠損したサンプルに対し同一ラ
インかつ同一チャンネルの隣接サンプルは別ヘッドで正
常に再生されるのでそれらのサンプルを用いて修整がで
きる。
し、あるサンプルが欠損した場合でも、欠損したサンプ
ルと同一ラインかつ同一チャンネルの隣接サンプルは別
トラックに記録されているため正常に再生され、それら
のサンプルを用いて欠損したサンプルを修整することが
できる。また、NTSC方式の場合には、さらに同一ライン
かつ同一チャンネルの隣接サンプルを異なるヘッドで記
録再生するので片方のヘッドの目づまりをおこしサンプ
ルがとれなくなっても、欠損したサンプルに対し同一ラ
インかつ同一チャンネルの隣接サンプルは別ヘッドで正
常に再生されるのでそれらのサンプルを用いて修整がで
きる。
以上のように、本発明は画面上のあるサンプルの欠損
に対して、そのサンプルと相関性の高いサンプルを用い
た修整が可能となるという優れた特徴を備えている。従
って、テープやディスク上で上でしばしばサンプルの欠
損の生じるディジタルVTRや光ディスクなどにおいて非
常に効果が高く、本発明の実用上の効果は大きい。
に対して、そのサンプルと相関性の高いサンプルを用い
た修整が可能となるという優れた特徴を備えている。従
って、テープやディスク上で上でしばしばサンプルの欠
損の生じるディジタルVTRや光ディスクなどにおいて非
常に効果が高く、本発明の実用上の効果は大きい。
第１図は本発明の一実施例における記録再生装置の構成
を示すブロック図、第２図は本発明の一実施例における
ライン内シャフリング回路の内部構成を示すブロック
図、第３図はPAL方式の場合の水平方向サンプル番号，
ライン番号およびチャンネル分布を示す模式図、第４図
はPAL方式の場合のフィールドメモリの論理的構成を示
す模式図、第５図は読み出しアドレス生成回路の内部構
成を示すブロック図、第６図はNTSC方式の場合の水平方
向サンプル番号、ライン番号およびチャンネル分布を示
す模式図、第７図はNTSC方式の場合のフィールドメモリ
の論理的構成を示す模式図、第８図は従来のディジタル
VTRのシャフリング方式のチャンネルおよびセグメント
の分け方を示す模式図、第９図は従来のディジタルVTR
のシャフリング方法によるテープ記録の例を示すトラッ
クパターン図、第10図は同一ラインの連続する５個のサ
ンプルを抜き出した模式図である。 101……ライン内シャフリング回路、102……アウタエン
コーダ、103……フィールドメモリ、104,204……書き込
みアドレス生成回路、105,205……読み出しアドレス発
生回路、106……インナエンコーダ、107……記録部、20
1〜203……ラインメモリ、1001……セグメント番号生成
回路、1002,1004……読み出し開始アドレス生成回路、1
003,1005……カウンタ、1006……読み出し制御回路、10
07……アドレス生成回路。
を示すブロック図、第２図は本発明の一実施例における
ライン内シャフリング回路の内部構成を示すブロック
図、第３図はPAL方式の場合の水平方向サンプル番号，
ライン番号およびチャンネル分布を示す模式図、第４図
はPAL方式の場合のフィールドメモリの論理的構成を示
す模式図、第５図は読み出しアドレス生成回路の内部構
成を示すブロック図、第６図はNTSC方式の場合の水平方
向サンプル番号、ライン番号およびチャンネル分布を示
す模式図、第７図はNTSC方式の場合のフィールドメモリ
の論理的構成を示す模式図、第８図は従来のディジタル
VTRのシャフリング方式のチャンネルおよびセグメント
の分け方を示す模式図、第９図は従来のディジタルVTR
のシャフリング方法によるテープ記録の例を示すトラッ
クパターン図、第10図は同一ラインの連続する５個のサ
ンプルを抜き出した模式図である。 101……ライン内シャフリング回路、102……アウタエン
コーダ、103……フィールドメモリ、104,204……書き込
みアドレス生成回路、105,205……読み出しアドレス発
生回路、106……インナエンコーダ、107……記録部、20
1〜203……ラインメモリ、1001……セグメント番号生成
回路、1002,1004……読み出し開始アドレス生成回路、1
003,1005……カウンタ、1006……読み出し制御回路、10
07……アドレス生成回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末定 邦雄 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−145978（ＪＰ，Ａ)
Claims (2)
- 【請求項１】ディジタルビデオ信号を１フィールド分の
信号量毎に、複数のチャンネルに分割し、さらに各チャ
ンネルのディジタルビデオ信号を複数本の信号記録トラ
ックに分けて記録し、あるいは再生する記録再生装置に
おいて、 各チャンネルの各ライン毎に、順番の並べ換えを行うラ
イン内シャフリング手段を具備し、かつ、 概念的構成が、二次元の配列となる構成を持った、１フ
ィールド内の１チャンネル分のディジタルビデオ信号を
格納する、フィールドメモリを具備し、かつ、 前記フィールドメモリへ、前記ライン内シャフリング手
段の出力を書き込む、書き込みアドレス生成手段を具備
し、かつ、 前記フィールドメモリに書き込まれた、ディジタルビデ
オ信号を読み出す場合に、前記書き込みアドレス生成手
段で前記フィールドメモリに書き込まれた方向とは概念
的な方向が、二次元配列上直交するように読み出し、か
つ複数のトラックに記録されるように読み出しアドレス
を生成する、読み出しアドレス生成手段を具備し、 １フィールド上の全てのサンプルに対して、同一ライン
かつ同一チャンネルの隣接サンプルが異なるトラックに
記録されるように、前記ライン内シャフリング手段、お
よび書き込みアドレス生成手段、および読み出しアドレ
ス生成手段を制御することを特徴とする記録再生装置。 - 【請求項２】NTSC方式のディジタルビデオ信号を１フィ
ールド分の信号量毎に、複数のチャンネルに分割し、さ
らに各チャンネルのディジタルビデオ信号を複数本の信
号記録トラックに分けて記録し、あるいは再生する記録
再生装置において、 各チャンネルの各ライン毎に、順番の並べ換えを行うラ
イン内シャフリング手段を具備し、かつ、 概念的構成が、二次元の配列となる構成を持った、１フ
ィード内の１チャンネル分のディジタルビデオ信号を格
納する、フイールドメモリを具備し、かつ、 前記フィールドメモリへ、前記ライン内シャフリング手
段の出力を書き込む、書き込みアドレス生成手段を具備
し、かつ、 前記フィールドメモリに書き込まれた、ディジタルビデ
オ信号を読み出す場合に、前記書き込みアドレス生成手
段で前記フィールドメモリに書き込まれた方向とは概念
的な方向が、二次元配列上直交するように読み出し、か
つ複数のトラックに記録されるように読み出しアドレス
を生成する、読み出しアドレス生成手段を具備し、 １フィールド上の全てのサンプルに対して、同一ライン
かつ同一チャンネルの隣接サンプルが異なるヘッドで記
録再生されるように、前記ライン内シャフリング手段、
および書き込みアドレス生成手段、および読み出しアド
レス生成手段を制御することを特徴とする記録再生装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249434A JP2548444B2 (ja) | 1990-09-18 | 1990-09-18 | 記録再生装置 |
| US07/761,061 US5289322A (en) | 1990-09-18 | 1991-09-18 | Data rearrangement processing apparatus for digital video signal recording apparatus |
| EP91115863A EP0476630B1 (en) | 1990-09-18 | 1991-09-18 | Data rearrangement processing apparatus for digital video signal recording apparatus |
| DE69123413T DE69123413T2 (de) | 1990-09-18 | 1991-09-18 | Verarbeitungsschaltung für die Datenumgruppierung in einem Gerät zur Aufzeichnung digitaler Videosignale |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249434A JP2548444B2 (ja) | 1990-09-18 | 1990-09-18 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127686A JPH04127686A (ja) | 1992-04-28 |
| JP2548444B2 true JP2548444B2 (ja) | 1996-10-30 |
Family
ID=17192912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249434A Expired - Fee Related JP2548444B2 (ja) | 1990-09-18 | 1990-09-18 | 記録再生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5289322A (ja) |
| EP (1) | EP0476630B1 (ja) |
| JP (1) | JP2548444B2 (ja) |
| DE (1) | DE69123413T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3125451B2 (ja) * | 1991-11-05 | 2001-01-15 | ソニー株式会社 | 信号処理方法 |
| KR0135873B1 (ko) * | 1992-03-14 | 1998-05-15 | 강진구 | 디지탈 자기기록재생방법 및 장치 |
| GB2268613B (en) * | 1992-07-06 | 1996-03-20 | Sony Broadcast & Communication | Digital signal processing apparatus |
| DE596826T1 (de) * | 1992-11-06 | 1994-10-06 | Gold Star Co | Mischungsverfahren für ein digitales Videobandaufzeichnungsgerät. |
| KR100269748B1 (ko) * | 1993-01-30 | 2000-10-16 | 윤종용 | 디지탈 vtr의 영상데이타처리방법 및 그 장치 |
| JPH06339157A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 画像コーデック装置 |
| JPH07193811A (ja) * | 1993-12-27 | 1995-07-28 | Fuji Xerox Co Ltd | 画像伝送装置 |
| KR0165288B1 (ko) * | 1994-04-21 | 1999-03-20 | 김광호 | 디지탈 기록 시스템의 데이타 인터리브 방법 및 장치 |
| US5627935A (en) * | 1994-11-11 | 1997-05-06 | Samsung Electronics Co., Ltd. | Error-correction-code coding & decoding procedures for the recording & reproduction of digital video data |
| JP3500026B2 (ja) * | 1997-01-27 | 2004-02-23 | 矢崎総業株式会社 | データ変調装置、及びデータ変調方法 |
| KR100272708B1 (ko) * | 1997-12-30 | 2000-11-15 | 전주범 | D－vhs시스템에서 셔플링을 이용한 디지털 데이터의 코딩/디코딩 방법 |
| US7340422B2 (en) * | 2003-02-10 | 2008-03-04 | Asentinel Llc | Systems and method for managing and processing of telecommunications invoices |
| JP4656836B2 (ja) * | 2003-12-19 | 2011-03-23 | パナソニック株式会社 | 同期クロック生成装置及び同期クロック生成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2164479B (en) * | 1984-09-10 | 1988-09-07 | Sony Corp | Recording audio signals |
| CH666975A5 (de) * | 1984-12-18 | 1988-08-31 | Studer Willi Ag | Verfahren und vorrichtung zur aufzeichnung und wiedergabe codierter digitaler signale. |
| CA1303729C (en) * | 1985-09-03 | 1992-06-16 | Tetsuro Kato | Method and apparatus for recording and/or reproducing a pcm signal |
| JPH0710099B2 (ja) * | 1985-12-20 | 1995-02-01 | 株式会社日立製作所 | ビデオ信号記録再生方式 |
| JPS63187469A (ja) * | 1987-01-30 | 1988-08-03 | Hitachi Ltd | 回転ヘツド形記録再生装置 |
| EP0397472B1 (en) * | 1989-05-12 | 1995-11-29 | Mitsubishi Denki Kabushiki Kaisha | Rotary head recording and playback apparatus and method |
| JP2745704B2 (ja) * | 1989-07-26 | 1998-04-28 | ソニー株式会社 | 情報伝送装置 |
-
1990
- 1990-09-18 JP JP2249434A patent/JP2548444B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-18 DE DE69123413T patent/DE69123413T2/de not_active Expired - Fee Related
- 1991-09-18 US US07/761,061 patent/US5289322A/en not_active Expired - Fee Related
- 1991-09-18 EP EP91115863A patent/EP0476630B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69123413T2 (de) | 1997-04-03 |
| EP0476630A3 (en) | 1993-03-17 |
| EP0476630B1 (en) | 1996-12-04 |
| US5289322A (en) | 1994-02-22 |
| JPH04127686A (ja) | 1992-04-28 |
| DE69123413D1 (de) | 1997-01-16 |
| EP0476630A2 (en) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950003638B1 (ko) | 에러 검출/정정 코드 디코딩 장치 | |
| JP2548444B2 (ja) | 記録再生装置 | |
| JPS62192977A (ja) | デ−タ記録装置 | |
| US6216245B1 (en) | Error correction coding method and apparatus thereof, error correction decoding method apparatus thereof, data recording and reproducing apparatus, and recording medium | |
| KR940005204B1 (ko) | 영상데이터의 기록 및 그 재생방법 | |
| US5459621A (en) | Method and apparatus for rotary-head type signal recording and reproducing of digital video/audio signals | |
| JP3355182B2 (ja) | サーチモードにおけるビデオレコーダ性能を改善する装置系、その方法及び記録媒体 | |
| KR870001841B1 (ko) | 정보 기록원반 및 그 재생장치 | |
| KR100250235B1 (ko) | 데이터 기록방법 | |
| US5473478A (en) | Rotary head type magnetic recording/reproducing apparatus for designating video/audio signals in accordance with a predetermined distribution pattern | |
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| JPH077581B2 (ja) | 回転ヘツド形ｐｃｍ磁気記録再生装置 | |
| JP3592597B2 (ja) | エラー訂正装置及びプログラム記録媒体 | |
| JPH0356039B2 (ja) | ||
| GB2231463A (en) | Video tape recorder | |
| JP3106479B2 (ja) | ディジタルコンポーネント信号の記録装置及び記録方法 | |
| JPH05151709A (ja) | シヤフリング回路 | |
| JPH0783275B2 (ja) | エラ−訂正符号の復号装置 | |
| JPH0321988B2 (ja) | ||
| JP3035984B2 (ja) | ディジタルビデオ信号記録装置 | |
| JP3278946B2 (ja) | ディジタルビデオ信号伝送方式およびディジタルビデオ信号伝送装置 | |
| JP2666258B2 (ja) | 信号記録方法 | |
| JP2000149456A (ja) | データ処理装置および方法、ならびに、データ記録装置および方法 | |
| JPH0810540B2 (ja) | デイジタル信号記録方式 | |
| JPH06165120A (ja) | スローモーション再生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |