JP2547776B2 - Multi-frame transmission system - Google Patents
Multi-frame transmission systemInfo
- Publication number
- JP2547776B2 JP2547776B2 JP62157942A JP15794287A JP2547776B2 JP 2547776 B2 JP2547776 B2 JP 2547776B2 JP 62157942 A JP62157942 A JP 62157942A JP 15794287 A JP15794287 A JP 15794287A JP 2547776 B2 JP2547776 B2 JP 2547776B2
- Authority
- JP
- Japan
- Prior art keywords
- cmi
- signal
- frame
- frame synchronization
- coding rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明ではマルチフレーム伝送方式，特に複数フレー
ムで構成されているマルチフレーム信号列のCMI符号を
用いての伝送する方式に関する。The present invention relates to a multi-frame transmission method, and more particularly to a transmission method using a CMI code of a multi-frame signal sequence composed of a plurality of frames.
従来のマルチフレーム伝送方式は第２図のような構成
をとっていた。The conventional multi-frame transmission system has the configuration shown in FIG.
第２図は従来のものの一例のフレーム同期回路のブロ
ック構成図である。送信部Ａ′で送信マルチフレーム信
号列101（NRZ符号）とクロック102はNRZ/CMI変換回路21
に入力され，送信CMI信号202に変換されると共に，マル
チフレーム同期パターン発生回路23から出力されるマル
チフレーム同期ビット121に従ってCMI符号則違反発生回
路22では送信CMI符号則違反信号122を発生し，この送信
CMI符号則違反信号122によりCMI符号則違反が施され，
送出される。FIG. 2 is a block diagram of a conventional frame synchronization circuit. The transmitting unit A'transmits the multi-frame signal sequence 101 (NRZ code) and the clock 102 to the NRZ / CMI conversion circuit 21.
To the transmission CMI signal 202, and at the same time, the CMI coding rule violation generation circuit 22 generates a transmission CMI coding rule violation signal 122 according to the multiframe synchronization bit 121 output from the multiframe synchronization pattern generation circuit 23. This transmission
The CMI coding rule violation signal 122 causes a CMI coding rule violation,
Sent out.
送信CMI信号202はケーブル31を経由して受信部Ｂ′内
のCMI/NRZ変換回路24に入力されNRZ信号103に変換され
る，同様にCMI符号則違反検出回路25にも入力され，該C
MI符号則違反検出回路25では受信CMI符号則違反信号123
を検出し，フレーム同期回路26およびマルチフレーム同
期回路27に送られ，フレーム同期回路26ではフレーム同
期を確立し，マルチフレーム納期回路27ではマルチフレ
ーム同期を確立を行なう。The transmitted CMI signal 202 is input to the CMI / NRZ conversion circuit 24 in the receiving unit B ′ via the cable 31 and converted into the NRZ signal 103. Similarly, the transmission CMI signal 202 is also input to the CMI coding rule violation detection circuit 25 and the C
In the MI code rule violation detection circuit 25, the received CMI code rule violation signal 123
Is sent to the frame synchronization circuit 26 and the multi-frame synchronization circuit 27, the frame synchronization circuit 26 establishes the frame synchronization, and the multi-frame delivery circuit 27 establishes the multi-frame synchronization.
以上が送信部Ａ′と受信部Ｂ′との間のフレーム同期
およびマルチフレーム同期を確立する方法である。The above is the method for establishing frame synchronization and multi-frame synchronization between the transmission unit A ′ and the reception unit B ′.
この方法に対するフレーム同期方式としては第２図で
示した送信部Ａ′のマルチフレーム同期パターン発生回
路23で発生するマルチフレーム同期ビット121は従来Ｎ
マルチフレームの場合Ｎ−１個が「１」の残り１個が
「０」になっており,CMI符号則違反発生回路22では，マ
ルチフレーム同期ビット121が「１」の場合,CMI符号則
違反をフレームの指定箇所に施すようにNRZ/CMI変換回
路21へ送信CMI符号則違反信号122を送り，「０」の場
合,CMI符号則違反を施さないようにNRZ/CMI変換回路21
へ送信CMI符号則違反信号122を送ることにより，「１」
および「０」のCMI符号則違反を施し送出する。As a frame synchronization system for this method, the multiframe synchronization bit 121 generated in the multiframe synchronization pattern generation circuit 23 of the transmitter A'shown in FIG.
In the case of multi-frame, N-1 is "1" and the remaining one is "0". In the CMI coding rule violation generation circuit 22, when the multi-frame synchronization bit 121 is "1", the CMI coding rule is violated. Is transmitted to the NRZ / CMI conversion circuit 21 so as to apply to the specified portion of the frame. The CMI coding rule violation signal 122 is sent.
Send to CMI coding rule violation signal 122 to send "1"
And the CMI code rule violation of "0" is applied and transmitted.
また受信部Ｂ′のCMI符号則違反検出回路25では,N−
１個のCMI符号則違反ありと１個のCMI符号則違反なしの
受信CMI符号則違反信号123を検出し，フレーム同期回路
26およびマルチフレーム同期回路27に送り，フレーム同
期回路26では受信CMI符号則違反信号123のＮ−１個のCM
I符号則違反ありの位置でフレーム同期を確立し，更に
マルチフレーム同期回路27では受信CMI符号則違反信号1
23の１個のCMI符号則違反なしの位置でＮマルチフレー
ムの同期を確立する方法がとられている。Further, in the CMI coding rule violation detection circuit 25 of the receiver B ', N-
A frame synchronization circuit that detects a received CMI coding rule violation signal 123 with one CMI coding rule violation and one without CMI coding rule violation
26 and the multi-frame synchronization circuit 27, and the frame synchronization circuit 26 receives N-1 CMs of the received CMI coding rule violation signal 123.
The frame synchronization is established at the position where there is a violation of the I coding rule, and the multi-frame synchronization circuit 27 further receives the received CMI coding rule violation signal 1
A method of establishing synchronization of N multiframes at a position without violation of one CMI coding rule in 23 is adopted.
上述した従来のフレーム同期方式では,Nマルチフレー
ムの同期を確立させるのにＮ−１個のCMI符号則違反の
施し部分と,1個のCMI符号則違反の施しなしの部分でＮ
マルチフレームの各フレームを区別しているために,CMI
符号則違反の検出誤りに対しマルチフレーム同期及びフ
レーム同期が外れやすく，同期引込み時間が長い問題点
があった。In the above-mentioned conventional frame synchronization method, N-1 CMI coding rule violation portions and 1 CMI coding rule violation portion N are used to establish N multiframe synchronization.
Since each frame of the multi-frame is distinguished, CMI
There was a problem that multi-frame synchronization and frame synchronization were easily lost due to the detection error of coding rule violation, and the synchronization pull-in time was long.
本発明は，この問題点を解決しようとするもので同期
外れが発生し難く，同期引込み時間の短いマルチフレー
ム伝送方式を提供することを目的とする。An object of the present invention is to solve this problem and to provide a multi-frame transmission system in which out-of-sync is less likely to occur and the sync pull-in time is short.
本発明によれば，複数フレームで構成されているマル
チフレーム信号列をCMI符号を用いて伝送する際，送信
側では該マルチフレーム信号列をCMI符号化すると共
に，該複数フレーム毎の指定箇所に所定のマルチフレー
ム同期ビットを挿入し，且つ該マルチフレーム同期ビッ
トが「１」の場合には「１」のCMI符号則違反を施し，
「０」の場合には「０」のCMI符号則違反を施してフレ
ーム同期信号情報を含む送信CMI信号として送出し，受
信側においては該送信CMI信号から該CMI符号化されたマ
ルチフレーム信号列を復号化すると共に，該マルチフレ
ーム同期ビットに施した該「１」及び該「０」の二種類
のCMI符号則違反の復号化を行って該二種類のCMI符号則
違反の位置により該マルチフレーム信号列に含まれる該
複数フレーム毎のフレーム同位を確立し，且つ復号化し
たマルチフレーム同期ビットのパターンにより該フレー
ム同期信号情報に関するマルチフレーム同期を確立する
マルチフレーム伝送方式が得られる。According to the present invention, when a multi-frame signal sequence composed of a plurality of frames is transmitted by using a CMI code, the transmitting side performs CMI coding on the multi-frame signal sequence, and at the designated location for each of the plurality of frames. Insert a predetermined multi-frame sync bit, and if the multi-frame sync bit is "1", perform a CMI coding rule violation of "1",
In the case of "0", the CMI coding rule violation of "0" is applied and transmitted as a transmission CMI signal including frame synchronization signal information, and at the reception side, the CMI encoded multi-frame signal sequence from the transmission CMI signal. And the decoding of the two kinds of CMI coding rule violations of "1" and "0" applied to the multi-frame synchronization bit, and the multi-frame synchronization bit is decoded according to the position of the two kinds of CMI coding rule violations. A multi-frame transmission method is established in which the frame equality for each of the plurality of frames included in the frame signal sequence is established, and the multi-frame synchronization bit information is used to establish multi-frame synchronization for the frame synchronization signal information.
以下に実施例を挙げ，本発明のマルチフレーム伝送方
式について，図面を参照して詳細に説明する。最初に本
発明のマルチフレーム伝送方式の概要を簡単に説明す
る。このマルチフレーム伝送方式は，複数フレームで構
成されているマルチフレーム信号列をCMI符号を用いて
伝送する際，送信側ではマルチフレーム信号列をCMI符
号化すると共に，複数フレーム毎の指定箇所に所定のマ
ルチフレーム同期ビットを挿入し，且つマルチフレーム
同期ビットが「１」の場合には「１」のCMI符号則違反
を施し，「０」の場合には「０」のCMI符号則違反を施
してフレーム同期信号情報を含む送信CMI信号として送
出し，受信側においては送信CMI信号からCMI符号化され
たマルチフレーム信号列を復号化すると共に，マルチフ
レーム同期ビットに施した「１」及び「０」の二種類の
CMI符号則違反を復号化を行って二種類のCMI符号則違反
の位置によりマルチフレーム信号列に含まれる複数フレ
ーム毎のフレーム同期を確立し，且つ復号化したマルチ
フレーム同期ビットのパターンによりフレーム同期信号
情報に関するマルチフレーム同期を確立するものであ
る。Hereinafter, the multi-frame transmission system of the present invention will be described in detail with reference to the drawings with reference to embodiments. First, the outline of the multi-frame transmission system of the present invention will be briefly described. In this multi-frame transmission method, when transmitting a multi-frame signal sequence composed of multiple frames by using CMI code, the transmission side performs CMI encoding of the multi-frame signal sequence and also prescribes a specified location in each of multiple frames. When the multi-frame sync bit is "1", the CMI coding rule violation of "1" is performed, and when the multi-frame sync bit is "1", the CMI coding rule violation of "0" is performed. As a transmission CMI signal including frame synchronization signal information, and the receiving side decodes the CMI-encoded multi-frame signal sequence from the transmission CMI signal and also applies "1" and "0" to the multi-frame synchronization bit. Of two types
Decodes CMI coding rule violations, establishes frame synchronization for each multiple frames included in a multi-frame signal sequence according to the positions of two types of CMI coding rule violations, and frame synchronization by the decoded multi-frame synchronization bit pattern It establishes multi-frame synchronization for signal information.
第１図は，このマルチフレーム伝送方式を採用したマ
ルチフレーム伝送システムの基本構成を示した回路ブロ
ック図である。このマルチフレーム伝送システムにおい
て，送信部Ａ内で送信マルチフレーム信号列101（NRZ符
号）およびクロック102がNRZ/CMI変換回路11に入力し，
変換回路11ではNRZ符号がCMI符号に変換される。FIG. 1 is a circuit block diagram showing the basic configuration of a multi-frame transmission system adopting this multi-frame transmission system. In this multiframe transmission system, the transmission multiframe signal sequence 101 (NRZ code) and the clock 102 are input to the NRZ / CMI conversion circuit 11 in the transmission unit A,
The conversion circuit 11 converts the NRZ code into a CMI code.
ここでこの実施例で特徴とするところは，一点鎖線で
囲む符号則違反（CRV）発生部分である。すなわち，マ
ルチフレーム同期パターン発生回路14で発生するマルチ
フレーム同期ビット111が「０」の場合,CRV0発生回路12
では「０」のCMI符号則違反として送信「０のCRV」信号
112を発生し，「１」の場合,CRV1発生回路13では送信
「１」のCMI符号則違反として「１のCRV」信号113を発
生し，これらをそれぞれNRZ/CMI変換回路11へ送出す
る。NRZ/CMI変換回路11ではこれらの送信「０のCRV」信
号112,「１のCRV」信号113のCMI符号則違反に基づい
て，クロック102に従うNRZ符号の送信マルチフレーム信
号列101の各フレーム毎の指定箇所に所定のマルチフレ
ーム同期ビットを挿入し,CMI変換してフレーム同期信号
情報を含む送信CMI信号201として送出する。Here, the feature of this embodiment is a code rule violation (CRV) occurrence portion surrounded by a chain line. That is, when the multi-frame synchronization bit 111 generated by the multi-frame synchronization pattern generation circuit 14 is “0”, the CRV0 generation circuit 12
Then, it is transmitted as a CMI coding rule violation of "0" and a "0 CRV" signal.
When 112 is generated and is "1", the CRV1 generation circuit 13 generates a "1 CRV" signal 113 as a violation of the CMI coding rule of transmission "1", and sends these to the NRZ / CMI conversion circuit 11, respectively. In the NRZ / CMI conversion circuit 11, each frame of the transmission multi-frame signal sequence 101 of the NRZ code according to the clock 102 is based on the violation of the CMI coding rule of the transmission “0 CRV” signal 112 and the “1 CRV” signal 113. A predetermined multi-frame synchronization bit is inserted in the designated portion of C, and CMI conversion is performed, and the transmission CMI signal 201 including frame synchronization signal information is transmitted.
一方,NRZ/CMI変換回路11から送信CMI信号201がケーブ
ル31を介して受信部ＢのCMI/NRZ変換回路15に入力し,CM
I/NRZ変換回路15ではNRZ符号に復調変換され，受信マル
チフレーム信号列103（NRZ符号）が出力される。また送
信CMI信号201はCRV 0検出回路16及びCRV 1検出回路17に
も入力する。On the other hand, the transmission CMI signal 201 from the NRZ / CMI conversion circuit 11 is input to the CMI / NRZ conversion circuit 15 of the receiver B via the cable 31, and CM
The I / NRZ conversion circuit 15 demodulates and converts it into an NRZ code, and outputs a received multiframe signal sequence 103 (NRZ code). The transmission CMI signal 201 is also input to the CRV 0 detection circuit 16 and the CRV 1 detection circuit 17.
CRV 0検出回路16では受信「０のCRV」信号114を検出
し,CRV 1検出回路17では受信「１のCRV」信号115を検出
し，該信号114,115はそれぞれフレーム同期回路18およ
びマルチフレーム同期回路19に入力し，フレーム同期回
路18では二種類のCMI符号則違反の位置によりマルチフ
レーム信号列に含まれる複数フレーム毎のフレーム同期
を確立し，マルチフレーム同期回路19で復号化したマル
チフレーム同期ビットのパターンによりフレーム同期信
号情報に関するマルチフレーム同期を確立する。The CRV 0 detection circuit 16 detects the reception “0 CRV” signal 114, and the CRV 1 detection circuit 17 detects the reception “1 CRV” signal 115. The signals 114 and 115 are respectively the frame synchronization circuit 18 and the multi-frame synchronization circuit. The frame synchronization circuit 18 establishes frame synchronization for each of a plurality of frames included in the multiframe signal sequence according to the positions of the two types of CMI coding rule violations, and the multiframe synchronization circuit 19 decodes the multiframe synchronization bits. The multi-frame synchronization relating to the frame synchronization signal information is established by the pattern.
次に，このような構成のフレーム同期回路の動作につ
いて説明する。第３図は本発明におけるフレーム同期回
路のCMI変換の一例の波形図，第４図は本発明の一実施
例としてマルチフレームが３フレームの場合の波形図を
示す。Next, the operation of the frame synchronization circuit having such a configuration will be described. FIG. 3 shows a waveform diagram of an example of CMI conversion of the frame synchronization circuit in the present invention, and FIG. 4 shows a waveform diagram in the case of three multiframes as an embodiment of the present invention.
まず，本発明の実施例の説明に必要なCMI符号則およ
び符号則違反（CRV）について説明する。First, the CMI coding rule and coding rule violation (CRV) necessary for describing the embodiment of the present invention will be described.
CMI符号則とはNRZ信号が「０」の場合「01」に,NRZ信
号が「１」の場合交互に「00」，「11」に符号化するも
のである。The CMI coding rule is to code "01" when the NRZ signal is "0" and alternately code "00" and "11" when the NRZ signal is "1".
「１のCRV」とはNRZ信号「１」に対する「00」，「1
1」の交互ルールをイレギュラさせるものである。即
ち，前のNRZ信号「１」の符号化が「00」の場合，次のN
RZ信号「１」の符号化は「11」であるが，これを「00」
にイレギュラさせ，また前のNRZ信号「１」の符号化が
「11」の場合，次のNRZ信号「１」の符号化は「00」で
あるが，これを「11」にイレギュラさせることである。"1 CRV" means "00", "1" for NRZ signal "1"
This is what makes the 1 ”alternation rule irregular. That is, if the encoding of the previous NRZ signal "1" is "00", the next N
The encoding of the RZ signal "1" is "11", but this is "00"
If the encoding of the previous NRZ signal “1” is “11”, the encoding of the next NRZ signal “1” is “00”, but by making this irregular to “11” is there.
一方「０のCRV」とはNRZ信号「０」に対する「01」の
ルールを「10」にイレギュラさせることである。On the other hand, “CRV of 0” means that the rule of “01” for the NRZ signal “0” is irregularly set to “10”.
第３図はその一例として「1101101001」なるNRZ信号
（ａ）の４ビット目に「１のCRV」信号（ｂ）を８ビッ
ト目に「０のCRV」信号（ｃ）を掛けた場合の出力CMI信
号（ｄ）を示した波形図である。Fig. 3 shows an example of the output when the "1110 CRV" signal (b) is applied to the 4th bit of the NRZ signal (a) "1101101001" and the "0 CRV" signal (c) is applied to the 8th bit. It is a waveform diagram showing a CMI signal (d).
送信部Ａにおいて送信マルチフレーム信号列101（第
４図−ａ）とクロック102はNRZ/CMI変換回路11に入力さ
れ，送信CMI信号201に変換される。In the transmission unit A, the transmission multi-frame signal sequence 101 (FIG. 4A) and the clock 102 are input to the NRZ / CMI conversion circuit 11 and converted into a transmission CMI signal 201.
その時，マルチフレーム同期パターン発生回路14で
は，各フレームの指定箇所に「１」−「１」−「０」の
マルチフレーム同期ビット111（第４図−ｂ）を発生し,
CRV 0発生回路12およびCRV1発生回路13のそれぞれに入
力する。CRV 0発生回路12では「０」の位置で送信「０
のCRV」信号112（第４図−ｃ）を発生し,CRV 1発生回路
13では「１」の位置で送信「１のCRV」信号113（第４図
−ｄ）を発生しNRZ/CMI変換回路11のそれぞれの入力端
子に導く。At that time, the multi-frame synchronization pattern generation circuit 14 generates a multi-frame synchronization bit 111 (FIG. 4-b) of "1"-"1"-"0" at a designated portion of each frame,
Input to each of CRV 0 generation circuit 12 and CRV 1 generation circuit 13. The CRV 0 generation circuit 12 sends "0" at the position of "0".
CRV "signal 112 (Fig. 4-c) is generated and the CRV 1 generation circuit
At 13, the transmission "1 CRV" signal 113 (Fig. 4-d) is generated at the position of "1" and led to the respective input terminals of the NRZ / CMI conversion circuit 11.
NRZ/CMI変換回路11では送信「０のCRV」信号112およ
び送信「１のCRV」信号113により上述したCMI符号則違
反が行われ，送信CMI信号201（第４図−ｅ）がケーブル
31上に送出される。In the NRZ / CMI conversion circuit 11, the above-mentioned CMI coding rule violation is performed by the transmission "0 CRV" signal 112 and the transmission "1 CRV" signal 113, and the transmission CMI signal 201 (Fig. 4-e) is transmitted by the cable.
Dispatched on 31.
次に受信部ＢではCMI信号に変換された送信CMI信号20
1はケーブル31を経由して受信部Ｂ内のCMI/NRZ変換回路
201に入力され,NRZ信号に変換され，マルチフレーム信
号列103となる。Next, in the receiving section B, the transmitted CMI signal converted into the CMI signal 20
1 is a CMI / NRZ conversion circuit in the receiver B via the cable 31
It is input to 201, converted into an NRZ signal, and becomes a multiframe signal sequence 103.
一方，送信CMI信号201はCRV 0検出回路16およびCRV 1
検出回路17へも入力され,CRV 0検出回路16では受信「０
のCRV」信号114（第４図−ｆ）を検出し,CRV 1検出回路
17では受信「１のCRV」信号115（第４図−ｇ）を検出
し，該信号114,115はそれぞれフレーム同期回路18およ
びマルチフレーム同期回路19に入力し，フレーム同期回
路18では受信「０のCRV」信号114と受信「１のCRV」信
号115の位置をもとにフレーム同期を確立し，マルチフ
レーム同期回路19では受信「０のCRV」信号114および受
信「１のCRV」信号115の「１」−「１」−「０」のパタ
ーンによりマルチフレーム同期を確立する。On the other hand, the transmitted CMI signal 201 is the CRV 0 detection circuit 16 and CRV 1
It is also input to the detection circuit 17, and the CRV 0 detection circuit 16 receives "0".
"CRV" signal 114 (Fig. 4 -f) is detected and CRV 1 detection circuit
At 17, the reception "1 CRV" signal 115 (Fig. 4-g) is detected, and the signals 114 and 115 are input to the frame synchronization circuit 18 and the multi-frame synchronization circuit 19, respectively, and the frame synchronization circuit 18 receives at the reception "0 CRV". The frame synchronization is established based on the positions of the “signal 114” and the received “1 CRV” signal 115, and the multi-frame synchronization circuit 19 sets “1” of the received “0 CRV” signal 114 and the received “1 CRV” signal 115. Multi-frame synchronization is established by the pattern "-" 1 "-" 0 ".
以上説明したようにこの実施例ではマルチフレーム信
号列の各フレームの指定箇所に所定のマルチフレーム同
期パターンを挿入し，二種類のCMI符号則違反を施すこ
とにより「１」，「０」の情報を重畳して伝送できるた
め，マルチフレーム同期を容易に確立することができ
る。またＮマルチフレーム構成の場合においては,N個の
CMI符号則違反，施し部分の位置が重畳されているた
め，従来例のＮ−１個の情報に対しフレーム同期が確立
しやすくなる。As described above, in this embodiment, information of "1" and "0" is obtained by inserting a predetermined multi-frame synchronization pattern at a designated position of each frame of a multi-frame signal sequence and applying two types of CMI coding rule violations. Since they can be superimposed and transmitted, multi-frame synchronization can be easily established. In the case of N multiframe structure, N
Since the CMI coding rule violation and the position of the applied portion are superimposed, frame synchronization can be easily established for N-1 pieces of information in the conventional example.
本発明は，以上説明したように，マルチフレーム伝送
の同期において同期外れが発生し難く，同期引込み時間
が短くなる効果がある。INDUSTRIAL APPLICABILITY As described above, the present invention has an effect that out-of-sync is unlikely to occur in synchronization of multi-frame transmission and the synchronization pull-in time is shortened.
第１図は本発明のマルチフレーム伝送方式を採用した一
実施例に係るマルチフレーム伝送システムの基本構成を
示した回路ブロック図，第２図は従来のマルチフレーム
伝送システムの基本構成を示した回路ブロック図，第３
図は本発明のフレーム同期回路のCMI変換の一例の波形
図，第４図は本発明においてマルチフレームが３フレー
ムの場合の波形図である。 11,21……NRZ/CMI変換回路,12……CRV0発生回路,13……
CRV 1発生回路,14,23……マルチフレーム同期パターン
発生回路,15,24……CMI/NRZ変換回路,16……CRV 0検出
回路,17……CRV 1検出回路,18,26……フレーム同期回
路,19,27……マルチフレーム同期回路,22……CMI符号則
違反発生回路,25……CMI符号則違反検出回路,31……ケ
ーブル,101……送信マルチフレーム信号列（NRZ符号）,
102……クロック,103……受信マルチフレーム信号列（N
RZ符号）111,121……マルチフレーム同期ビット,112…
…送信「０のCRV」信号,113……送信「１のCRV」信号,1
14……受信「０のCRV」信号,115……受信「１のCRV」信
号,122……送信CMI符号則違反信号,123……受信CMI符号
則違反信号,201,202……送信CMI信号。FIG. 1 is a circuit block diagram showing a basic configuration of a multiframe transmission system according to an embodiment adopting the multiframe transmission system of the present invention, and FIG. 2 is a circuit showing a basic configuration of a conventional multiframe transmission system. Block diagram, third
FIG. 4 is a waveform diagram of an example of CMI conversion of the frame synchronization circuit of the present invention, and FIG. 4 is a waveform diagram when the number of multiframes is 3 in the present invention. 11,21 …… NRZ / CMI conversion circuit, 12 …… CRV0 generation circuit, 13 ……
CRV 1 generation circuit, 14, 23 ...... Multi-frame synchronization pattern generation circuit, 15, 24 ...... CMI / NRZ conversion circuit, 16 ...... CRV 0 detection circuit, 17 ...... CRV 1 detection circuit, 18, 26 ...... frame Synchronous circuit, 19, 27 …… Multi-frame synchronous circuit, 22 …… CMI coding rule violation generation circuit, 25 …… CMI coding rule violation detection circuit, 31 …… Cable, 101 …… Transmission multi-frame signal string (NRZ code) ,
102 …… Clock, 103 …… Receive multi-frame signal train (N
RZ code) 111,121 …… Multi-frame sync bit, 112…
… Send “0 CRV” signal, 113 …… Send “1 CRV” signal, 1
14 …… Receive "0 CRV" signal, 115 …… Receive "1 CRV" signal, 122 …… Send CMI code rule violation signal, 123 …… Receive CMI code rule violation signal, 201,202 …… Send CMI signal.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−29227（ＪＰ，Ａ) 特開 昭61−111033（ＪＰ，Ａ) 特開 昭61−289739（ＪＰ，Ａ) 特開 昭59−189747（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP 61-29227 (JP, A) JP 61-111033 (JP, A) JP 61-289739 (JP, A) JP 59- 189747 (JP, A)
Claims (1)
ーム信号列をCMI符号を用いて伝送する際，送信側では
該マルチフレーム信号列をCMI符号化すると共に，該複
数フレーム毎の指定箇所に所定のマルチフレーム同期ビ
ットを挿入し，且つ該マルチフレーム同期ビットが
「１」の場合には「１」のCMI符号則違反を施し，
「０」の場合には「０」のCMI符号則違反を施してフレ
ーム同期信号情報を含む送信CMI信号として送出し，受
信側においては該送信CMI信号から該CMI符号化されたマ
ルチフレーム信号列を復号化すると共に，該マルチフレ
ーム同期ビットに施した該「１」及び該「０」の二種類
のCMI符号則違反の復号化を行って該二種類のCMI符号則
違反の位置により該マルチフレーム信号列に含まれる該
複数フレーム毎のフレーム同期を確立し，且つ復号化し
たマルチフレーム同期ビットのパターンにより該フレー
ム同期信号情報に関するマルチフレーム同期を確立する
ことを特徴とするマルチフレーム伝送方式。1. When transmitting a multi-frame signal sequence composed of a plurality of frames by using a CMI code, the transmitting side performs CMI encoding of the multi-frame signal sequence, and a predetermined location is specified in each of the plurality of frames. When the multi-frame synchronization bit is inserted, and when the multi-frame synchronization bit is "1", the CMI coding rule violation of "1" is applied,
In the case of "0", the CMI coding rule violation of "0" is applied and transmitted as a transmission CMI signal including frame synchronization signal information, and at the reception side, the CMI encoded multi-frame signal sequence from the transmission CMI signal. And the decoding of the two kinds of CMI coding rule violations of "1" and "0" applied to the multi-frame synchronization bit, and the multi-frame synchronization bit is decoded according to the position of the two kinds of CMI coding rule violations. A multi-frame transmission method characterized in that frame synchronization is established for each of the plurality of frames included in a frame signal sequence, and multi-frame synchronization relating to the frame synchronization signal information is established by a pattern of a decoded multi-frame synchronization bit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62157942A JP2547776B2 (en) | 1987-06-26 | 1987-06-26 | Multi-frame transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62157942A JP2547776B2 (en) | 1987-06-26 | 1987-06-26 | Multi-frame transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS644132A JPS644132A (en) | 1989-01-09 |
| JP2547776B2 true JP2547776B2 (en) | 1996-10-23 |
Family
ID=15660836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62157942A Expired - Fee Related JP2547776B2 (en) | 1987-06-26 | 1987-06-26 | Multi-frame transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547776B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132157A (en) * | 1979-03-31 | 1980-10-14 | Nec Corp | Frame-synchronous pattern detecting circuit |
| JPS61263326A (en) * | 1985-05-17 | 1986-11-21 | Matsushita Electric Ind Co Ltd | Method for detecting frame synchronization |
| JPS61289739A (en) * | 1985-06-18 | 1986-12-19 | Nec Corp | Digital multiplex transmission system |
-
1987
- 1987-06-26 JP JP62157942A patent/JP2547776B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644132A (en) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5123014A (en) | Data link with an imbedded channel | |
| EP0276641A3 (en) | Data coding interface | |
| US4811359A (en) | Protection channel monitoring system using a check signal comprising two different N-bit code patterns sequentially arranged at random | |
| JP2547776B2 (en) | Multi-frame transmission system | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| EP0208558B1 (en) | A cmi signal transmission system | |
| JPS63172535A (en) | Digital communication equipment for variable redundacy bit | |
| JPS6333818B2 (en) | ||
| EP0302622A3 (en) | Method of communicating stuffing indications in a multi-level communications system | |
| JP2693831B2 (en) | Auxiliary signal transmission method | |
| JPH01256838A (en) | Signal transmission system | |
| JPS60189353A (en) | Method and device for transmitting status information | |
| JPH03112240A (en) | Line fault detecting method | |
| JPS60260255A (en) | Envelope transmission system | |
| JP2555582B2 (en) | CMI code error detection circuit | |
| JPS6336631A (en) | Pcm synchronizing system | |
| JPH0787450B2 (en) | CMI code receiver | |
| JPS62239734A (en) | Data transmission system | |
| JPH0229041A (en) | Digital transmission relay system | |
| JPH01179532A (en) | Period signal transmission system | |
| JPH02149034A (en) | Duplexing system for order-wire line | |
| JPH0748726B2 (en) | Auxiliary signal transmission method | |
| JPH01115246A (en) | Digital transmission equipment | |
| JPS6240850A (en) | High accuracy start-stop synchronizing data communication system | |
| JPH06232876A (en) | Data transmitting system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |