JPS62239734A - Data transmission system - Google Patents
Data transmission systemInfo
- Publication number
- JPS62239734A JPS62239734A JP8373186A JP8373186A JPS62239734A JP S62239734 A JPS62239734 A JP S62239734A JP 8373186 A JP8373186 A JP 8373186A JP 8373186 A JP8373186 A JP 8373186A JP S62239734 A JPS62239734 A JP S62239734A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- timing clock
- converted
- crv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 16
- 238000005070 sampling Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ伝送方式に関し、特に、端末装置とコ
ンピュータ間あるいはコンピュータとコンピュータ間で
のデータ伝送において、コンピュータまたは端末装置か
らのデータおよび制御信号を変換する通信制御装置で使
用されるCMI符号(Coded Mark Inve
rsion)データ伝送方式に関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a data transmission system, and in particular, in data transmission between a terminal device and a computer or between computers, data and control from a computer or a terminal device are transmitted. CMI code (Coded Mark Inve) used in communication control equipment that converts signals.
rsion) relating to data transmission methods.
本発明は、CMI符号形式を用いるデータ伝送方式にお
いて、
データフレームの先頭ビットに符号則違反を行い、この
データフレームを回線障害信号あるいは制御信号用とし
て利用し、タイミングクロック信号をデータとは別に伝
送することにより、データ伝送に制御信号線を必要とせ
ず、正確なデータサンプリングが行えるようにするもの
である。In a data transmission system using the CMI code format, the present invention violates the coding rule in the first bit of a data frame, uses this data frame as a line failure signal or control signal, and transmits a timing clock signal separately from data. By doing so, accurate data sampling can be performed without requiring a control signal line for data transmission.
従来、CMI符号を用いたデータ伝送方式は、同期ビッ
トフレームに符号則違反(Coding Ru1eVi
olation以下crtvと表示する。)を用い、デ
ータのサンプリングのタイミングを取る手段としている
。また回線障害情報や制御情報はデータフレームとは別
にビットまたはフレームを設ける必要があった。さらに
、他のデータ伝送方式においては制御信号線を別に設け
る必要があった。Conventionally, data transmission systems using CMI codes have been subject to coding rule violations (Coding Rules) in synchronized bit frames.
olation is displayed as crtv. ) is used as a means to determine the timing of data sampling. Further, it was necessary to provide bits or frames separate from the data frame for line failure information and control information. Furthermore, in other data transmission systems, it was necessary to provide a separate control signal line.
上述した従来のCM!符号を用いたデータ伝送方式は、
8ビツトのデータを用いた時、2の8乗つまり256の
パターンの文字しか表現できないので、回線障害情報や
制御情報を、データと合わせて256のパターンの中で
しか表現できなかった。The conventional CM mentioned above! The data transmission method using codes is
When using 8-bit data, only 2 to the 8th power, that is, 256 patterns of characters can be expressed, so line failure information and control information can only be expressed in 256 patterns, including the data.
回線障害情報や制御情報をデータとは別に表現するとす
れば、データとは別にビットまたはフレームを設けなけ
ればならなかった。If line failure information and control information were to be expressed separately from data, bits or frames had to be provided separately from the data.
また、伝送路において、歪により一つのデータの中のあ
るビットは進み、あるビットは遅れるといった現象に対
して、同期フレームビットを検出した後に受信した通信
制御装置内のクロックでサンプリングする方法では、正
確にデータが読めないことが生ずる欠点があった。In addition, in order to deal with the phenomenon that some bits in one data are advanced and some bits are delayed due to distortion in the transmission path, the method of sampling with the clock in the communication control device received after detecting the synchronization frame bit, There was a drawback that the data could not be read accurately.
さらに、送受信タイミングクロンクを通信制御装置毎に
設けている伝送方式では、制御信号線を別に設ける必要
がある欠点があった。Furthermore, the transmission system in which a transmission/reception timing clock is provided for each communication control device has the disadvantage that a control signal line must be provided separately.
本発明は、回線障害情報や制御信号をデータビットとと
もに伝送できて、制御信号線を必要とせずに、正確なサ
ンプリングを可能とするデータ伝送方式を提供するもの
である。The present invention provides a data transmission system that can transmit line failure information and control signals together with data bits, and that enables accurate sampling without requiring a control signal line.
本発明は、CM!符号形式を用いるデータ伝送方式にお
いて、データフレームの先頭ビットに符号則違反を行っ
てこのデータフレームを回線障害信号あるいは制御信号
用とし、タイミングクロック信号をデータとは別に伝送
することを特徴とする。The present invention is based on CM! A data transmission system using a code format is characterized in that a code rule violation is performed on the first bit of a data frame, the data frame is used as a line failure signal or a control signal, and a timing clock signal is transmitted separately from data.
インタフェース部で端末装置・コンビエータからの入力
データを並列データに変換し、これを制御信号により直
列データに変換し、同期フレームを生成して、CMI符
号化する。このCMI符号化された直列データにCRV
を付加し、このCRVの付加されたデータフレームを回
線障害情報や制御情報用として利用し、タイミングクロ
ック信号に同期させて、タイミングクロック信号ととも
にドライバ部から相手側の通信制御装置に送信する。The interface section converts input data from the terminal device/combiator into parallel data, converts this into serial data using a control signal, generates a synchronization frame, and performs CMI encoding. CRV to this CMI encoded serial data
The data frame to which this CRV has been added is used for line failure information and control information, and is synchronized with the timing clock signal and transmitted from the driver section to the communication control device on the other side together with the timing clock signal.
相手側の通信制御装置から送信された受信データと信号
タイミングクロックは、レシーバ部で受信され、受信さ
れたタイミングクロック信号でデータをサンプリングす
る。サンプリングしたデータフレームからCRVを検出
し、回線障害情報や制御情報を取り出す。CMI符号化
されたデータを直列データに変換しこの直列データから
同期フレームを検出してデータの有効性を検出する。こ
の直列データを並列データに変換し、インターフェース
部を介して端末装置・コンピュータにデータを送る。The received data and signal timing clock transmitted from the other party's communication control device are received by the receiver section, and the data is sampled using the received timing clock signal. CRV is detected from the sampled data frame and line failure information and control information are extracted. CMI encoded data is converted into serial data, a synchronization frame is detected from this serial data, and the validity of the data is detected. This serial data is converted into parallel data and sent to the terminal device/computer via the interface section.
次に、本発明の実施例を図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例のデータ伝送方式における
符号形式の説明図である。100は送受信におけるデー
タサンプリングのためのタイミングクロック信号であり
、立ち上がりでサンプリングのタイミングをとっている
。101はCMI符号化された通常のデータでこの場合
5ビツトを1つのデータとし、一番始めに示すビットは
前のデータの最終ビットを示す。したがって、第1図に
おいて2番目に示すビットがデータの最初のビットを示
しており、101は先頭ビットが0の場合、102は先
頭ビットが1の場合の通常データを示す。103はCR
V付加時のデータを示し、先頭ピッ1−の1がバイオレ
ーションを起こしている。FIG. 1 is an explanatory diagram of a code format in a data transmission system according to an embodiment of the present invention. Reference numeral 100 is a timing clock signal for data sampling in transmission and reception, and the timing of sampling is determined at the rising edge. 101 is CMI-encoded normal data, in which 5 bits constitute one data, and the first bit shown is the last bit of the previous data. Therefore, the second bit shown in FIG. 1 indicates the first bit of data, 101 indicates normal data when the first bit is 0, and 102 indicates normal data when the first bit is 1. 103 is CR
The data when V is added is shown, and 1 at the first pick 1- causes a violation.
本発明では103のデータを回線障害情報や制御情報と
して使用し°ζいる。したがって、102と103はビ
ットが共にrllloo Jにもかかわらず、CRVを
使う事により別のデータとして取り扱うことができる。In the present invention, data 103 is used as line failure information and control information. Therefore, even though both bits 102 and 103 are rlllooo J, they can be treated as different data by using CRV.
第2図は実施例のデータフレーム説明図である。FIG. 2 is an explanatory diagram of the data frame of the embodiment.
200はフレーム全体を示し、201はこの間に囲まれ
たデータが有効であることを示すための同期フレームを
示し、202は通常データを示す。203は回線障害情
報や制御情報を示す。204は203のフレームをビッ
ト単位に示したものである。この場合、8ビット単位で
一つのデータフレームラ構成し、205はCRVを付加
したビットを示す。Reference numeral 200 indicates the entire frame, 201 indicates a synchronization frame for indicating that data enclosed within this frame is valid, and 202 indicates normal data. 203 indicates line failure information and control information. 204 shows the frame of 203 in bit units. In this case, one data frame is constructed in units of 8 bits, and 205 indicates the bit to which CRV is added.
同期フレーム201に囲まれたフレーム内であればCR
Vを付加したフレーム203はどこに位置してもよ(、
また、フレーム200のフレーム構成の中に2つ以上フ
レーム203があってもよい。このフレーム203の情
報はフレーム200のフレーム構成中になくてもデータ
と別に伝送することは可能である。CR if it is within a frame surrounded by synchronization frames 201
The frame 203 with V added can be positioned anywhere (,
Furthermore, there may be two or more frames 203 in the frame configuration of the frame 200. Even if the information in frame 203 is not included in the frame structure of frame 200, it can be transmitted separately from the data.
第3図は実施例が適用される伝送システムの全体構成図
を示す。301は端末装置を示し、302は本発明が適
用される通信制御ヰ装置、303はコンピュータを示す
。300が本発明のデータ伝送方式が適用される範囲を
示している。FIG. 3 shows an overall configuration diagram of a transmission system to which the embodiment is applied. 301 represents a terminal device, 302 represents a communication control device to which the present invention is applied, and 303 represents a computer. 300 indicates the range to which the data transmission method of the present invention is applied.
端末装置301からのデータおよび制御信号を通信制御
装置302で第2図のフレーム200の形式に変換して
通信制御装置間で伝送し、通信制御装置302で再びコ
ンピュータ303の伝送方式に合わせた変換を行う。The communication control device 302 converts data and control signals from the terminal device 301 into the format of the frame 200 shown in FIG. I do.
第4図は実施例の通信制御装置400のブロック図を示
す。FIG. 4 shows a block diagram of a communication control device 400 of the embodiment.
この実施例の通信制御11装置400は、端末装置また
はコンビニーりからのデータが入力され、また端末装置
またはコンピュータへデータを送信するインタフェース
部401 、制御信号を端末装置またコンピュータと送
受する信号制御部402、入力されたデータを並直列変
換する並直列変換部403、同期フレームを生成する同
期フレーム生成部405、データをCMI符号化するC
MI符号化部406、CMI符号ニCRVを行うCRV
付加付加部子07期部408、タイミングクロック信号
供給部404、他の通信制御装置へデータとタイミング
クロック信号を送出するドライバ部409、他の通信制
御装置からのデータ、タイミングクロック信号を受信す
るレシーバ部426、受信データをナンプリングするデ
ータサンプリング部410 、付加されたCRVを検出
するCRV検出部411、CM[符号を21直のデータ
に変換する直列データ変換部412、同期フレームを検
出する同期フレーム検出部413、直列データを並列デ
ータに変換する直並列データ変換部414、通信制御装
置全体の制御を行う中央処理部415、データを蓄積す
るメモリ部416を備えている。The communication control device 400 of this embodiment includes an interface unit 401 that receives data from a terminal device or a convenience store, and transmits data to the terminal device or computer, and a signal control unit that sends and receives control signals to and from the terminal device or computer. 402, a parallel-to-serial conversion unit 403 that converts input data into parallel to serial, a sync frame generation unit 405 that generates a sync frame, and a C to CMI encode the data.
MI encoding unit 406, CRV that performs CMI code ni-CRV
Additional addition section 07 period section 408, timing clock signal supply section 404, driver section 409 that sends data and timing clock signals to other communication control devices, receiver that receives data and timing clock signals from other communication control devices. 426, a data sampling unit 410 that numbers the received data, a CRV detection unit 411 that detects the added CRV, a serial data conversion unit 412 that converts the CM code into 21 serial data, a synchronous frame detection unit that detects a synchronous frame. 413, a serial/parallel data conversion section 414 that converts serial data into parallel data, a central processing section 415 that controls the entire communication control device, and a memory section 416 that stores data.
このim信制御袋匝の特徴とするところは、データフレ
ームの先頭ピントにCRV付加を行うCR■付加部と、
受信データのCRV検出を行うCRV検出部と、データ
サンプリングのタイミングクロック信号をデータととも
に送受する機構とを設けているところにある。The features of this IM communication control bag include a CR adding section that adds CRV to the first focus of the data frame,
A CRV detection section that performs CRV detection of received data and a mechanism that transmits and receives a timing clock signal for data sampling together with the data are provided.
次にデータの送信動作を説明する。Next, the data transmission operation will be explained.
420は端末装置またはコンピュータとのデータ線、4
21は端末装置またはコンピュータとの制御信号線を示
す。端末装置またはコンピュータから入力されたデータ
は、インタフェース部401で並列データに変換される
。制御情報信号線421からの制御情報信号は信号制御
部で制御され、中央処理部415との間で情報の受は渡
しおよび制御がなされる。インタフェース部401から
の並列データは並直列変換部403で直列データに変換
される。同期フレーム生成部405は第2図に示す同期
フレーム2’01を生成して、並直列変(^部403で
変換された直列データをフレーム構成200の形に変換
する。420 is a data line with a terminal device or computer; 4
Reference numeral 21 indicates a control signal line to the terminal device or computer. Data input from a terminal device or computer is converted into parallel data by an interface unit 401. The control information signal from the control information signal line 421 is controlled by a signal control section, and information is received, passed, and controlled with the central processing section 415. Parallel data from the interface section 401 is converted into serial data by a parallel/serial conversion section 403. The synchronization frame generation section 405 generates the synchronization frame 2'01 shown in FIG.
CMI符号化部406はこのフレームをcM17’[に
変換する。CRV付加付加部子07レーム構成中に回線
障害情報や制御情報があるときは、そのデータフレーム
中の先頭ビットにCRVを付加する。The CMI encoding unit 406 converts this frame into cM17'[. CRV addition addition section 07 When line failure information or control information is included in the frame configuration, CRV is added to the first bit of the data frame.
タイミングクロック信号供給部404より供給されるク
ロックに同期部408で同期させた後、ドライバ部40
9より送信データ信号線422にデータを送出し、送信
タイミングクロックを送信タイミングクロック信号線4
23に送出する。After the synchronization unit 408 synchronizes the clock supplied from the timing clock signal supply unit 404, the driver unit 40
9 to the transmission data signal line 422, and transmits the transmission timing clock to the transmission timing clock signal line 4.
Send on 23rd.
受信動作は次のように行われる。The receiving operation is performed as follows.
受信データ信号線424よりデータを、受信タイミング
クロック信号線425より受信タンミングクロソクをレ
シーバ部426で受信する。受信されたデータはデータ
サンプリング部410で受信タイミングクロックにした
がってサンプリングされる。A receiver section 426 receives data from a reception data signal line 424 and a reception timing clock from a reception timing clock signal line 425 . The received data is sampled by a data sampling unit 410 according to a reception timing clock.
このサンプリングされたデータはCRV検出部411で
CRV検出され、回線障害情報や制御情報があることを
中央処理部415に知らせる。データは直列データ変換
部412でCMI符号をTTLレヘレベ1.0の2値の
直列データに変換し、同期フレーム検出部413で同期
フレーム201を検出して有効なデータだけを取り出す
。取り出されたデータは直並列変換部414で並列デー
タに変換される。This sampled data is subjected to CRV detection by a CRV detection unit 411, and the presence of line failure information and control information is notified to the central processing unit 415. A serial data converter 412 converts the CMI code into binary serial data with a TTL level of 1.0, and a synchronization frame detector 413 detects the synchronization frame 201 and extracts only valid data. The extracted data is converted into parallel data by a serial/parallel converter 414.
直並列変換部414で並列変換された並列データはイン
タフェース部401で端末装置、コンピュータにつなが
る回線の伝送方式に変換してインタフェース部401か
らデータ線420で端末装置、コンピュータへ送出され
る。また、制御情報信号は信号制御部402で端末装置
、コンピュータにつながる回線の伝送方式に変換して信
号制御部402から制御信号線で送出される。The parallel data parallel-converted by the serial-to-parallel converter 414 is converted into a transmission system for a line connected to a terminal device or computer by an interface portion 401, and then sent from the interface portion 401 to the terminal device or computer via a data line 420. Further, the control information signal is converted by the signal control unit 402 into a transmission system for a line connected to a terminal device and a computer, and is sent out from the signal control unit 402 via a control signal line.
中央処理部415は有効フレーム内のデータと回線障害
情報長や制御情報の付加および検出の処理をCRV付加
付加部子07示をしたり、CRV検出部411よりの信
号の処理を行う。また、メモリ部416にデータを蓄積
したり、信号制御部402に制御情報信号を送出したり
、この通信制御装置全体の制御および処理を行う。The central processing unit 415 performs the processing of adding and detecting the data in the valid frame, the line fault information length, and the control information to the CRV addition addition unit 07, and processes the signal from the CRV detection unit 411. It also stores data in the memory section 416, sends control information signals to the signal control section 402, and controls and processes the entire communication control device.
以上、説明したように本発明は、通常のCMI符号伝送
方弐に比較して、回線障害情報や制御11′を体用のビ
ットまたはフレームをデータと分けて、常にフレーム構
成の中に設定しなくともよい。また回線ij+制御情報
や制御情報がないときはすべてデータにしてデータ伝送
にも利用することができる。As explained above, the present invention, in comparison with the normal CMI code transmission method 2, separates the line failure information and control 11' from data and always sets it in the frame structure. It is not necessary. In addition, when there is no line ij+control information or control information, it can be converted into data and used for data transmission.
さらに、同期フレームに囲まれたフレーム中であればど
の位置でも回線障害情報や制御情報を位置することがで
き、フレーム中に2以上存在することもできる。この結
果、回線制御の効率化を図ることができる。Furthermore, line failure information and control information can be located at any position in a frame surrounded by synchronization frames, and two or more pieces of information can be present in a frame. As a result, it is possible to improve the efficiency of line control.
CRVを使用することにより、8ビツトデータを1フレ
ームとする場合には、256パターンにさらに先頭ビッ
トが“1゛のパターンすなわち、128ビツトが追加す
ることができるから、回線障害情報や制御情報の他にも
通常データを拡張して表現することができる。By using CRV, when 8-bit data is used as one frame, a pattern with the leading bit of "1", that is, 128 bits, can be added to the 256 patterns, so line failure information and control information can be added. In addition, normal data can be expanded and expressed.
さらに送受信タイミングクロックを使用することにより
、歪による1つのデータ中のビット進み、ビット遅れが
同一回線を使用するため、正しくサンプリングをするこ
とができ、他の伝送方式であるCCI′FT(国際電信
電話諮問委員会)勧告の■、24、X、21 と比較し
ても信号線を減らすことができる効果がある。Furthermore, by using a transmitting and receiving timing clock, the bit advance and bit delay in one data due to distortion use the same line, so sampling can be performed correctly, which is different from other transmission methods such as CCI'FT (International Telecommunication System). Compared to Recommendations (Telephone Advisory Committee) Recommendations ■, 24, X, and 21, this method has the effect of reducing the number of signal lines.
第1図は実施例データ伝送方式の符号説明図。
第2図は実施例フレーム説明図。
第3図は実施例システム構成図。
第4図は実施例通信制御装置ブロック構成図。
100・・・タイミングクロック信閃、101.102
・・・CMl符号データ、103・・・CRV付加符号
データ、200・・・フレーム全体、201 ・・・同
期フレーム、202・・・通常データフレーム、203
・・・回線障害情報または制御情報フレーム、204・
・・203の拡大フレーム、301・・・端末装置、3
02.400・・・通信制御装置(TCU)、303・
・・コンピュータ、401 ・・・インタフェース部、
402・・・信号制御部、403並直列変換部、404
・・・タイミングクロック信号供給部、405・・・同
期フレーム生成部、406・・・CMI符号化部、40
7・・・CRV付加部、408・・・同期部、409・
・・ドライバ部、410・・・データサンプリング部、
411・・・CRV検出部、412・・・直列データ変
換部、413・・・同期フレーム検出部、414・・・
直並列変換部、415・・・中央処理部(CP U)
、416・・・メモリ部、420.422.424・・
・データ線、421・・・制御信号線、423.425
・・・タイミングクロック信号線、426・・・レシー
バ部。FIG. 1 is a code explanatory diagram of the data transmission system of the embodiment. FIG. 2 is an explanatory diagram of an embodiment frame. FIG. 3 is a system configuration diagram of the embodiment. FIG. 4 is a block diagram of the communication control device according to the embodiment. 100...Timing Clock Shinsen, 101.102
...CMl code data, 103...CRV additional code data, 200...entire frame, 201...synchronization frame, 202...normal data frame, 203
... Line failure information or control information frame, 204.
... 203 enlarged frame, 301 ... terminal device, 3
02.400...Communication control unit (TCU), 303.
... Computer, 401 ... Interface section,
402... Signal control section, 403 Parallel-to-serial conversion section, 404
...Timing clock signal supply section, 405...Synchronization frame generation section, 406...CMI encoding section, 40
7...CRV addition section, 408...Synchronization section, 409.
...Driver section, 410...Data sampling section,
411...CRV detection section, 412...Serial data conversion section, 413...Synchronization frame detection section, 414...
Serial/parallel converter, 415...Central processing unit (CPU)
, 416... memory section, 420.422.424...
・Data line, 421...Control signal line, 423.425
...Timing clock signal line, 426...Receiver section.
Claims (1)
、 データフレームの先頭ビットに符号則違反を行ってこの
データフレームを回線障害信号あるいは制御信号用とし
、 タイミングクロック信号をデータとは別に伝送する ことを特徴とするデータ伝送方式。(1) In a data transmission system using the CMI code format, it is possible to violate the coding rules for the first bit of a data frame, use this data frame for a line fault signal or control signal, and transmit the timing clock signal separately from the data. Characteristic data transmission method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8373186A JPS62239734A (en) | 1986-04-11 | 1986-04-11 | Data transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8373186A JPS62239734A (en) | 1986-04-11 | 1986-04-11 | Data transmission system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62239734A true JPS62239734A (en) | 1987-10-20 |
Family
ID=13810666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8373186A Pending JPS62239734A (en) | 1986-04-11 | 1986-04-11 | Data transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62239734A (en) |
-
1986
- 1986-04-11 JP JP8373186A patent/JPS62239734A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855157B2 (en) | Bit speed judgment device | |
US4876686A (en) | Fault detection signal transmission system | |
JPS62239734A (en) | Data transmission system | |
US4782484A (en) | Encoding and decoding signals for transmission over a multi-access medium | |
US5737309A (en) | Method and apparatus for interface communications in a tandem cross connect | |
JP2720543B2 (en) | Optical transmission system and fault information detection method | |
JPH03158040A (en) | Data transformer | |
JP2547776B2 (en) | Multi-frame transmission system | |
JPS61263326A (en) | Method for detecting frame synchronization | |
JPS59502009A (en) | Device that receives high-speed data in packet format | |
JP2555582B2 (en) | CMI code error detection circuit | |
JPH0758779A (en) | Data transmission system | |
JPH04341029A (en) | Data transfer device | |
JPH06104954A (en) | Data transfer method | |
SE9203047D0 (en) | DEVICE FOR TRANSFER OF INFORMATION FROM A FIRST TO ANOTHER ELECTRONIC DEVICE | |
JPS62135031A (en) | Cyclic digital information transmission equipment | |
JPS592461A (en) | Virtual synchronism preventing system | |
JPS6394746A (en) | Auxiliary signal reception circuit | |
JPS61111033A (en) | Frame synchronism system | |
JPH0815275B2 (en) | Data transmission system and data transmission method between a plurality of devices | |
JPH0456545A (en) | Time synchronization control system | |
JPH02231832A (en) | Data transmission system | |
KR19980015056A (en) | Method and apparatus for data communication between a host computer and a terminal | |
JPS6077541A (en) | Pcm communication system | |
JPH05284192A (en) | Clock synchronizing system |