JP2533469B2 - プレ−ナ形半導体素子 - Google Patents

プレ−ナ形半導体素子

Info

Publication number
JP2533469B2
JP2533469B2 JP58093297A JP9329783A JP2533469B2 JP 2533469 B2 JP2533469 B2 JP 2533469B2 JP 58093297 A JP58093297 A JP 58093297A JP 9329783 A JP9329783 A JP 9329783A JP 2533469 B2 JP2533469 B2 JP 2533469B2
Authority
JP
Japan
Prior art keywords
substrate
band
edge
channel
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58093297A
Other languages
English (en)
Other versions
JPS592368A (ja
Inventor
クリステイ−ネ・フエリンガ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS592368A publication Critical patent/JPS592368A/ja
Application granted granted Critical
Publication of JP2533469B2 publication Critical patent/JP2533469B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、ドレーン帯域を形成する第一導電形の基
板、基板の表面に平面状に埋設された逆導電形のチャネ
ル帯域、該帯域内に平面状に埋設された第一導電形のソ
ース帯域、ソース帯域と基板表面のドレーン帯域間に跨
がるようにして，チャネル帯域が基板表面に露出する部
分を絶縁層を介して被覆する制御電極、チャネル帯域と
同一の導電形を持ち，チャネル帯域と基板縁部との間に
配置された少なくとも２つの保護リング、これら各リン
グにそれぞれ接続された一群の導体層、チャネル帯域と
これに隣接する保護リングとの間でドレーン帯域が上記
一表面上に露出する箇所を覆うように設けられた少なく
とも一つの他の導体層、前記一群の導体層にそれぞれ接
続されて基板の外周方向に延びるフィールドプレートな
らびに基板縁部に接続され基板の内周方向に延びる縁部
電極を備え、前記一群の導体層は基板に対し電気的に絶
縁されそして基板が上記一表面上に露出する箇所を覆う
プレーナ形半導体素子に関する。
〔従来の技術とその問題点〕
西ドイツ国特許出願公開第3012430号公報には、その
第３図と関連してMISFETの形状でのこの種類の半導体素
子が記載されている。MISFETおよび他のプレーナ形半導
体素子におけるよく知られた問題は、最大阻止耐圧が空
間電荷領域の湾曲のほかに半導体基板の表面の状態に依
存することである。上面への影響は種々の種類のパッシ
ベーション層によって防がれる。空間電荷領域の湾曲
は、特別な形状のフィールドプレート、基板縁部に設け
られ，実質的に基板電位にある縁部電極および縁部電極
と平面状帯域の間に配された保護リングによって有利な
影響が与えられる。上記の措置は、等電位線ができるだ
け均一に分布されて基板表面を通じて外に向かって出る
ことを実現しなければならない。すなわち、表面電界強
度が基板内部を通ずる所定の最大阻止電圧への近似が可
能である程度まで平均化されることが必要である。
しかし表面での阻止電圧分布がしばしば不安定であ
り、そのことはパッシベーション層中に存在し、自由に
動くイオンの保護リングとの相互作用に帰せられること
が分かった。
〔発明の目的〕
本発明の目的は、上述の種類のプレーナ形半導体素子
を改良してチャネル帯域と基板縁部の間の基板の表面に
おける電界分布が十分安定に維持されるようにすること
である。
〔発明の要点〕
本発明は、制御電極が印加される制御電圧に応じてソ
ース帯域と基板表面のドレーン帯域間に跨がるチャネル
帯域表面のチャネル層を制御し、前記他の導体層の一つ
が前記ソース帯域ならびにチャネル帯域に接続されてお
り、しかも制御電極の外縁部と，最内側の保護リングの
内縁部との間隔をX1、保護リングの内縁部と，隣接する
保護リングに接続されたフィールドプレートの外縁部と
の間隔をX2、縁部電極の内縁部と，最外側の保護リング
に接続されたフィールドプレートの外縁部との間隔をX3
としたとき、X1＞X2＞X3＞の関係が成り立つことを特徴
とするものである。
〔発明の実施例〕
本発明は図面に示した実施例に基づいて詳細に説明す
る。図示のMIS半導体素子は基板１を持ち、それは強く
ドーピングされた層３とその上に例えばエピタキシャル
析出によって設けられた比較的弱くドーピングされた層
２とからなるドレーン帯域を有する。基板１の表面には
逆導電形のチャネル帯域４が平面状に埋設されている。
チャネル帯域４には最初の導電形の比較的高くドーピン
グされたソース帯域５が平面状に埋設されている。基板
上には例えば網目に配置された両帯域４および５からな
る多数のセルを配することもできる。図面には、基板の
縁部に近隣したセルのみを示している。
基板１の表面には、帯域4,5からなるセルと縁部との
間に位置して、基板と逆導電形の２つの保護リング6,10
が配されている。基板の表面は、例えばSiO2からなる絶
縁層７によって覆われている。絶縁層７の中には開口部
が設けられ、第一の保護リング６はゲート電極８と重な
る導電層16と接触している。両セルはそれ自体がゲート
電極８と重なるが，導電層16に対しては絶縁されている
導電層15と接触している。第二の保護リング10は、導体
層17と接触している。この層17が保護リング６および10
によって形成される横方向FET T2のゲート電極の機能だ
けを引き受ける場合には第一の保護リング６に重ならな
ければならない。この実施例において上述の横方向FET
T2のゲート電極は、導体層17と，導体層16に結合された
フィールドプレート19とが一緒になって形成している。
導体層17はその場合フィールドプレート19と部分的に重
なる。同様に、横方向FET T1のためのゲート電極はゲー
ト電極８ならびにゲート電極８に重なる導体層16から形
成される。重なり合う層は異なる電位にあるが、ゲート
電位＋UG、絶縁体の材料およびその厚さDoxならびに基
板の表面に対する間隔が互いに調整されているときには
問題にならない。同様に、導体層17が縁に向いた側にお
いて第二の保護リング10および基板に重なるフィールド
プレート20を備えることができる。フィールドプレート
はドーピングされた多結晶シリコンからなるのが望まし
い。フィールドプレートによって表面電界強度の平均化
が達成できる。
さらに、基板１の周縁部に層２と導電的に結合された
縁部電極14およびこれと重なり合いフィールドプレート
20の上方に延びる縁部電極18が設けられている。
それぞれの横方向FET T1,T2が同じ電圧を受け持たね
ばならないならば、フィールドプレートと保護リングと
の間の横方向間隔Ｘは縁に向かって減少しなければなら
ない。この間隔は、他のパラメータと共に、横方向FET
のパンチスルー電圧を定める。
図示の方向に阻止電圧を印加した場合にT1およびT2に
は、電圧＋Upと，縁部と保護リング10の間に存在すると
考えられるツェナーダイオードＺに加わる電圧の差がや
はり加わる。横方向FETに加わる電圧は、絶縁層の厚さd
ox、絶縁層の材料、帯域２の厚さｄおよびドーピングな
らびに印加される電圧＋Upによって調整可能である。制
御電極８の外縁部と，最内側の保護リング６の内縁部と
の間隔をX1、保護リング10の内縁部と，隣接する保護リ
ング６に接続されたフィールドプレート19の外縁部との
間隔をX2、縁部電極14の内縁部と，最外側の保護リング
に接続されたフィールドプレート20の外縁部との間隔を
X3としたとき、上述の間隔X1,X2,X3は、例えば15,10,6
ないし８μｍの大きさに作成される。
このように間隔を設定することによって、曲線Epで示
す等電位線は半導体基板１内に均一に分布し、その表面
を通して外部に出ることとなる。
〔発明の効果〕 本発明はプレーナ形半導体素子の縁部に縁部電極、縁
部電極と素子本体の帯域，即ちチャネル帯域との間に保
護リングを設けて空間電荷領域の湾曲を改善して耐圧向
上を図るものにおいて、保護リングとチャネル帯域の間
あるいは保護リング相互の間に絶縁層を介して導体層を
形成し、その導体層に電位を与えてそれぞれを横方向FE
Tとして作用させることにより半導体基板表面における
電界強度分布を平均化させるもので、これによりプレー
ナ形半導体素子の一層の安定した耐圧向上が可能にな
る。
【図面の簡単な説明】
図面は、本発明の一実施例の要部断面図である。 １……半導体基板、2,3……ドレーン帯域を形成する
層、４……チャネル帯域、５……ソース帯域、6,10……
保護リング、７……絶縁層、８……制御電極、16,17…
…導体層、14,18……縁部電極、19,20……フィールドプ
レート。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−29879（ＪＰ，Ａ) 特開 昭56−155567（ＪＰ，Ａ) 特開 昭51−93878（ＪＰ，Ａ) 特公 昭49−36513（ＪＰ，Ｂ１) 特公 昭51−23862（ＪＰ，Ｂ１)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】ドレーン帯域を形成する第一導電形の基
    板、基板の表面に平面状に埋設された逆導電形のチャネ
    ル帯域、該帯域内に平面状に埋設された第一導電形のソ
    ース帯域、ソース帯域と基板表面のドレーン帯域間に跨
    がるようにして，チャネル帯域が基板表面に露出する部
    分を絶縁層を介して被覆する制御電極、チャネル帯域と
    同一の導電形を持ち，チャネル帯域と基板縁部との間に
    配置された少なくとも２つの保護リング、これら各リン
    グにそれぞれ接続された一群の導体層、チャネル帯域と
    これに隣接する保護リングとの間でドレーン帯域が上記
    一表面上に露出する箇所を覆うように設けられた少なく
    とも一つの他の導体層、前記一群の導体層にそれぞれ接
    続されて基板の外周方向に延びるフィールドプレートな
    らびに基板縁部に接続され基板の内周方向に延びる縁部
    電極を備え、前記一群の導体層は基板に対し電気的に絶
    縁されそして基板が上記一表面上に露出する箇所を覆う
    ものにおいて、前記制御電極は印加される制御電圧に応
    じてソース帯域と基板表面のドレーン帯域間に跨がるチ
    ャネル帯域表面のチャネル層を制御し、前記他の導体層
    の一つは前記ソース帯域ならびにチャネル帯域に接続さ
    れており、しかも制御電極の外縁部と，最内側の保護リ
    ングの内縁部との間隔をX1、保護リングの内縁部と，隣
    接する保護リングに接続されたフィールドプレートの外
    縁部との間隔をX2、縁部電極の内縁部と，最外側の保護
    リングに接続されたフィールドプレートの外縁部との間
    隔をX3としたとき、X1＞X2＞X3＞の関係が成り立つこと
    を特徴とするプレーナ形半導体素子。
JP58093297A 1982-05-28 1983-05-26 プレ−ナ形半導体素子 Expired - Lifetime JP2533469B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE32202504 1982-05-28
DE3220250.4 1982-05-28
DE19823220250 DE3220250A1 (de) 1982-05-28 1982-05-28 Halbleiterbauelement mit planarstruktur

Publications (2)

Publication Number Publication Date
JPS592368A JPS592368A (ja) 1984-01-07
JP2533469B2 true JP2533469B2 (ja) 1996-09-11

Family

ID=6164819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093297A Expired - Lifetime JP2533469B2 (ja) 1982-05-28 1983-05-26 プレ−ナ形半導体素子

Country Status (4)

Country Link
US (1) US4633292A (ja)
EP (1) EP0095755B1 (ja)
JP (1) JP2533469B2 (ja)
DE (2) DE3220250A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548742A (en) * 1983-12-19 1985-10-22 E. I. Du Pont De Nemours And Company Resistor compositions
IT1185731B (it) * 1984-12-07 1987-11-12 Rca Corp Sistema metallico di tenuta marginale,a due livelli,per un dispositivo semicondutore
US4656055A (en) * 1984-12-07 1987-04-07 Rca Corporation Double level metal edge seal for a semiconductor device
JPH02168666A (ja) * 1988-09-29 1990-06-28 Mitsubishi Electric Corp 相補型半導体装置とその製造方法
US5204545A (en) * 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
JPH0783048B2 (ja) * 1989-11-22 1995-09-06 三菱電機株式会社 半導体装置における電界集中防止構造およびその形成方法
JP2701502B2 (ja) * 1990-01-25 1998-01-21 日産自動車株式会社 半導体装置
EP0485648B1 (de) * 1990-11-12 1995-05-24 Siemens Aktiengesellschaft Halbleiterbauelement für hohe Sperrspannung
EP0890994A3 (en) * 1990-12-21 2000-02-02 SILICONIX Incorporated Power MOSFET and fabrication method
US5750414A (en) * 1993-09-29 1998-05-12 Siemens Components, Inc. Method of fabricating a semiconductor device
JPH07326743A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
US6104060A (en) * 1996-02-20 2000-08-15 Megamos Corporation Cost savings for manufacturing planar MOSFET devices achieved by implementing an improved device structure and fabrication process eliminating passivation layer and/or field plate
DE19606983C2 (de) * 1996-02-24 2000-01-20 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit planarem Aufbau
DE19741167C2 (de) * 1997-09-18 1999-08-12 Siemens Ag Randstruktur für ein Halbleiterbauelement
US6870201B1 (en) 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
EP1036418A2 (de) 1997-11-24 2000-09-20 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Optimierter randabschluss von halbleiter-bauelementen
DE19838108B4 (de) * 1998-08-21 2005-05-25 Infineon Technologies Ag Randstruktur für Hochvolt-Halbleiterbauelemente
DE19839971C2 (de) * 1998-09-02 2000-11-30 Siemens Ag Randstruktur für Halbleiterbauelemente
DE19923520C1 (de) * 1999-05-21 2000-11-23 Siemens Ag Randstruktur für Halbleiterbauelemente
EP1058318B1 (en) * 1999-06-03 2008-04-16 STMicroelectronics S.r.l. Power semiconductor device having an edge termination structure comprising a voltage divider
JP5843801B2 (ja) 2013-03-19 2016-01-13 株式会社東芝 情報処理装置およびデバッグ方法
JP6101183B2 (ja) 2013-06-20 2017-03-22 株式会社東芝 半導体装置
CN106803519A (zh) * 2017-03-16 2017-06-06 江阴新顺微电子有限公司 一种vdmos器件截止环结构
JPWO2023120715A1 (ja) * 2021-12-23 2023-06-29

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573571A (en) * 1967-10-13 1971-04-06 Gen Electric Surface-diffused transistor with isolated field plate
NL6904619A (ja) * 1969-03-25 1970-09-29
DE1920397A1 (de) * 1969-04-22 1970-11-12 Siemens Ag Stabilisiertes Halbleiterbauelement
US3767981A (en) * 1971-06-04 1973-10-23 Signetics Corp High voltage planar diode structure and method
JPS5129484B2 (ja) * 1972-08-08 1976-08-26
JPS5129879A (ja) * 1974-09-06 1976-03-13 Hitachi Ltd Handotaisochinoseizohoho
JPS5942467B2 (ja) * 1975-11-28 1984-10-15 株式会社日立製作所 ハンドウタイソウチ
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPS5817676A (ja) * 1981-07-24 1983-02-01 Toshiba Corp 高耐圧プレ−ナ型半導体装置
US4468686A (en) * 1981-11-13 1984-08-28 Intersil, Inc. Field terminating structure

Also Published As

Publication number Publication date
DE3379136D1 (en) 1989-03-09
JPS592368A (ja) 1984-01-07
EP0095755B1 (de) 1989-02-01
DE3220250A1 (de) 1983-12-01
EP0095755A2 (de) 1983-12-07
US4633292A (en) 1986-12-30
EP0095755A3 (en) 1986-04-16

Similar Documents

Publication Publication Date Title
JP2533469B2 (ja) プレ−ナ形半導体素子
US4567502A (en) Planar type semiconductor device with a high breakdown voltage
US4532534A (en) MOSFET with perimeter channel
US5525821A (en) PN junction trench isolation type semiconductor device
US6593621B2 (en) LDMOS field effect transistor with improved ruggedness in narrow curved areas
US6534823B2 (en) Semiconductor device
US20060118864A1 (en) Power trench transistor
EP1763083B1 (en) Semiconductor device
KR960030405A (ko) 전력 mosfet에서의 에지 종단 방법 및 이와같은 방법에 의해 제조되는 mosfet 구조체
JPH0434311B2 (ja)
JP4797225B2 (ja) 半導体装置
EP3686929B1 (en) Semiconductor die
US20200273854A1 (en) Semiconductor device with equipotential ring electrode
US5959345A (en) Edge termination for zener-clamped power device
US5777366A (en) Integrated device with a structure for protection against high electric fields
CN110875310A (zh) 高压cmos器件与共享隔离区的集成
US11189703B2 (en) Semiconductor device with trench structure having differing widths
US7230300B2 (en) Semiconductor device with peripheral trench
TWI567978B (zh) 超接面半導體元件
US4881106A (en) DV/DT of power MOSFETS
US6563197B1 (en) MOSgated device termination with guard rings under field plate
US4430663A (en) Prevention of surface channels in silicon semiconductor devices
JPH10163482A (ja) 絶縁分離型半導体装置
US20230420555A1 (en) Semiconductor device
JP3328305B2 (ja) 高逆電圧用半導体デバイス