JP2531608B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2531608B2 JP2531608B2 JP59130120A JP13012084A JP2531608B2 JP 2531608 B2 JP2531608 B2 JP 2531608B2 JP 59130120 A JP59130120 A JP 59130120A JP 13012084 A JP13012084 A JP 13012084A JP 2531608 B2 JP2531608 B2 JP 2531608B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- etched
- carbon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置のパターン形成技術に関するもの
であり、特にマスクレスのパターンニングおよびケミカ
ルエッチングによるパターン形成法に関するものであ
る。
であり、特にマスクレスのパターンニングおよびケミカ
ルエッチングによるパターン形成法に関するものであ
る。
従来のパターン形成技術について、純アルミニウムに
よる半導体基板上への配線パターン形成の場合を例に第
３図を用いて簡単に説明する。
よる半導体基板上への配線パターン形成の場合を例に第
３図を用いて簡単に説明する。
先ず半導体装置１上に純アルミニウム２を例えば真空
蒸着法により堆積した後（第３図（ａ）参照）、この純
アルミニウム表面にフォトレジスト、この場合ポジレジ
スト（光軟化型レジスト）３を塗布する（第３図（ｂ）
参照）。
蒸着法により堆積した後（第３図（ａ）参照）、この純
アルミニウム表面にフォトレジスト、この場合ポジレジ
スト（光軟化型レジスト）３を塗布する（第３図（ｂ）
参照）。
次にフォトマスク（配線パターンポジフィルム）５を
用いて、合せ・露光を行う（第３図（ｃ）参照）。ここ
で矢印４は紫外線の如き光を示し、この光の当たったフ
ォトレジスト３′は軟化しフォトレジスト３に配線パタ
ーンの潜像が形成される。次にこれを現像することによ
り、該軟化レジスト３′を除去し、純アルミニウム２上
にフォトレジスト配線パターンを形成する（第３図
（ｄ）参照）。このようにして形成されたフォトレジス
ト配線パターンをエッチングマスクとし、該純アルミニ
ウム２をエッチングすることにより純アルミニウム配線
パターンが形成される（第３図（ｅ）参照）。その後フ
ォトレジスト３を有機系レジスト剥離液などで除去しア
ルミニウム配線パターン形成工程は完了する（第３図
（ｆ）参照）。
用いて、合せ・露光を行う（第３図（ｃ）参照）。ここ
で矢印４は紫外線の如き光を示し、この光の当たったフ
ォトレジスト３′は軟化しフォトレジスト３に配線パタ
ーンの潜像が形成される。次にこれを現像することによ
り、該軟化レジスト３′を除去し、純アルミニウム２上
にフォトレジスト配線パターンを形成する（第３図
（ｄ）参照）。このようにして形成されたフォトレジス
ト配線パターンをエッチングマスクとし、該純アルミニ
ウム２をエッチングすることにより純アルミニウム配線
パターンが形成される（第３図（ｅ）参照）。その後フ
ォトレジスト３を有機系レジスト剥離液などで除去しア
ルミニウム配線パターン形成工程は完了する（第３図
（ｆ）参照）。
なお、SiO2膜等の絶縁膜、多結晶Si膜などの被エッチ
ング膜についても同様な手順によりパターンが形成でき
る。
ング膜についても同様な手順によりパターンが形成でき
る。
このような従来のパターン形成技術には以下のような
問題点がある。
問題点がある。
（１） フォトマスク（Ｘ線露光用マスクも含む）を使
用するための問題点 ａ） 半導体製品は将来的に多品種小量生産が必要とな
り、これに対応する方法としてマスタスライス方式の導
入がある。このため従来のフォトマスクを使用する技術
では、必要とする多種類のフォトマスクを使用するの
で、多額のマスク製作費、洗浄および検査工程を含むマ
スク管理システムやマスク保管場所が必要となる。
用するための問題点 ａ） 半導体製品は将来的に多品種小量生産が必要とな
り、これに対応する方法としてマスタスライス方式の導
入がある。このため従来のフォトマスクを使用する技術
では、必要とする多種類のフォトマスクを使用するの
で、多額のマスク製作費、洗浄および検査工程を含むマ
スク管理システムやマスク保管場所が必要となる。
ｂ） フォトマスクに付着するダストや欠陥により、レ
ジストの残り（ポジ型）や欠陥（ネガ型）が生じるた
め、エッチングによるパターン形成時に被エッチング材
に残り（ポジ型）や欠除（ネガ型）が転写される。
ジストの残り（ポジ型）や欠陥（ネガ型）が生じるた
め、エッチングによるパターン形成時に被エッチング材
に残り（ポジ型）や欠除（ネガ型）が転写される。
（２） フォトレジスト（Ｘ線、電子線感光レジストを
含む）を使用するための問題点 ａ） レジストは有機系物質であるため吸湿性があり、
現像・ベーク（焼き付け）後エッチングまで時間を置く
と徐々にレジストとレジスト塗布面との密着性が低下
し、エッチング時にレジストとレジスト塗布面の間にエ
ッチング液が浸透し、オーバーエッチングを起こす。例
えば、配線パターン形成の場合、第４図（ａ），（ｂ）
に示すような純アルミニウム２のパターン切れやクサビ
状エッチングが発生する。密着性を改善する方法として
はエッチング前の再ベークがあるが、ベークによりレジ
ストパターン寸法に変化（縮小やダレ）が生じるため微
細パターンには適さない。
含む）を使用するための問題点 ａ） レジストは有機系物質であるため吸湿性があり、
現像・ベーク（焼き付け）後エッチングまで時間を置く
と徐々にレジストとレジスト塗布面との密着性が低下
し、エッチング時にレジストとレジスト塗布面の間にエ
ッチング液が浸透し、オーバーエッチングを起こす。例
えば、配線パターン形成の場合、第４図（ａ），（ｂ）
に示すような純アルミニウム２のパターン切れやクサビ
状エッチングが発生する。密着性を改善する方法として
はエッチング前の再ベークがあるが、ベークによりレジ
ストパターン寸法に変化（縮小やダレ）が生じるため微
細パターンには適さない。
ｂ） 特に紫外線系感光レジストの場合、露光条件等が
下地である被エッチング膜に依存するため、各被エッチ
ング膜により適性な露光条件を選択する必要がある。
下地である被エッチング膜に依存するため、各被エッチ
ング膜により適性な露光条件を選択する必要がある。
ｃ） 特に配線パターン形成において、第４図（ｃ）に
示すような段差Ｘが急峻かつ段差谷幅Ｙが狭くなりY/X
＜１となると段差底部にレジスト３の入らない空隙14が
発生しやすく、このためパターン切れが起こる。
示すような段差Ｘが急峻かつ段差谷幅Ｙが狭くなりY/X
＜１となると段差底部にレジスト３の入らない空隙14が
発生しやすく、このためパターン切れが起こる。
ｄ） 特に配線パターン形成において、配線下の下地絶
縁膜13の段差15が急峻になると光の反射量の違いにより
段差15の下側でのレジスト幅の異なるところができる。
ポジ型では第４図（ｄ）の如くレジスト３の一部がクサ
ビ状に狭くなるため、パターン切れやクサビ状エッチン
グ部が形成され、ネガ型では第４図（ｅ）の如くレジス
ト３の一部がクサビ状に太くなるため、クサビ状突起部
が形成される。
縁膜13の段差15が急峻になると光の反射量の違いにより
段差15の下側でのレジスト幅の異なるところができる。
ポジ型では第４図（ｄ）の如くレジスト３の一部がクサ
ビ状に狭くなるため、パターン切れやクサビ状エッチン
グ部が形成され、ネガ型では第４図（ｅ）の如くレジス
ト３の一部がクサビ状に太くなるため、クサビ状突起部
が形成される。
なお（ｄ）′は（ｄ）図中Ｏ−Ｐ断面図を示す。
本発明は上記のような従来の方法における問題点を解
決し、フォトマスク及びフォトレジストを用いずに半導
体基板上にパターンを容易かつ高精度に形成できる半導
体装置の製造方法を提供することを目的とする。
決し、フォトマスク及びフォトレジストを用いずに半導
体基板上にパターンを容易かつ高精度に形成できる半導
体装置の製造方法を提供することを目的とする。
本発明は上記目的を達成するための半導体基板上に被
エッチング膜を形成する工程と、この半導体基板を炭素
系ガス雰囲気中に挿入し、炭素系ガスに前記被エッチン
グ膜の表面を露す工程と、前記被エッチング膜上の予定
したパターンに沿って電子線を照射しこのパターンに相
応した炭素系マスク被膜を形成する工程と、このマスク
被膜形成部以外の前記被エッチング膜をエッチング除去
することにより被エッチング膜にパターンを形成する工
程とを具備することを特徴とする半導体装置の製造方法
である。
エッチング膜を形成する工程と、この半導体基板を炭素
系ガス雰囲気中に挿入し、炭素系ガスに前記被エッチン
グ膜の表面を露す工程と、前記被エッチング膜上の予定
したパターンに沿って電子線を照射しこのパターンに相
応した炭素系マスク被膜を形成する工程と、このマスク
被膜形成部以外の前記被エッチング膜をエッチング除去
することにより被エッチング膜にパターンを形成する工
程とを具備することを特徴とする半導体装置の製造方法
である。
本発明の第１の実施例を図を用いて説明する。
第１図に被エッチング膜としてSi3N4絶縁膜を用いて
この膜にパターン形成を施す一実施例を示す。
この膜にパターン形成を施す一実施例を示す。
第１工程 熱SiO2膜（図示略）を有する半導体基板１上
に、減圧CVD法（化学反応気相成長法）により膜厚0.4μ
ｍのSi3N4膜６を堆積する。（第１図（ａ）参照） 第２工程 このSi3N4膜６を形成した半導体基板１を電
子線照射装置（図示せず）内に搬送装置し、そこにメタ
ンガスCH4８を導入し、該半導体基板１の回りを、0.8Pa
の減圧メタンガス雰囲気に露す。（第１図（ｂ）参照） 第３工程 次に該半導体基板１上のSi3N4６に、電子銃
（図示せず）により、加速電圧20KV、ビーム電流１μ
Ａ、照射量50μc/cm2の照射条件で電子線９を照射す
る。この電子線９はコンピュータ（図示せず）の出力に
より制御され、該半導体基板１上に必要なパターンを描
画の際、メタンガス（CH4）８中の炭素が該電子線の作
用により、Si3N4膜６表面に耐エッチング性に優れた炭
素系皮膜７を該パターン描画された所にのみ形成する。
（第１図（ｃ）） 第４工程 このようにしてSi3N4膜６表面に形成された
炭素系被膜７をエッチングマスクとして、エッチング液
添量比…CF4：O2：N2＝10:3:1、パワー350Wのエッチン
グ条件の基でケミカルドライエッチングを行ない、Si3N
4膜６上の炭素系被覆７の堆積していない部分のSi3N4膜
６を除去しSi3N4膜パターンを形成する。（第１図
（ｄ）参照） 第５工程 続いて該Si3N4膜パターン上の該炭素系被覆
７をAr＋イオンスパッタ法により除去し、Si3N4絶縁膜
のパターン形成工程が完了する。（第１図（ｅ）参照） 本実施例においては炭素系被覆７の形成に用いるガス
としてはメタンガス（CH4）以外にCO,CO2，C2H4等の炭
化水素系ガスであれば良い。
に、減圧CVD法（化学反応気相成長法）により膜厚0.4μ
ｍのSi3N4膜６を堆積する。（第１図（ａ）参照） 第２工程 このSi3N4膜６を形成した半導体基板１を電
子線照射装置（図示せず）内に搬送装置し、そこにメタ
ンガスCH4８を導入し、該半導体基板１の回りを、0.8Pa
の減圧メタンガス雰囲気に露す。（第１図（ｂ）参照） 第３工程 次に該半導体基板１上のSi3N4６に、電子銃
（図示せず）により、加速電圧20KV、ビーム電流１μ
Ａ、照射量50μc/cm2の照射条件で電子線９を照射す
る。この電子線９はコンピュータ（図示せず）の出力に
より制御され、該半導体基板１上に必要なパターンを描
画の際、メタンガス（CH4）８中の炭素が該電子線の作
用により、Si3N4膜６表面に耐エッチング性に優れた炭
素系皮膜７を該パターン描画された所にのみ形成する。
（第１図（ｃ）） 第４工程 このようにしてSi3N4膜６表面に形成された
炭素系被膜７をエッチングマスクとして、エッチング液
添量比…CF4：O2：N2＝10:3:1、パワー350Wのエッチン
グ条件の基でケミカルドライエッチングを行ない、Si3N
4膜６上の炭素系被覆７の堆積していない部分のSi3N4膜
６を除去しSi3N4膜パターンを形成する。（第１図
（ｄ）参照） 第５工程 続いて該Si3N4膜パターン上の該炭素系被覆
７をAr＋イオンスパッタ法により除去し、Si3N4絶縁膜
のパターン形成工程が完了する。（第１図（ｅ）参照） 本実施例においては炭素系被覆７の形成に用いるガス
としてはメタンガス（CH4）以外にCO,CO2，C2H4等の炭
化水素系ガスであれば良い。
次に第２図に被エッチング膜として純アルミニウム膜
を用いてこの膜にパターン形成を施す本発明の第２の実
施例を示す。ここでは前述した実施例と異なる点のみ述
べる。
を用いてこの膜にパターン形成を施す本発明の第２の実
施例を示す。ここでは前述した実施例と異なる点のみ述
べる。
〔第１工程〕 熱SiO2膜（図示略）を有する半導体基板
１上に、通常のスパッタリング法により1.0μｍ厚の純
アルミニウム膜２を堆積する。（第２図（ａ）参照） 〔第２工程〕〔第３工程〕 続いて前実施例の〔第２工
程〕〔第３工程〕と同様の工程を行ないアルミニウム膜
２上に耐エッチング性の炭素系皮膜７を形成する。なお
電子照射条件は前実施例と同様である。（第２図
（ｂ），（ｃ）参照） 〔第４工程〕 次に該炭素系皮膜７をエッチングマスク
としてウェットエッチング法（エッチング液体積比…H3
PO4：CH3COOH：HNO3：H2O＝50:10:2:3、エッチング温度
…32℃）によりアルミニウム膜２をエッチングし、パタ
ーンを形成する。（第２図（ｄ）参照） 〔第５工程〕 パターン形成後、該炭素系被膜７は必要
に応じてAr+イオンスパッタ法やRIE法（反応性イオンエ
ッチング法）により一部または全部を除去する。（第２
図（ｅ）参照） 本実施例においては、例えば該炭素系被膜７の形成に
用いるガスとしてはメタンガス（CH4）以外にCO,CO2，C
2H4等の炭化水素系ガスあるいはCF4等のフレオン族系ガ
スであればよい。
１上に、通常のスパッタリング法により1.0μｍ厚の純
アルミニウム膜２を堆積する。（第２図（ａ）参照） 〔第２工程〕〔第３工程〕 続いて前実施例の〔第２工
程〕〔第３工程〕と同様の工程を行ないアルミニウム膜
２上に耐エッチング性の炭素系皮膜７を形成する。なお
電子照射条件は前実施例と同様である。（第２図
（ｂ），（ｃ）参照） 〔第４工程〕 次に該炭素系皮膜７をエッチングマスク
としてウェットエッチング法（エッチング液体積比…H3
PO4：CH3COOH：HNO3：H2O＝50:10:2:3、エッチング温度
…32℃）によりアルミニウム膜２をエッチングし、パタ
ーンを形成する。（第２図（ｄ）参照） 〔第５工程〕 パターン形成後、該炭素系被膜７は必要
に応じてAr+イオンスパッタ法やRIE法（反応性イオンエ
ッチング法）により一部または全部を除去する。（第２
図（ｅ）参照） 本実施例においては、例えば該炭素系被膜７の形成に
用いるガスとしてはメタンガス（CH4）以外にCO,CO2，C
2H4等の炭化水素系ガスあるいはCF4等のフレオン族系ガ
スであればよい。
以上、本発明の実施例においては被エッチング膜とし
て、Si3N4や純アルミニウム以外に半導体基板上に形成
できる絶縁膜（SiO2,SiON等）、導体膜（モリブデン，
タングステン，クロム，およびこれらの合金，アルミ合
金、金等）、半導体膜（polySi,doped poly Si等）であ
ってもよい。
て、Si3N4や純アルミニウム以外に半導体基板上に形成
できる絶縁膜（SiO2,SiON等）、導体膜（モリブデン，
タングステン，クロム，およびこれらの合金，アルミ合
金、金等）、半導体膜（polySi,doped poly Si等）であ
ってもよい。
本実施例による利点を次に述べる。
（１） 炭素系皮膜のパターン形成はコンピューター制
御による電子線の直接描画で行ない、フォトマスクを必
要としないため以下の利点がある。
御による電子線の直接描画で行ない、フォトマスクを必
要としないため以下の利点がある。
ａ） フォトマスク製作のための期間、設備、人員、費
用が不要である。
用が不要である。
ｂ） 洗浄および検査工程を含むマスク管理システムや
マスク保管設備やこれらに要する人員が不要。
マスク保管設備やこれらに要する人員が不要。
ｃ） パターン変更が容易であるので、多品種少量生産
に適したマスタスライス方式等を簡便な工程により実現
できる。
に適したマスタスライス方式等を簡便な工程により実現
できる。
ｄ） フォトマスクを使用しないため、フォトマスクに
付着したダストや欠陥の影響を受けない。
付着したダストや欠陥の影響を受けない。
ｅ） フォトマスクを使用しないため、マスクの最小線
幅の制限を受けない。
幅の制限を受けない。
（２） エッチングマスクとしてフォトレジストを使用
しないため以下の利点がある。
しないため以下の利点がある。
ａ） レジスト塗布工程、現像工程、ベーク工程が不要
であるため、パターン形成工程が簡略化できるとともに
各工程に要した時間、設備、人員が不要となる。
であるため、パターン形成工程が簡略化できるとともに
各工程に要した時間、設備、人員が不要となる。
ｂ） 感光性物質を使用しないため、クリーンルーム、
設備等に感光防止対策を施こす必要がない。
設備等に感光防止対策を施こす必要がない。
ｃ） 炭素系皮膜は吸湿等による密着性の低下はないた
め、密着性低下防止対策であるエッチング前ベークやエ
ッチングまでの時間制限は不要であり、また密着性低下
を原因とするオーバーエッチングは発生しない。
め、密着性低下防止対策であるエッチング前ベークやエ
ッチングまでの時間制限は不要であり、また密着性低下
を原因とするオーバーエッチングは発生しない。
ｄ） 炭素系皮膜のパターニングは電子線照射によるた
め、下地である被エッチング膜の種類にかかわらず照射
条件を変更する必要がない。
め、下地である被エッチング膜の種類にかかわらず照射
条件を変更する必要がない。
ｅ） 特に配線パターンにおいて、急段差かつ段差谷幅
が狭い場合でも電子線照射による炭素系被覆の形成は段
差形状に依存せず一様に行われるので、段差底部等にお
けるパターン切れや隣接パターンとのクサビ状あるいは
ヒゲ状突起による接触は生じない。
が狭い場合でも電子線照射による炭素系被覆の形成は段
差形状に依存せず一様に行われるので、段差底部等にお
けるパターン切れや隣接パターンとのクサビ状あるいは
ヒゲ状突起による接触は生じない。
（３） 炭素系被覆の形成に用いるガスとしてメタンガ
スを用いるため、以下の利点がある。
スを用いるため、以下の利点がある。
ａ） メタンガスは蒸気圧が高く、通常の状態は気体で
あるため、制御性が良く、膜厚のばらつきが少ない炭素
系被覆を形成することができる。よって、被エッチング
膜との選択比が小さい場合でも微細なパターンを形成で
きる。
あるため、制御性が良く、膜厚のばらつきが少ない炭素
系被覆を形成することができる。よって、被エッチング
膜との選択比が小さい場合でも微細なパターンを形成で
きる。
ｂ） メタンガスのような炭化水素系のガスを炭素系被
覆形成に用いることで、被エッチング膜がアルミニウム
であった場合に、Clを含むガスを用い炭素系被覆を形成
する時に被エッチング膜がエッチングされてしまうとい
う問題が生ずることはない。
覆形成に用いることで、被エッチング膜がアルミニウム
であった場合に、Clを含むガスを用い炭素系被覆を形成
する時に被エッチング膜がエッチングされてしまうとい
う問題が生ずることはない。
本発明によると半導体基板上にパターンを形成する際
被エッチング膜に対して直接的にマスク被膜を描画形成
できるので従来のようなフォトマスクおよびフォトレジ
ストが不要となり、いわゆるマスクレスとすることがで
きる。またそれに伴ないパターン切れ不良や、隣接パタ
ーン間のくさび状突起などによる接触不良等の問題が解
決され、精度良く、かつ簡便に半導体装置のパターン形
成ができる。さらに、炭素系被膜を形成するガスとして
メタンガスを用いることで膜厚のばらつきが少ない炭素
系被膜を形成することができ、微細なパターンを形成で
きる。また、被エッチング膜が炭素系被膜形成時にエッ
チングされてしまうということが生ずることもない。
被エッチング膜に対して直接的にマスク被膜を描画形成
できるので従来のようなフォトマスクおよびフォトレジ
ストが不要となり、いわゆるマスクレスとすることがで
きる。またそれに伴ないパターン切れ不良や、隣接パタ
ーン間のくさび状突起などによる接触不良等の問題が解
決され、精度良く、かつ簡便に半導体装置のパターン形
成ができる。さらに、炭素系被膜を形成するガスとして
メタンガスを用いることで膜厚のばらつきが少ない炭素
系被膜を形成することができ、微細なパターンを形成で
きる。また、被エッチング膜が炭素系被膜形成時にエッ
チングされてしまうということが生ずることもない。
第１図は本発明の一実施例のパターン形成工程を示す断
面図、第２図は本発明の他の実施例のパターン形成工程
を示す断面図、第３図は従来のパターン形成工程を示す
断面図、第４図は従来のパターン形成工程による問題点
を示す図である。 １……半導体基板 ２……純アルミニウム膜（被エッチング膜） ６……CVD-Si3N4膜（被エッチング膜） ７……炭素系マスク被膜 ８……メタンガス雰囲気（炭素系ガス） ９……電子線
面図、第２図は本発明の他の実施例のパターン形成工程
を示す断面図、第３図は従来のパターン形成工程を示す
断面図、第４図は従来のパターン形成工程による問題点
を示す図である。 １……半導体基板 ２……純アルミニウム膜（被エッチング膜） ６……CVD-Si3N4膜（被エッチング膜） ７……炭素系マスク被膜 ８……メタンガス雰囲気（炭素系ガス） ９……電子線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青山 正治 川崎市幸区小向東芝町１ 株式会社東芝 多摩川工場内 (72)発明者 安島 隆 川崎市幸区小向東芝町１ 株式会社東芝 多摩川工場内 (56)参考文献 特開 昭56−15045（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板上に被エッチング膜を形成する
工程と、この半導体基板をメタンガス雰囲気中に挿入
し、前記メタンガスに前記被エッチング膜の表面を露す
工程と、前記被エッチング膜上の予定したパターンに沿
って電子線を照射しこのパターンに相応した炭素系マス
ク被膜を形成する工程と、このマスク被膜形成部以外の
前記被エッチング膜をエッチング除去することにより被
エッチング膜にパターンを形成する工程とを具備するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130120A JP2531608B2 (ja) | 1984-06-26 | 1984-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130120A JP2531608B2 (ja) | 1984-06-26 | 1984-06-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6110241A JPS6110241A (ja) | 1986-01-17 |
| JP2531608B2 true JP2531608B2 (ja) | 1996-09-04 |
Family
ID=15026425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130120A Expired - Lifetime JP2531608B2 (ja) | 1984-06-26 | 1984-06-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531608B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0318037A3 (en) * | 1987-11-27 | 1990-07-25 | Sony Corporation | Method for forming a fine pattern by using a patterned resist layer |
| EP0361460A3 (en) * | 1988-09-29 | 1990-08-01 | Sony Corporation | A method for forming a pattern |
| JPH02107402U (ja) * | 1989-02-16 | 1990-08-27 | ||
| US8409460B2 (en) | 2007-02-28 | 2013-04-02 | Tokyo Electron Limited | Forming method of amorphous carbon film, amorphous carbon film, multilayer resist film, manufacturing method of semiconductor device, and computer-readable storage medium |
| DE102011007076A1 (de) | 2011-04-08 | 2012-10-11 | Walter Ag | Wendeschneidplatte und Wendeschneidplattenhalter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615045A (en) * | 1979-07-17 | 1981-02-13 | Mitsubishi Electric Corp | Formation of pattern |
-
1984
- 1984-06-26 JP JP59130120A patent/JP2531608B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6110241A (ja) | 1986-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| US6811959B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JP2531608B2 (ja) | 半導体装置の製造方法 | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| JPH0466345B2 (ja) | ||
| JPS6211068B2 (ja) | ||
| US5104481A (en) | Method for fabricating laser generated I.C. masks | |
| JPH0629968B2 (ja) | パタ−ン形成法 | |
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPH0314172B2 (ja) | ||
| CN111640657A (zh) | 半导体器件及其形成方法 | |
| KR100258803B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JPS61204933A (ja) | 半導体装置の製造方法 | |
| KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| JPH0143453B2 (ja) | ||
| JPH01296620A (ja) | パターン形成方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| JPS5934632A (ja) | Ｘ線マスクの製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS646448B2 (ja) | ||
| JPS61294821A (ja) | 微細パタン形成法 | |
| EP0627123A4 (en) | LASER SHAPED INTEGRATED CIRCUIT MASK. | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPH05303210A (ja) | パターン形成方法 |