JP2527468B2

JP2527468B2 - ディジタル信号記録用テ―プを用いた映像デ―タ記録／再生装置及び方式

Info

Publication number: JP2527468B2
Application number: JP63280247A
Authority: JP
Inventors: パクチユウン; ジュンエルスク
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1987-11-06
Filing date: 1988-11-05
Publication date: 1996-08-21
Anticipated expiration: 2011-08-21
Also published as: GB8825983D0; US5093750A; GB2212359A; GB2212359B; JPH01166691A

Description

【発明の詳細な説明】産業上の利用分野本発明はディジタル記録用テープにディジタルビデオ
情報を記録及び再生させることができるディジタル記録
用テープを用いた映像データの記録／再生装置及び方式
に関するものである。

従来の技術とその問題点一般に、ビデオやオーディオシステムで沢山利用する
信号はアナログ信号とディジタル信号がある。アナログ
信号処理技術は前々から沢山利用されて来ており、問題
点が発生される時毎にその時毎に改善されて来たので応
用回路構成においては問題がないが、未だ周辺の影響に
敏感に反応するというのが短所として知られている。一
方、アナログ信号をディジタル量（例えば、２進数）に
変換したものをディジタル信号というが、これはアナロ
グ信号処理において見ることができない利点と特徴を持
っている。例えば、周辺の雑音の影響を殆ど受けない反
面、再生及び符号化が容易であり、色々の形態の異なる
信号に対しても同一信号方式（ディジタル化）を使用す
ることができる特徴がある。そして、回路においてディ
ジタル信号処理集積回路の開発によってハードウェア構
成において低廉ながらも容易に構成することができる技
術が多く発表されている。

上記したアナログ及びディジタル信号を記録する媒体
としては磁気テープとディスクを挙げることができる。
上記した記録媒体は主にアナログ信号だけを記録又は再
生させることができる。

しかし、沢山利用される記録媒体の中で所定して局限
させて見ると、ディジタルデータ記録用テープとディス
クを挙げることができるし、ディジタルデータ記録用テ
ープはコンピュータ補助記憶装置用としても利用される
が、最近ではディジタルオーディオデータ記録用として
も利用される。DAT（ディジタルオーディオテープレコ
ーダ）システムにおいて利用される例が上記のテープを
利用した例である。

ディジタルオーディオデータ記録用として使用される
他の例としてコンパクトディスクがあり、ビデオデータ
記録用としてビデオディスクがある。しかし、従来のデ
ィジタルデータ記録用ディスクにはディジタルオーディ
オとビデオとを全て載せることができるのでCDP（コン
パクトディスクプレーヤ）やVDP（ビデオディスクプレ
ーヤ）等のシステムで所望のオーディオやビデオ信号を
使用者が容易に再生して利用している。上記のディジタ
ルデータ記録用テープはディジタルオーディオ信号だけ
を記録しDATで所望のオーディオ信号を記録及び再生さ
せることができる。そして、アナログビデオ信号をディ
ジタル化してメモリに記憶させたのち、更に読出してア
ナログに再生する技術でHQVTRとか画像転送電話機、ス
チルカメラ等に応用されている。しかし、ディジタル化
されたビデオ信号を低廉ながらも大容量のディジタル記
録用テープに載せてエラー訂正がすぐれるディジタルシ
グナルプロセッサにおいて処理（再生及び記録）するこ
とができるようにする技術はなかった。

したがって本発明の目的は記録媒体が低廉ながらも大
容量のデータをたくわえることができるディジタルテー
プに映像（ビデオ）信号をディジタル化して記録し再生
時に上記のテープから読出して元来のアナログビデオ信
号で簡単に再現することができるディジタル信号記録用
テープを用いた映像データ記録／再生方式を提供するこ
とにある。

本発明の又他の目的は記録及び再生部に汎用のCDP,VD
P,ODDを使用して既に記録されたディジタル情報を読ん
でビデオファイル管理システムとして利用することがで
きるディジタル信号記録用テープを用いた映像データ記
録／再生装置を提供することにある。

実施例以下、本発明を添付図面を参照して詳細に説明する。

第１図は本発明による回路図で、映像信号を受け入れ
るビデオ信号入力部10と、ビデオ信号をディスプレーす
るビデオ信号出力部20と、ディジタル情報を一定フォー
マットにより記録テープに記録時に編集、エンコーディ
ングして記録することでトラックを配置し、記録媒体か
ら再生時にエラー訂正して処理するディジタルシグナル
プロセッサ30と、ディジタルデータ記録テープを装着し
て上記のディジタルシグナルプロセッサ30の入出力ディ
ジタル映像及びオーディオデータを記録テープに記録／
再生することができるようにする記録及び再生部40と、
記録及びプレーキーモードにより上記のディジタルシグ
ナルプロセッサ30の記録及び再生部40を制御してディジ
タルデータ記録用記録テープにディジタル情報を記録及
び再生するように制御し周辺装置とのデータ処理による
同期を合わせるために制御信号を発生する第２コントロ
ーラ50と、クリスタル発振器（Ｘ−TAL）によって所定
周波数のクロック信号を発生し上記の信号を分周して周
辺制御用信号を発生する発振部100と、上記のビデオ信
号入力部10から出力された合成映像信号から垂直同期信
号を検出する垂直同期検出回路70と、上記の発振部100
の発生サンプリング周波数3fscにより上記のビデオ信号
入力部10から出力された合成映像信号をサンプルホール
ドし量子化してディジタルデータに変換して出力するア
ナログ／ディジタル変換部60と、上記のビデオ信号入力
部10からの１フィールド（１画面分又はフレーム）を所
定メモリに記憶させるとか直接出力時にこれを指定する
第１スイッチ部K₁と、所定メモリに記憶されたビデオデ
ータをディジタル記録テープに記録するために指定する
第２スイッチ部K₂と、ディジタル映像データを記憶する
RAM110と、上記の第１スイッチ部K₁と上記の垂直同期検
出部70の垂直同期検出信号を受けて上記のRAM110に記録
／読出しによる制御信号を発生し、ディジタルビデオ情
報アクセスのためアドレス信号発生用制御信号を発生す
る第１コントローラ90と、上記のテープ上でオーディオ
とビデオを区別するため上記の第２スイッチK₂による第
２コントローラ50の同期発生エネイブル信号によって該
当同期信号を発生する同期発生部130と、テープにデー
タ記録モードによってRAM110から読出される並列データ
を第２コントローラ50の制御によって同期を合わせて直
列データに変換して出力する並／直列変換器120と、上
記の第２コントローラ50の制御信号によって上記の同期
発生部130の同期発生信号と上記の並／直列変換器120の
ビデオディジタルデータ出力を選択する第１マルチプレ
クサ140と上記の第２コントローラの制御によって第１
マルチプレクサに出力されたビデオディジタルデータと
オーディオ信号入力部150から入力されるオーディオデ
ィジタルデータの中での一つを選択して出力する第２マ
ルチプレクサ160と、上記のディジタルシグナルプロセ
ッサ30から出力されるディジタル記録テープの記録デー
タから同期信号を検出する同期検出部170と、上記の第
２コントローラ50の出力制御信号によって上記のディジ
タルシグナルプロセッサ30の出力するビデオ信号とオー
ディオ信号の中での一つを選択するデマルチプレクサ18
0と、上記の第２コントローラ50から出力される制御信
号（クロック及びエネイブル）によって上記のデマルチ
プレクサ180の直列ビデオデータを並列データに変換し
て出力する直／並列変換器183と、上記の第１コントロ
ーラ90の制御信号によって擬似垂直同期信号を発生する
擬似垂直同期信号発生回路113と、上記のRAM110の出力
ディジタルデータを上記の発振部100から発生されるサ
ンプリング信号によってアナログ信号に変換するディジ
タル／アナログ変換器112と、上記の擬似同期信号発生
回路113の出力垂直同期信号とディジタル／アナログ変
換器112のアナログビデオ信号出力を合成してビデオ信
号出力部20からディスプレーされるように合成映像信号
に出力する加算器115と、上記の発振部100の分周信号に
よってディジタルビデオデータをRAM110のアクセスタイ
ムに合うように所定に集めて並列に変換して出力する第
１変換器２と、上記の第１コントローラ90のデータ流れ
の方向制御信号によって上記のRAM110からのビデオデー
タのリード／ライトによる方向を選択し、直接A/Dデー
タをD/Aに通じて出力するように制御する入出力ポート
回路19と、上記の入出力ポート回路19を通じて上記のRA
M110からリードされるビデオデータを所定に分けて直列
に変換する第２変換器１と、上記の第１コントローラ90
の制御信号によって発振部100から発生信号をカウント
して上記のA/DされたデータをRAM110に記憶させ上記の
記憶されたデータをD/Aさせて出力するためのRAM110の
アドレス信号を発生する第１カウンタ３と、上記の第２
コントローラ50の出力クロック信号をカウントして上記
のRAM110からテープに記録するとかテープから再生する
時のアドレス信号を発生する第２カウンタ４と、上記の
第２コントローラ50の出力制御信号CTL₂によって第1,2
カウンタ3,4の出力である該当アドレス信号を選択する
第３マルチプレクサ５と、上記の第２コントローラ50か
ら発生される制御信号CTL₂により上記の第1,2コントロ
ーラ90,50から出力される書込み／出力制御信号▲
▼，▲▼を第４マルチプレクサ６と、第５マルチプ
レクサ７から選択する選択部201と、上記の第２コント
ローラ50から出力される第1,2制御信号CTL₁,CTL₂により
バッファ8,9のエネイブル及びデータ通路を設定するゲ
ート制御回路202と、上記のゲート制御回路202のアンド
ゲート11の出力によって上記の並／直列変換器120の入
力データをバッファリングする第１バッファ９と、上記
のゲート制御回路202のアンドゲート16の出力信号によ
って上記の直／並列変換器183の出力データをバッファ
リングする第２バッファ８で構成され、記録及び再生部
40はディジタル記録用テープを装着されているので第２
コントローラ50の制御により上記のディジタルシグナル
プロセッサ30から処理したデータをテープに記録し、処
理されるディジタルデータをテープから再生する。

上記のビデオ信号入力部10はビデオカメラ、スチルカ
メラ、TV等が接続されることができ、ビデオ信号出力部
20からはTV、プリンター、モニター、液晶ディスプレー
が接続されることができ、記録及び再生部40は記録媒体
でCD,ODD,DATを装着してディジタル情報を記録及び再生
することができる。

第1,2スイッチ部K₁,K₂は１画面分のビデオデータのRA
M110への書込みと読出しを選択することができるように
分けて構成されており、且つ第１スイッチ部K₁は直接デ
ィスプレーするように制御することができる。そして連
続にビデオ信号を記録する時には第1,2スイッチ部K₁,K₂
を同時に操作することができるように構成されている。
そして第２スイッチ部K₂は記録及び再生部40の録画／再
生による全ての機能を付与することができる。

第1,2コントローラ90,50はデータ転送によりエラーが
発生されないように相互チェックし、回路としてはマイ
クロプロセッサやワンチップマイコンも可能であり、デ
ィジタル信号を処理する専用コントローラによる代替も
可能である。

したがって、本発明の具体的な１実施例を第１図を参
照して詳細に記述すると、記録及び再生部40による記録
テープへのディジタル情報の記録時に、第２スイッチ部
K₂によって所定キーが入力される。この時第２コントロ
ーラ50はRAM110を記録モード指定するように制御信号を
発生しディジタルシグナルプロセッサ30と記録及び再生
部40はデータは記録媒体に記録することができるように
準備状態に入る。この状態で使用者が第１スイッチ部K₁
を操作すると、第１コントローラ90がこれをチェック
し、垂直同期検出回路70から入力される垂直同期状態を
チェックするようになっている。この時ビデオ信号入力
部10から出力される映像信号から垂直同期検出回路70が
垂直同期信号だけを分離して出す。アナログ／ディジタ
ル変換器50からは上記の発振部100から出力された信号3
fsc又はNfscにより上記の映像信号を標本化し、Ｋビッ
トで量子化してディジタルデータに変換して第１変換器
２に転送する。第１コントローラ90からは上記の垂直同
期検出回路70から発生された同期信号の入力される時点
で第１カウンタ３をリセットしRAM110を書込みモードに
指定するが、これは第２コントローラ50の制御による第
３マルチプレクサ５と第５マルチプレクサ７を制御して
第１コントローラ90の書込み制御信号▲▼が選択さ
れる。ここでRAM110は書込みモードに指定されると同時
にアドレス信号の供給を受ける。即ち、第１コントロー
ラ90によって第１カウンタ３を制御して発振器100の出
力信号を選択してRAM110のアドレシングをカウントす
る。ここで第１カウンタ３からカウンティングされた信
号がRAM110のアドレス信号になり、RAM110の指定された
番地へのデータ書込みは第１コントローラ90の出力エネ
イブル端▲▼の状態に応じビデオデータ流の方向を
決定する。上記の出力エネイブル端▲▼の信号によ
って入出力ポート回路19で設定し、第１変換器２はRAM1
10のアクセスタイムに合わせて変換することになるが、
第１変換器２はアナログ／ディジタル変換器60から出力
されるディジタルビデオデータを所定に集めて並列に変
換させて上記の出力方向が選択された入出力ポート回路
19を通じてRAM110に記憶又は直接第２変換器１を通じて
出力することができる。そして、第１コントローラ90か
らは上記の垂直検出回路70の垂直同期検出開始時点から
一画面分に対するものをカウンティングし、次の垂直同
期信号（あるいは、２回目の垂直同期信号）が入来する
前に垂直同期入力の完了を第１コントローラ90からチェ
ックしてカウンティングを終了し、アドレシングにより
指定された番地に記憶を完了する。ここで上記のアナロ
グ／ディジタル変換器60の出力の一画面分だけがRAM110
に記憶される。一旦、合成ビデオ信号がアナログ／ディ
ジタル変換器60を通じてRAM110に記憶され終ると、第１
コントローラ90の出力エネイブル端▲▼の出力が
“ロウ”になってRAM110からデータが読出しされるが、
これは第１コントローラ90が第１カウンタ３をリセット
した後アドレシングのためのカウントをするためであ
る。上記のアドレシング信号によって該当データが読出
され、そして第１コントローラ90によって入出力ポート
回路19を制御するのでデータ流れの方向を調整する。上
記のRAM110から読出されたデータが入出力ポート回路19
を通じて出力される時、第２変換器１からは上記のRAM1
10のアクセスタイムに合わせて所定のデータで分けて、
直列に変換させたのちディジタル／アナログ変換器112
に入力する。上記のディジタル／アナログ変換器112は
発振部100の発生サンプリング周波数によりディジタル
データはアナログ信号に変換される。

一方、第１コントローラ90が擬似同期発生回路113を
制御して垂直同期信号を発生するが、擬似同期発生回路
113は処理方式により省略することもできる。

したがって、上記のビデオアナログ信号と垂直同期信
号を加算器115に入力して合成すると、元来の合成ビデ
オ信号が再生される。

そして入力される次の画面を記憶しようとする時以上
のような反復動作によって継続して所望のとおりに記憶
することができ、画面に対する指定は第１スイッチ部K₁
を順次的に操作すると入力される番号によって画面が指
定される。しかし、使用者は上記の入力が記憶された画
像を全てテープ上に残す必要がない場合もある。即ち、
入力される次の画面の場面がもっと良好に入力される場
合に以前の画面は捨て、所望のものだけを選択すること
ができるが、この時、残そうとする画面を第２スイッチ
部K₂を操作すると、第２コントローラ50からこれをチェ
ックして記録及び再生部40をコーディングモードに入る
ようにする。この時、ディジタルシグナルプロセッサ30
からクロック信号を受けて第２コントローラ50によって
同期発生回路130を制御してテープ上にオーディオとビ
デオ信号を区別するための同期信号を発生する。

上記の同期信号発生は後述する第２〜第９図から具体
的に説明する。

上記の同期発生信号が第1,2マルチプレクサ140,160を
通じてディジタルシグナルプロセッサ30に入力されて該
当同期データの記録が終了されると第２コントローラ50
によって第1,2制御信号CTL₁,CTL₂が全て“ハイ”になっ
て第１バッファ９をエネイブルし、並／直列変換器120
を制御してビデオデータを直列に出力されるようにす
る。即ち、上記のRAM110から読出しされたビデオデータ
も第２コントローラ50の第２制御信号CTL₂によって第3,
4,5マルチプレクサ5,6,7を制御して第２コントローラ50
で出力される書込みエネイブル端▲▼の信号と出力
エネイブル端OEの信号の中での一つを選択し、第２カウ
ンタ４で発生するアドレシングカウント信号を選択して
RAM110で読出そうとするビデオデータを指定する。上記
の指定信号が出力されるとエネイブルされた第１バッフ
ァ９でデータがバッファリングされ、第２コントローラ
50の制御によって並／直列変換器120で直列に変換され
て出力される。

したがって、第２コントローラ50が第１マルチプレク
サ140を制御して上記の同期信号入力が終ると直列に変
換された純粋なビデオ信号を選択して出力し、第２マル
チプレクサ160を制御して上記の第１マルチプレクサ140
で出力されるビデオデータをディジタルシグナルプロセ
ッサ30に入力されるようにする。上記のビデオ信号を受
けたディジタルシグナルプロセッサ30はディジタルデー
タ記録用テープの所望の規定された記録フォーマットに
より編集、エンコーディングし、且つトラック規格に合
うように処理して第２コントローラ50の制御によって記
録及び再生部40を通じて記録用テープに記録される。そ
して上記のRAM110のアドレシングが全て終ると第２カウ
ンタ４がアドレシングの終了の信号を第２コントローラ
50で認識するとRAM110の制御権は一旦第１コントローラ
90に移る。上記のテープに記録されたビデオデータテー
プから再生しようとする時第２スイッチ部K₂を通じて再
生モードを指定するようになるが、第２コントローラ50
が上記のキー入力を受けて記録及び再生部40をプレーモ
ードに指定してテープを駆動する。上記のテープが駆動
されると第２コントローラ50が記録及び再生部40を制御
し記録及び再生部40からディジタルデータをディジタル
シグナルプロセッサ30で受けてディジタルシグナルプロ
セッサ30でエラー訂正及び諸般処理した後制御選択され
たデマルチプレクサ180と同期検出部170に入力される。
上記の同期検出部170からは記録時に付与されたビデオ
データの同期信号が検出される。

上記の同期検出部170の同期検出は後述する第１図〜
第４図で詳細に説明する。

上記の検出により該当処理が進行されるが、検出信号
を受けた第２コントローラ50はRAM110を制御する。この
時第２コントローラ50の第１制御信号端CTL₁が“ロウ",
第２制御信号端CTL₂は“ハイ”で出力される。このため
第２バッファ８はエネイブルされ、第２コントローラ50
で出力される制御信号によって上記したデマルチプレク
サ180が選択制御され、上記のディジタルシグナルプロ
セッサ30で処理されたビデオ信号はデマルチプレクサ18
0を通じて直／並列変換器183で並列に変換して上記のエ
ネイブルされた第２バッファ８を通じて出力される。即
ち、第２コントローラ50の出力書込み制御信号を第５マ
ルチプレクサ７で選択し第２カウンタ４でアドレシング
カウントされた信号が第３マルチプレクサ５の選択され
た通路を通じてRAM110上の書込みデータのアドレス信号
に入力される。上記のRAM110のアドレシングが終り、ビ
デオデータが全てRAM110に記憶されると、第２カウンタ
４で第２コントローラ50にアドレシング終了の信号を出
力する。上記の第２コントローラ50の制御が終ると以後
のRAM110の制御は第１コントローラ90の制御を受ける。
この時、第４マルチプレクサ６は第１コントローラ90の
出力エネイブル信号が選択されてRAM110を読出しモード
に指定し、第３マルチプレクサ５を制御して第１カウン
タ３のアドレシング信号を受けてRAM110の記憶されたビ
デオデータの読出し番地を指定する。上記の番地指定に
よってRAM110から読出しされたビデオデータが第１コン
トローラ90の制御によってデータ流れの方向が決定され
る入出力ポート回路19を通じて第２変換器１に入力され
る。上記の第１変換器２からはアクセスタイムに合わせ
て直列に変換されて出力される。この時もちろん第1,2
バッファ8,9はハイインピーダンス状態になるのでデー
タは逆に流れない、読出しされたデータが全て第２変換
器１を通じてディジタル／アナログ変換器112に入力さ
れる。上記のディジタル／アナログ変換器112からは発
振部100で供給されたサンプリング信号によってディジ
タルビデオデータがアナログ信号に変換されて出力され
る。そして第１コントローラ90が擬似同期信号発生器11
3を制御して垂直同期信号を発生して加算器115に入力さ
れる。この時上記の加算器115からは上記の発生垂直同
期信号と変換されたアナログ信号を合成してビデオ信号
出力部20で再生する。

一方、上記のRAM110の容量を拡張し第1,第２スイッチ
部K₁,K₂を同時に操作すると入力されるビデオ信号を連
続的に記録／再生することができる。そして記録及び再
生部40にCDP,VDP,ODD等のディジタル記録媒体の全ての
システムを連結したら、ビデオファイル管理を多用度に
容易に管理することができる。

第２図〜第９図を参照して上述した同期発生部130の
同期発生を具体的に説明すると次の通りである。

第２図は、本発明による第１図の同期発生部130の具
体的ブロック図で、 DATシステムからクロックを受け入れるクロック入力
部11Aと、ディジタル化されたビデオデータが記憶され
ているメモリ（RAM:ランダムアクセスメモリ）であるRA
M110からビデオデータをディジタルオーディオテープに
記録するためにスイッチング信号の入力を受け、上記の
クロック入力部11Aで出力される信号と初期リセット信
号、上記のRAM110のアドレシング完了信号により記録の
ための同期信号発生エネイブル信号を発生するビデオデ
ータ記録エネイブル信号発生回路10Aと、上記のビデオ
データ記録エネイブル信号発生回路10Aの出力エネイブ
ル信号によって同期データである7FFFと8000データを発
生する同期信号発生回路4Aと、上記のビデオデータ記録
エネイブル信号発生回路10Aで出力されるエネイブル信
号から上記のクロック入力部11Aの信号をカウントして
上記の同期信号発生回路4Aの7FFF,8000を複数に交替選
択制御する第１カウンタ8Aと、上記の第１カウンタ8Aか
ら出力される信号を制御信号として使用して上記の同期
信号発生回路4Aの同期データの出力の中で一つを選択す
る第１選択部5Aと、上記のビデオ記録エネイブル信号発
生回路10Aで出力されるエネイブル信号から上記の第１
カウンタ8Aで出力される信号で所定個数の同期データを
持つように制御し、上記のRAM110においてアドレシング
及びディジタルテープにデータの記録中であることを知
らせる制御信号を発生する第２カウンタ9Aと、上記の第
２カウンタ9Aの出力により上記の第１選択部5Aの出力同
期データとディジタルビデオデータを記憶しているRAM1
10から直列変換器120を通じて出力されるデータを選択
して出力する第２選択部140と、上記のビデオデータ記
録エネイブル信号発生回路10Aの出力によって上記の第
２選択部140の出力とオーディオ信号入力部150で出力さ
れるオーディオ信号を選択する第３選択部160から構成
される。

上記の構成により本発明の実施例を簡単に説明する
と、DATシステムから記録に関係されるタイミング信号
がクロック入力部11Aを通じて入力され、ビデオデータ
記録エネイブル信号発生回路10Aでディジタルオーディ
オテープにビデオデータを記録するための選択用の第２
スイッチ部K₂を操作すると、ビデオデータ記録エネイブ
ル信号発生回路10Aからはテープへビデオデータを記録
するためのエネイブル信号を発生する。上記の発生され
たエネイブル信号が同期信号発生回路4A,第1,2カウンタ
8A,9A及び第３選択部160に入力される。上記のエネイブ
ル同期信号発生回路4Aからはディジタルオーディオレコ
ーダに使用されるデータ分布の最高音に該当する7FFFと
最低音に該当する8000のデータを発生する。これはビデ
オデータを記録する前のオーディオと区分するための信
号であり、続いてシステムがクリアされる。第２選択部
140はテープにビデオデータを記録する前の作業で同期
データを選択入力するように準備状態にし、第３選択部
160からは上記の第２選択部140の出力を選択して出力す
るように準備する。上記のクリアされた第１カウンタ8A
は上記のクロック入力部11Aの所定クロックを２進カウ
ントする。上記のカウンティグされた出力が第１選択部
5Aに入力して上記の同期信号発生回路４の出力である7F
FFと8000データを二回ずつ交替選択して発生する。そし
て上記の第１カウンタ8Aの出力を５進でカウンティング
し、上記の５進カウント出力によって第２選択部140の
制御で上記の第１選択部５で出力される同期データ7FF
F,8000が16個（7FFFが８個,8000が８個）反復入力され
るようにして同期データの願うフォーマットを作り、制
御端CTL₁,CTL₂を通じて出力される信号はRAM110にメモ
リアドレシングエネイブル信号を発生し、RAM110に記憶
されたビデオデータがテープに記録中にある時これを知
らせる制御信号を発生する。上記の16個の同期データが
選択された第３選択部160を通じてディジタルオーディ
オテープに交替記録される時記録されるデータパターン
はオーディオにおいて存在されないのでビデオデータが
記録されていることを知ることができるように区分され
る。したがって、上記の第２カウンタ9Aのカウンティン
グによって所定個数の同期データが全て入力されると、
第２選択部140は上記のメモリアドレシングエネイブル
によるアドレス信号によってRAM110で読出しされるビデ
オディジタルデータを選択してビデオデータ記録エネイ
ブル信号発生回路10Aによって選択された第３選択部160
を通じてテープに記録する。

一方、テープからビデオデータ再生時テープに記録さ
れた上記の同期データはオーディオパターンからは存在
しないので検出時ビデオデータの同期信号のみ検出され
てビデオデータだけ再生されて処理される。ビデオデー
タ検出は第10〜第14図で詳細に後述する。第３図は本発
明による第２図の具体回路図で、ビデオデータ記録エネ
イブル信号発生回路10AはDATレコーダシステムから第１
クロック入力端27に3MHzが入力され、第２クロック端32
に48KHzが入力され、第３クロック端24に上記の第２ク
ロック端32の入力クロックと同一クロックの周波数であ
る48KHzが15クロック（時間上で15/3MHz）遅延されて入
力され、第４クロック端25に上記の第２クロック端32の
入力より16クロック（時間上で16/3MHz）遅延された48K
Hzが入力され、第５クロック端26に上記の第２クロック
端32の入力クロック48KHzを２逓倍した96KHzを入力され
るように連結する。上記の第3,4クロック端24,25が排他
的（エクスクルーシブ）オアゲート21の入力端に連結さ
れ、上記の第1,5クロック端27,26がアンドゲート19の入
力端に連結される。上記の排他的オアゲート21の出力端
がアンドゲート19の入力端に連結され、上記のアンドゲ
ート19の出力端をアンドゲート18の入力端に連結され、
初期リセット信号をリセット端28を通じてアンドゲート
16の入力端に連結され、アドレシングが完了された時ア
ドレシング完了信号がアドレシング完了信号端29を経て
インバータ14を通じて上記のアンドゲート16の入力端に
入力されるように連結される。上記のアンドゲート16の
出力端はディフリップフロップ22のクリア端CLRに連結
され、上記のディフリップフロップ22のセット端Ｓは電
源端Vccから抵抗31が連結される。上記の電源端VccがRA
M110に記憶されたビデオデータをDATに記録するための
ものでDATから出力されるクロック（48KHz,96KHz,3MH
z）の同期を合わせるためのスイッチSW₁を連結し、上記
のディフリップフロップ22の出力端Ｑが上記の排他的オ
アゲート20の入力端に連結され、上記の排他的オアゲー
ト20の出力端がフィフリップフロップ23のクリア端CLR
に連結される。上記のディフリップフロップ23のクロッ
ク端CLKに上記の第２クロック端32が連結され、上記の
ディフリップフロップ23の出力端Ｑが上記のアンドゲー
ト18,17の入力端に連結される。

上記のアンドゲート17の出力端はインバータ15に入力
されるように構成され、同期信号発生回路4Aは上記のア
ンドゲート18の出力端を第1,2並／直列シフト・レジス
タ41,42のクロック端CLKに連結し上記のインバータ15の
出力端が上記の第1,2並／直列シフトレジスタ41,42のシ
フト／ロード端SH/▲▼に連結される。上記の第1,2
並／直列シフトレジスタ41,42の入力端ａ〜ｈは電源端V
ccに連結される。上記の第1,2並／直列シフトレジスタ4
1,42の出力端Qhが第２並／直列シフトレジスタ41の直列
入力端Sinに連結され、上記の第１並／直列シフトレジ
スタ41の出力端▲▼,Qhに同期信号が発生される。
第１選択部▲▼,Qhをマルチプレクサ51の入力端A,B
に連結されるように構成される。第２カウンタ８は上記
の第２クロック端32の信号をディフリップフロップ81の
クロック端CLKに連結し、上記の排他的オアゲート20の
出力端がディフリップフロップ81のクリア端CLRに連結
され、ディフリップフロップ81の出力端にディフリッ
プフロップ81のデータ端Ｄを連結して出力端Ｑから出力
される信号はクロックを２進カウントした場合になる。

上記の２進カウンティング出力が上記のマルチプレク
サ51の選択制御端Ｓに印加されると同時に次の端のクロ
ックに使用される。第２カウンタ9Aは上記の第１カウン
タ8Aのディフリップフロップ81の出力端Ｑがディフリッ
プフロップ91〜93のクロック端CLKに連結され、上記の
ディフリップフロップ91〜93のクリア端CLRに上記の排
他的オアゲート20の出力端が連結される。上記のディフ
リップフロップ91〜92の各出力端をデータ端Ｄに直列
に連結させて上記のディフリップフロップ91,92の出力
端Ｑをアンドゲート94の入力端に連結する。上記のディ
フリップフロップ93の出力端Ｑと上記のアンドゲート94
の出力端をアンドゲート95の入力端に連結し、上記のア
ンドゲート95の出力端をディフリップフロップ96のクロ
ック端CLKに連結する。上記のディフリップフロップ96
の出力端Ｑを、上記の排他的オアゲート20の入力端とRA
M110と連結されるアドレスエネイブル制御端CTL₁,CTL₂
に連結されるように構成する。

第２選択部140は上記のディフリップフロップ96の出
力端Ｑをマルチプレクサ140の選択制御端Ｓに連結し、
上記のマルチプレクサ51の出力端Ｑを上記のマルチプレ
クサ140のＡ端に連結し、RAM110からビデオデータ端ｌ
をＢ端に連結されるように構成する。第３選択部160は
上記のディフリップフロップ22の出力端Ｑをマルチプレ
クサ160の選択制御端Ｓに連結し、上記のマルチプレク
サ140の出力端ＱをＢ端に連結し、ディジタルオーディ
オデータ端ｍをＡ端に連結して出力端ＱをDATの信号処
理部に入力されるように構成する。

第４図はディジタルオーディオテープにおけるオーデ
ィオデータ分布波形例示図であり、第５図は本発明による同期データ波形例示図であり、第６図は一般にディジタルオーディオテープシステム
においてのオデータ記録波形図で、第３図の第１〜５ク
ロック端24,25,26,27,32の入力波形図である。

6aは第１クロック端27の入力3MHz信号例であり、6bは
6aの反転波形であり、6cは第２クロック端32の48KHz信
号例であり、6dは上記の6cの信号48KHzを15クロック遅
延した例で第３クロック端24の入力信号例であり、6eは
上記の6cの信号48KHzを16クロック遅延した例で第４ク
ロック端25の入力信号例であり、6fは上記の6cを２逓倍
したクロックで第５クロック端26の入力信号例であり、
6gは左右（L,R）チャンネルによる同期データの記録例
である。

第７図は一般的なディジタルオーディオテープシステ
ムにおいての記録動作波形図で、 7aは第５クロック端26の入力波形であり、7bは第１ク
ロック端27の入力波形であり、7cは入力データ例示図で
あり、7dはDATにおけるキャッチクロックである。

第8,9図は本発明による同期発生動作波形図で、8a,8b
は第3,4クロック端24,25の入力波形であり、8cは第１ク
ロック端27の入力波形であり、8dは第５クロック端26の
入力波形であり、8eはインバータ15の出力信号であり、
8fは第1,2並／直列シフトレジスタ41,42のクロック端CL
Kの入力信号であり、8gは第１並／直列シフトレジスタ4
1の出力端Qhの出力波形であり、8hは上記の8cの反転信
号でDATにおけるキャッチクロックである。一方、9aは
第２クロック端32の入力信号波形であり、9bは第５クロ
ック端26の入力信号波形であり、9cはマルチプレクサ51
の出力データ例であり、9dはディフリップフロップ81の
出力端Ｑの出力信号であり、9e〜9gはディフリップフロ
ップ91〜93の出力端Ｑの出力信号であり、9hはアンドゲ
ート95の出力信号例であり、9iはディフリップフロップ
96の出力端Ｑの出力信号であり、9jは排他的オアゲート
20の出力例であり、9kはディフリップフロップ22のクリ
ア端CLRの入力例であり、9lはディフリップフロップ22
の出力端Ｑの出力例であり、9mはディフリップフロップ
23の出力端Ｑの出力例である。

したがって、上記の同期発生の具体的な実施例を第２
〜９図を参照して詳細に説明すると、 DATシステムから発生された第６図の6a,6fの信号がア
ンドゲート19に入力され、6cの信号がディフリップフロ
ップ23,81のクロック端CLKに入力される。上記の6c信号
を15,16クロック程遅延した信号を排他的オアゲート21
に入力する。ディフリップフロップ23の出力端Ｑの状態
が“ハイ”でラッチされていれば第５クロック端26の6f
の信号の“ハイ”区間で6aの信号がアンドゲート18,19
を通じて第1,2並／直列シフトレジスタ41,42のクロック
端CLKに入力されるので6dと6eの信号に応じる排他的オ
アゲート21での出力によってアンドゲート17とインバー
タ15を通じて上記の第1,2並／直列シフトレジスタ41,42
のシフト／ロード（SH/▲▼）を設定する。この時
ディジタルオーディオテープにビデオデータを記録する
前に記録しようとする同期信号をチャンネル別に6gのよ
うに記録されるように信号を発生する。上記の発生され
た信号がディジタルオーディオテープに記録される例は
第７図のようである。7aの信号の“ハイ”区間で同期デ
ータが7bのクロックにより7cのように発生されると7dの
DATシステムのキャッチクロックによりデータが信号処
理部で処理されて同期信号が記録されるようにする。メ
モリ部のRAM110にビデオデータが記録されており、DAT
レコーダが記録モードに入って行った時スイッチ30を押
すと、ディフリップフロップ22のセット端SETが“ロ
ウ”となると共にセットされて出力端Ｑが“ハイ”にな
る。この時、ディフリップフロップ96は入力を受けて準
備状態になって出力端Ｑの状態が“ロウ”となり排他的
オアゲート20の出力は“ハイ”になる。そして２進カウ
ンタとして動作するディフリップフロップ81と５進カウ
ンタとして動作するディフリップフロップ91〜93及びデ
ィフリップフロップ23はクリアからエネイブル状態にな
る。ディフリップフロップ23は第２クロック端32の48KH
zのクロックによりデータ端ＤのハイVccをラッチして出
力端に出力した後アンドゲート18,17に入力する。この
時、上記のアンドゲート18,17の出力は第５図のクロッ
ク信号により上記の第1,2並／直列シフトレジスタ41,42
のクロック端とCLK端とシフト／ロード（SH/▲▼）
のクロック端に入力されて第１並／直列シフトレジスタ
41で入力端ａ〜ｈによって7Fと80を発生し、第２並／直
列シフトレジスタ42でFFと00を発生する。上記の第１並
／直列シフトレジスタ42の出力を第１並／直列シフトレ
ジスタ42の直列入力端Sinに入力すると第１並／直列シ
フトレジスタ42の出力端Qhは7FFFを発生し、出力端Qhは
8000を第4,5図のように発生して、上記の第２クロック
端32の48KHzの信号をクロック端CLKに入力してディフリ
ップフロップ81で２進カウントすれば、出力端Ｑがマル
チプレクサ51の選択制御端Ｓと連結されているので上記
の出力端Ｑの出力によって上記Qhと▲▼の出力をA,
B端に入力して選択出力する。上記の出力端のＱの状態
が“ハイ”である時マルチプレクサ51の出力は7FFFにな
り、“ロウ”である時マルチプレクサ51の出力は8000が
出力される。即ち、第９図の9aの48KHzをディフリップ
フロップ81で２進カウントして9bのように発生される時
２回ずつ交替してシャンネル別に9cのように同期データ
を選択してマルチプレクサ140,160の上記において選択
された通路を通じて同期データをDAT信号処理部に入力
する。

一方、ディフリップフロップ81の出力端Ｑの信号は５
進カウンタから構成されたディフリップフロップ91〜93
のクロック端CLKに入力されて9cのように16個（7FFFの
８個,8000の８個）を全てカウントした後抜き出すと第
９図の9e〜9gのように出力される。上記の9eと9fの信号
はアンドゲート94に供給され、上記のアンドゲート94の
出力と上記のディフリップフロップ93の出力端Ｑの出力
がアンドゲート95に供給されて9hが発生されディフリッ
プフロップ96のクロック端CLKに入力される。この時上
記のディフリップフロップ96の出力端Ｑの出力は9iのよ
うに“ハイ”でラッチされて同期データを選択して入力
しているマルチプレクサ140の選択制御端Ｓを選択して
ディジタルビデオ入力端ｌの入力ビデオデータを入力す
るように準備し上記の排他的オアゲート20に入力すると
排他的オアゲート20の出力は9iのように“ロウ”になっ
てディフリップフロップ23,81,91〜93をクリアする。そ
して第1,2制御端CTL₁,CTL₂を通じてメモリアドレシング
エネイブル信号に入力されてメモリアドレシンすればア
ドレスにより出力されたデータが上記のビデオ入力端ｌ
を通じてマルチプレクサ140のＢ端に入力され、出力が
マルチプレクサ160を通じてDAT信号処理部に入力され
る。この時第２制御端CTL₂はDATでビデオデータをデー
タに記録中であることを知らせ、メモリのアドレシング
が完了されてマルチプレクサ140,160を通じて記録が完
了されるとアドレシング完了信号端29の入力信号によっ
てアンドゲート16の出力が9lのように”ロウ”になって
ディフリップフロップ22をクリアする。この時ディフリ
ップフロップ22の出力Ｑは“ロウ”になるのでマルチプ
レクサ160でDATレコーダから受け入れるオーディオ信号
を記録準備した後ディジタルオーディオが入って来る通
りにテープに記録する。上記の同期データはオーディオ
信号パターンにないので区別することができ、ビデオ信
号の同期データ及びビデオデータ記録が完了される。

第10図〜第14図で上述した同期検出部170の同期検出
を具体的に説明すると次の通りである。

第10図は本発明による第１図の同期発生部170の具体
ブロック図で、ディジタルオーディオテープ上の同期及
びビデオデータとオーディオデータから同期データ7FF
F,8000を検出する同期検出部1Bと、上記の同期検出部1B
から第１同期データ7FFFを決定する第１同期決定部10B
と、上記の同期検出部1Bの出力から第２同期データ8000
を決定する第２同期決定部20Bと、上記の第１同期決定
部10Bの同期データを受ける時点から所定期間の周期を
持つエネイブル信号を発生する同期データデューレイシ
ョン発生回路30Bと、上記の第１同期決定部10Bの第１同
期データ7FFFの出力をカウントする第１同期データカウ
ンタ40Bと、上記の同期データデューレイション発生器3
0Bのエネイブル信号と上記の第２同期データ決定部20B
の出力によってカウンティング−インクリメント信号を
発生するカウンタエネイブル回路60Bと上記のカウンタ
エネイブル回路60Bの出力によって第２同期データ決定
部20Bの出力の第２同期データ8000をカウントする第２
同期データカウンタ50Bと、上記の第1,2同期データカウ
ンタ40B,50Bの出力を基準値により比較する第1,2比較器
70B,80Bと、上記の第1,2比較器70B,80Bの出力より所望
の同期入力が有りのままに成り立ったかを決定する合算
器90Bと、上記の同期データデューレイション発生器30B
の出力クロックによって上記の合算器90Bの同期データ
の入力完了が決定されるとRAM110上のアドレシングエネ
イブル信号を発生しビデオデータ出力をメモリに伝達す
るため制御信号を発生するようにスイッチング信号を発
生するエネイブルスイッチング回路100Bと、上記のエネ
イブルスイッチング回路100Bの出力によってビデオとオ
ーディオを選択して出力するデマルチプレクサ180から
構成される。

上記の構成により本発明の実施例を簡略に説明する。

同期及びビデオデータ又はオーディオデータの入力端
I₁を通じて同期ビデオ、オーディオデータが一緒に入力
されると同期検出部1Bで同期データを検出して出す。上
記の検出データを第1,2同期データ決定部10B,20Bで同期
データである7FFFと8000で決定して出力する。即ち、上
記の第１同期データ決定部10Bは7FFF信号を決定し、続
いて同期データデューレイション発生器30Bは同期デー
タを受ける時点から所定期間のデータデューレイション
信号が発生されてカウンタエネイブル60Bとエネイブル
スイッチング回路100Bに入力される。この時第２同期デ
ータカウンタ50Bは上記の第２同期データ決定部20Bの出
力同期データ8000をカウントし、第１同期データカウン
タ40Bは上記の第１同期データ決定部10Bの出力同期デー
タである7FFFをカウントする。上記のカウントした値を
各々第1,2比較器70B,80Bに入力すると第1,2比較器70B,8
0Bで基準設定値と比較して所定の所望の個数の同期デー
タが入力されたかを比較する。上記の第1,2比較器70B,8
0Bの出力を合算器90Bで合算して同期データ入力が有り
のままに成り立った時この信号をエネイブルスイッチン
グ回路100Bに入力する。この時エネイブルスイッチング
回路100Bからは上記の同期データデューレイション発生
器30Bのクロックによりラッチして第２制御端CTL₂にRAM
110のアドレシングエネイブル信号を発生する。同時に
デマルチプレクサ180を制御して同期と入力端I₁をお通
じて入力されるビデオ、オーディオデータをビデオ記録
用メモリに伝達されるように選択する。

第11図は本発明による第12図の具体的回路図で、第11
図中のN₁〜N₃₀はインバータ、SR₁〜SR₂はシフトレジス
タ、AN₁〜AN₁₀はアンドゲート、OR₁〜OR₈はオアゲー
ト、DF₁〜DF₅はディフリップフロップ、CNT₁〜CNT₅はカ
ウンタ、CO₁〜CO₂はマグニチュード比較器、ST₁〜ST₂は
３−ステートバッファであり、上記のインバータN₁〜
N₄,シフトレジスタSR₁〜SR₂とで構成された部分が同期
検出部1Bに対応し、インバータN₅,N₇〜₉,アンドゲートA
N₁〜AN₅,AN₈,デイフリップフロップDF₁とで構成された
部分が第１同期データ決定部10Bに対応し、オアゲートO
R₁〜OR₄,アンドゲートAN₆〜AN₇,インバータN₆,N₁₀〜₁₂,
ディフリップフロップDF₂とで構成された部分が第２同
期決定部20Bに対応し、アンドゲートAN₉で構成された部
分がカウンタエネイブル回路60Bに対応し、ディフリッ
プフロップDF₃,アンドゲートAN₁₂,AN₁₃,カウンタCNT₅,
インバータN₂₃〜N₂₆とで構成された部分が同期データデ
ューレイション発生器30Bに対応し、カウンタCNT₁〜CNT
₂,インバータN₁₃〜N₁₆,N₃₁.N₂₁〜N₂₂,オアゲートOR₇,ア
ンドゲートAN₁とで構成された部分が第１同期データカ
ウンタ40Bに対応し、カウンタCNT₃〜CNT₄,インバータN
₁₇〜N₁₉,アンドゲートAN₁₀,オアゲートOR₅とで構成され
た部分が第２同期データカウンタ50Bに対応し、マグニ
チュード比較器CO₁が第１比較器70Bであり、マグニチュ
ード比較器CO₂が第２比較器80Bであり、オアゲートOR₆,
OR₈,アンドゲートAN₁₄とで構成された部分が合算器90B
に対応し、ディフリップフロップDF₄,DF₅,アンドゲート
AN₁₅〜AN₁₆,インバータN₂₇〜N₃₀とで構成された部分が
エネイブルスイッチング回路100Bに対応し、インバータ
N₂₀,3−ステートバッファST₁〜ST₂とで構成された部分
がデマルチプレクサ180Bに対応する。

第12図は本発明による再生時のクロックタイミング図
で、331a,331bはディジタルオーディオテープレコーダ
システムから出力されるシステムクロックで、331aは96
KHzに該当する信号である第11図の第１クロック端11の
入力クロックであり、331bは第１図クロック端12に入力
される3MHz信号の波形であり、331bは331bを反転した3M
Hzに該当する信号である第２図の第２クロック端12の入
力クロックであり、331cはディジタルオーディオテープ
で出力されるデータ波形である。

第13図は本発明による同期検出の第11図の動作波形図
で、441aでチャンネル選択の48KHzクロック、441bは441
aを２逓倍したクロック、441cはインバータN₁〜N₄の出
力信号、441dは同期ビデオデータの出力例、441eはアン
ドゲートAN₅の出力例、441fはインバータN₆の出力96KHz
の信号、441gはディフリップフロップDF₁の出力端Ｑの
出力信号,441hはディフリップフロップDF₃の出力端Ｑの
出力信号、441iはアンドゲートAN₆の出力端の出力信号
の例、441jはディフリップフロップDF₂の出力端Ｑの出
力信号の例、411kはカウンタCNT₁の出力端B₀の出力例、
441lはカウンタCNT₃の出力端B₀の出力例、441mはオアゲ
ートOR₈の出力例、441nはオアゲートOR₆の出力例、441o
はアンドゲートAN₁₄の出力例、441pはインバータN₂₃〜N
₂₆を通じた出力例、441qはディフリップフロップDF₄の
出力端Ｑの出力例、441rはディフリップフロップDF₅の
出力端Ｑの出力例である。

第14図は本発明による動作波形図で、第13図の441b〜
441gの波形を拡大して表示した。

本発明の具体的な一実施例を第11〜14図を参照して詳
細に説明する。

ディジタルオーディオレコーダシステムから331bのよ
うな3MHzクロック信号が第２クロック入力端12を通じて
入力されてシフトレジスタSR₁,SR₂のクロック端CLKに入
力され、331aのような96KHzクロック信号441bの信号が
第１クロック入力端11を通じて入力されてインバータN₁
〜N₄で遅延されると441cのように出力される。この信号
が上記のシフトレジスタSR₁,SR₂のクリア端CLRに入力さ
れる。ディジタル同期及びビデオデータとオーディオデ
ータ入力端I₁を通じて入力される441dの同期データは44
1b信号の“ハイ”区間にシフトレジスタSR₁,SR₂に読み
入れる。

第14図の551aの96KHzが“ハイ”であり、551cの波形
で見るように3MHzのクロックが16個入って同期データを
シフトレジスタSR₁,SR₂でシフトする。上記のシフトレ
ジスタSR₁の出力端Qhの値が“ロウ”であり、出力端Qg
〜Qaが“ハイ”であり、シフトレジスタSR₂の出力端Qh
〜Qaが全て“ハイ”であれば7FFFされてアンドゲートAN
₁〜AN₄を通じてアンドゲートAN₅の出力を“ハイ”、パ
ルスを441eのように発生する。この時ディフリップフロ
ップDF₁〜DF₂のクロック端CLKとしては上記の第１クロ
ック入力端11の96KHzをインバータN₆で反転して441f信
号のように入力する。この信号によって上記の441cの信
号をディフリップフロップDF₁からラッチして出力端Ｑ
に441gのように発生する。上記の441gの信号がディフリ
ップフロップDF₃のクロック端CLKに入力されると、デー
タ端Ｄの“ハイ”をラッチするので出力端Ｑの状態は44
1hのように発生される。この信号が16進カウンタである
カウンタCNT₅のクリア端CLRに入力されてクリアを解除
させ、第１クロック入力端11の96KHzのポーリングエッ
ジでカウントを増加させる。上記の441hの“ハイ”信号
がアンドゲートAN₉に入力されてディフリップフロップD
F₂の出力端Ｑの出力によってカウンタCNT₃をダウンカウ
ントするが、シフトレジスタSR₁〜SR₂の出力端Qa〜Qhの
出力である検出同期データ8000をオアゲートOR₁〜OR₄で
論理和をとる。上記のオアゲートOR₁〜OR₄の出力がアン
ドゲートAN₆を通過すると441iの波形のように発生され
て上記の441fの信号によりラッチすると441jのように発
生される。これを上記のアンドゲートAN₉を通じて出力
された“ハイ”パルスをカウンタCNT₃で２進ダウンカウ
ンティングすると441lのようにバーロウパルスが出力さ
れ、インバータN₁₈,N₁₉を通じてカウンタCNT₃の入力値
をロードさせる。上記のディフリップフロップDF₁の出
力のハイパルスをカウンタCNT₁で441gの出力のように２
進でダウンカウンティングすると441kのようにバーロウ
パルスが発生される。上記のカウンタCNT₁,CNT₃の上記
の各出力によって上昇カウンティングされるカウンタCN
T₂,CNT₄は出力が一つずつ増加される。

したがって、7FFFが一回に入力されるとディフリップ
フロップDF₁の出力がハイパルスを出力し、ダウンカウ
ンタであるカウンタCNT₁が減少され、もう一度7FFFが入
って来るとディフリップフロップDF₁の出力が“ハイ”
パルスを出して置き、ダウンカウンタCNT₁の出力がバー
ロウパルスを発生してインバータN₁₃,N₁₄を通じてロー
ドさせ、これを上昇カウンタCNT₂が１から増加させる。
この時8000が検出される。これをディフリップフロップ
DF₂に入力した時ダウンカウンタCNT₃と上昇カウンタCNT
₄の動作は上述したようになる。上記のような動作で441
dのような7FFF又は8000のデータが６回以上ずつ入力さ
れると上昇カウンタCNT₂,CNT₄は“３（Qa＝1,Qb＝1,Qc
＝0,Qd＝０）”又は“４（Qa＝0,Qb＝0,Qc＝1,Qd＝
０）”を出力してマグニチュード比較器CO₁,CO₂に各々
入力される。上記のマグニチュード比較器CO₁,CO₂は上
記の各入力端A₀〜A₃の入力と比較して“ハイ”を出力す
るとオアゲートOR₈,OR₆の出力は441m,441nのように出力
されてアンドゲートAN₁₄に印加される。この時アンドゲ
ートAN₁₄の出力は441oのように出力される。これは7FFF
の８個中の１個又は２個が無視され、又、8000も８個中
の１個又は２個を無視することができるようになってい
る。

一方、上記の16進カウンタであるカウンタCNT₅の出力
をアンドゲートAN₁₃に入力し、インバータN₂₃〜N₂₆を通
じて441pのように所定遅延してディフリップフロップDF
₄のクロック端CLKに入力する。即ち、アンドゲートAN₁₄
の出力が“ハイ”になり、アンドゲートAN₁₃の出力が
“ハイ”パルスを発生すると（最初、7FFFを受けて15回
カウントした後発生）ディフリップフロップDF₄の出力
端Ｑの状態は441gのように“ハイ”パルスを発生しディ
フリップフロップDF₅の出力端Ｑの出力は441rのように
“ハイ”になって今入って来るデータがビデオデータで
あることを知ることが出来るようにする。この時制御端
CTL₂を通じて“ハイ”を出力してメモリ部のRAM110のア
ドレシングをエネイブルさせると共にディジタルオーデ
ィオテープから来るデータをメモリに伝送させるために
インバータN₂₀を通じて３−ステートバッファST₂をエネ
イブルする。この時ディジタルオーディオテープのディ
ジタル処理部に出力される通路は３−ステートバッファ
ST₁でディスエーブルさせる。一方、ビデオデータがメ
モリRAM100に全て記憶され、RAM110のアドレシングが完
了されるとアドレシング完了信号端ASを通じてアドレシ
ング完了信号が印加される。上記のアドレシング完了信
号端ASと連結されたインバータN₃₀の出力がアンドゲー
トAN₁₆に入力されてディフリップフロップDF₅をクリア
して出力端Ｑは“ロウ”に出力されるようにする。これ
に因って３−ステートバッファST₂はディスエーブルさ
れてデータ通路を遮断する。

システムの初期化時にはアンドゲートAN₈,AN₁₂,AN₇,A
N₁₀,AN₁₁,AN₁₅,AN₁₆の入力端に連結されたリセット端RE
に印加されるリセット信号によって初期化される。

発明の効果上述したようにテープにディジタルビデオデータを大
容量に記録することが出来るのでビデオファイル管理が
容易に選択により所望の部分だけを記録することができ
るのでファイルを効率的に管理することができる。

【図面の簡単な説明】

第１図は本発明による回路図、第２図は本発明による第
１図の同期発生部130の具体的ブロック図、第３図は本
発明による第２図の具体的回路図、第４図は一般的なデ
ィジタルオーディオテープのオーディオデータ分布波形
図、第５図は本発明によるディジタルビデオ部の同期デ
ータの抽出波形図、第６図は一般的なディジタルオーデ
ィオテープシステムから発生されるクロック波形図、第
７図は一般的なディジタルオーディオテープシステムに
おけるデータ記録波形図、第8,9図は本発明による第３
の動作波形図、第10図は本発明による第１図の同期検出
部170の具体的ブロック図、第11図は本発明による第10
図の具体的回路図、第12〜14図は本発明による第11図の
動作波形図である。１……第２変換器、２……第１変換器、３……第１カウ
ンタ、４……第２カウンタ、５……第３マルチプレク
サ、６……第４マルチプレクサ、７……第５マルチプレ
クサ、８……第２バッファ、９……第１バッファ、10…
…ビデオ信号入力部、11,16,17,18,94,95……アンドゲ
ート、14,15……インバータ、19……入出力ポート回
路、アンドゲート、20……ビデオ信号出力部、排他的オ
アゲート、21……排他的オアゲート、22,23,81,91〜93,
96……ディフリップフロップ、24……第３クロック端、
25……第４クロック端、26……第５クロック端、27……
第１クロック入力端、28……リセット端、29……アドレ
シング完了信号端、30……ディジタルシグナルプロセッ
サ、31……抵抗、32……第２クロック端、40……記録及
び再生部、41,42……並／直列シフトレジスタ、50……
第２コントローラ、51……マルチプレクサ、60……アナ
ログ／ディジタル変換部、70……垂直同期検出回路、90
……第１コントローラ、100……発振部、110……RAM、1
12……ディジタルアナログ変換器、113……擬似同期信
号発生回路、115……加算器、120,183……並／直列変換
器、130……同期発生部、140……第１マルチプレクサ、
第２選択部、150……オーディオ信号入力部、160……第
２マルチプレクサ、第３選択部、170……同期検出部、1
80……デマルチプレクサ、201……選択部、202……ゲー
ト制御回路、4A……同期信号発生回路、5A……第１選択
部、8A……第１カウンタ、9A……第２カウンタ、10A…
…エネイブル信号発生回路、11A……クロック入力部、1
B……同期検出部、10B……第１同期データ決定部、20B
……第２同期データ決定部、30B……同期データデュー
レイション発生回路、40B……第１同期データカウン
タ、50B……第２同期データカウンタ、60B……カウンタ
エネーブル回路、70B……第１比較器、80B……第２比較
器、90B……合算器、100B……エネイブルスイッチング
回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭59−181888（ＪＰ，Ａ) 特開昭59−78348（ＪＰ，Ａ) 特開昭58−196794（ＪＰ，Ａ) 特開昭58−60409（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】イメージ信号を入力して合成映像信号を発
生するビデオ信号入力部と、記録されたディジタルビデ
オ信号から入力されたビデオ信号と同一なイメージに復
元するビデオ信号出力部と、ディジタル情報を一定フォ
ーマットにより編集、トラック配置しエラー訂正して処
理するディジタルシグナルプロセッサと、記録媒体を装
着して上記のディジタルシグナルプロセッサ入出力ディ
ジタル映像及びオーディオデータを記録媒体に記録／再
生することが出来るようにする記録及び再生部と、所定
信号を発生する発振部と、記録及びプレーキーモードに
より上記のディジタルシグナルプロセッサと記録／再生
部を制御してディジタルデータ用記録媒体にディジタル
情報を記録及び再生するように制御する第２コントロー
ラと、オーディオ入出力部を具備したディジタル信号記
録用テープを用いた映像データ記録／再生装置におい
て、上記のビデオ信号入力部から出力された合成映像信
号から垂直同期信号を分離して検出する垂直同期検出手
段と、上記の発振部の発生信号である色信号（カラーバ
ースト）周波数の所定倍数によるサンプリング周波数に
より上記のビデオ信号入力部の出力である合成映像信号
をサンプルホールドし、量子化してディジタルデータに
変換するアナログ／ディジタル変換手段と、上記のアナ
ログ／ディジタル変換手段の出力信号を記録するように
指定し上記の第２コントローラの記録指定によって上記
の記録及び再生部に記録するディジタル映像信号の所定
画面分を選択し記録されたビデオデータをテープに記録
するように選択するキー入力手段と、上記のアナログ／
ディジタル変換手段から変換されたディジタルデータと
上記の記録及び再生部の再生用ディジタルデータを一時
記憶するメモリ手段と、キーボードの入力と上記の垂直
同期信号を受けて上記のメモリ手段に記録及び読出しに
よる制御信号を発生してディジタル情報の記憶番地信号
を発生するように制御信号を発生する第１コントローラ
と、上記のメモリ手段の記憶データを上記の記録及び再
生部の記録テープに移す時テープ上でオーディオとビデ
オデータを区別するため上記のキーボードの入力を受け
た上記の第２コントローラのエネイブル信号によって同
期信号を発生する同期発生手段と、上記のメモリ手段か
ら読出される並列データを上記の第２コントローラの制
御によって同期を合わせて直列データに変換して出力す
る並／直列変換手段と、上記の第２コントローラの制御
信号によって上記の同期発生手段から発生された同期信
号と並／直列変換手段の出力を選択し、上記の同期信号
及び並／直列変換手段の出力されるビデオデータと入力
されるディジタルオーディオデータを選択して出力する
選択手段と、上記のディジタルシグナルプロセッサから
出力される記録テープの再生データから記録時に付与さ
れたビデオ信号による同期信号を検出した後上記の第２
コントローラに入力して上記の第２コントローラによっ
て上記のメモリ手段の書込みモードを指定されるように
し、再生ビデオデータの出力通路を選択するように制御
する同期検出手段と、上記の同期検出手段の出力を上記
の第２コントローラに入力して制御によって上記のディ
ジタルシグナルプロセッサの出力のビデオ信号とオーデ
ィオ信号中の一つを選択するデマルチプレクシング手段
と、上記の第２コントローラから発生される制御信号に
よって上記のデマルチプレクサの直列ビデオデータを並
列に変換する直／並変換手段と、上記の直／並変換手段
の出力ビデオデータが上記のメモリ手段に記憶を完了し
た時上記の第１コントローラの制御信号によって映像合
成再生用の疑似垂直同期信号を発生する疑似垂直同期信
号発生手段と、上記のメモリ手段の出力ディジタルデー
タと上記の発振部の発振信号のサンプリングタイミング
により上記のディジタル信号をアナログ信号に変換する
ディジタル／アナログ変換手段と、上記の疑似垂直同期
信号発生手段からの出力疑似垂直同期信号と上記のディ
ジタル／アナログ変換手段からのアナログ出力を合成し
てビデオ出力部から映像信号として再生する加算手段
と、上記の発振器の出力によって上記のメモリ手段から
データ入出力時アクセスタイムに合わせてデータが集ま
るとか分けて所定の直／並列で相互変換する第1,2変換
手段と、上記の第１コントローラの制御によって上記の
第1,2変換手段と上記のメモリ手段との間にデータ流れ
の方向を決定する入出力ポート制御手段と、上記の第１
コントローラ及び上記の第２コントローラの制御信号に
よって上記の発振部のクロック信号を受けて上記のメモ
リ手段の書込み／読出しアドレス信号を発生するカウン
ティング手段と、上記の第２コントローラの制御信号に
よって上記のカウンティング手段の出力を上記のメモリ
手段のアドレス信号で選択するアドレス選択手段と、上
記の第２コントローラの制御によって上記のメモリ手段
の出力書込み及び出力エネイブル信号を選択して上記の
メモリ手段に印加する制御信号選択手段と、上記の入出
力ポート制御手段と並／直、直／並列変換手段で入出力
されるデータをバッファリングするバッファリング手段
と、上記の第２コントローラの制御信号によってバッフ
ァゲートエネイブル信号を発生するゲート制御信号発生
手段から構成されることを特徴とするディジタル信号記
録用テープを用いた映像データ記録／再生装置。
【請求項２】同期信号発生手段が上記のディジタルオー
ディオテープレコーダーシステムで所定クロックを受け
るクロック入力部11Aと、上記のディジタル化されたビ
デオデータを記憶している上記のメモリ手段から記憶デ
ータをディジタルオーディオテープに記録するためのス
イッチ信号及び上記のクロック入力部11Aの出力信号と
初期リセット信号、メモリアドレシング完了信号により
記録のための同期信号発生エネイブル信号を発生するビ
デオデータ記録エネイブル信号発生回路10Aと、上記の
ビデオデータ記録エネイブル信号発生回路10Aの出力エ
ネイブル信号によって同期データである7FFFと8000デー
タを発生する同期信号発生回路4Aと、上記のビデオデー
タ記録エネイブル信号発生回路10Aの出力エネイブル信
号から上記のクロック入力部11Aの信号をカウントして
上記の同期信号発生回路4Aの出力7FFF,8000を複数で交
替選択するように制御する第１カウンタ8Aと、上記の第
１カウンタ8Aの出力制御によって上記の同期信号発生回
路4Aの同期データ出力中の一つを選択する第１選択部5A
と、上記のビデオデータ記録エネイブル信号発生回路10
Aの出力エネイブル信号から上記の第１カウンタ8Aの出
力をカウントして所定個数の同期データを持つように制
御し上記のメモリアドレシング及びディジタルテープに
データを記録中であることを知らせる制御信号を発生す
る第２カウンタ9Aと、上記の第２カウンタ9Aの出力によ
り上記の第１選択部5Aの同期データとディジタルビデオ
データを記憶しているメモリ手段から出力されるデータ
を選択して出力する第２選択部と、上記のビデオデータ
記録エネイブル信号発生回路10Aの出力によって上記の
第２選択部の出力とディジタルオーディオテープのアナ
ログ／ディジタル変換部から出力されるオーディオ信号
を選択する第２選択部から構成することを特徴とする請
求項１記載のディジタル信号記録用テープを用いた映像
データ記録／再生装置。
【請求項３】同期信号検出手段のディジタルオーディオ
テープ上の同期及びオーディオデータから同期データ7F
FFを検出する同期検出部1Bと、上記の同期検出部1Bから
第１同期データ7FFF,8000を決定する第２同期データ決
定部10Bと、上記の同期検出部1Bの出力から第２同期デ
ータ8000を決定する第２同期データ決定部20Bと、上記
の第１同期データ決定部20Bの同期データを受けて所定
期間デューレイションが発生される同期データデューレ
イション発生回路30Bと、上記の第１同期データ決定部1
0Bの同期データ7FFF出力をカウントする第１同期データ
カウンタ40Bと、上記の同期データデューレイション発
生回路30Bの出力と上記の第２同期データ決定部20Bの出
力によってカウンティングエネイブル信号を発生するカ
ウンタエネイブル回路60Bと、上記のカウンタエネイブ
ル回路60Bの出力によって第２同期データ決定部20Bの出
力同期データ8000をカウントする第２同期データカウン
タ50Bと、上記の第1,第２同期データカウンタ40B,50Bの
出力と基準値を比較する第1,第２比較器70B,80Bと、上
記の第1,2比較器70B,80Bの出力を合算して所望の同期入
力が有りのままに成り立ったかを決定する合算器90B
と、上記の同期データデューレイション発生回路30Bの
クロックと上記の合算器90Bの同期データ入力完了信号
を入力してメモリアドレシングエネイブル信号を発生し
ビデオデータ出力をメモリに伝達するため制御信号を発
生するようにスイッチング信号を発生するエネイブルス
イッチング回路100Bと、上記のエネイブルスイッチング
回路100Bの出力によってビデオとオーディオを選択して
出力するデマルチプレクサ110Bから構成されることを特
徴とする請求項１記載のディジタル信号記録用テープを
用いた映像データ記録／再生装置。
【請求項４】ディジタル信号記録用テープを用いた映像
データ記録／再生方式において、第１キー入力で所定フィールド分のビデオ信号で同期信
号を分離した後アナログビデオ信号をディジタル信号に
変換してタイミング制御によってデータ流れの方向をデ
ータの直／並列変換を行う第１変換手段からメモリに決
定しアクセスタイムに合わせて上記のメモリに記憶する
第１過程と、上記のメモリに記憶されたビデオデータの
記憶が終る時点で疑似同期信号を発生しデータ流れの方
向を上記のメモリからデータの並／直列変換を行う第２
変換手段に決定し、メモリを読出して読出されたディジ
タルビデオデータをアナログビデオ信号に変換して上記
の疑似同期信号と加算した後再生する第２過程と、第２
キー入力でタイミング制御によって上記のメモリに記憶
されたディジタルビデオデータをタイミングに合わせて
並／直列変換して記録時にビデオとオーディオとを区別
するための同期信号を発生するように制御する第３過程
と、上記の疑似同期信号を入力した後上記のビデオとオ
ーディオとを区別するための同期信号を含む並／直列変
換されたディジタルビデオデータをディジタルオーディ
オデータから選択入力してディジタル信号記録用テープ
の記録フォーマットにより編集しトラックに合うように
処理して記録する第４過程と、上記の第２キー入力によ
って記録テープから再生時に読出したディジタルビデオ
データに含まれる同期信号を検出し読出したディジタル
ビデオデータをメモリに記憶する第５過程と、上記のメ
モリの記憶が終る時点でメモリのアクセスタイムに合わ
せて読出して上記の第２過程を遂行する第６過程とから
なることを特徴とするディジタル信号記録用テープを用
いた映像データ記録／再生方式。