KR900006187B1 - 디지탈 오디오 테이프 시스템에서의 디지탈 비디오신호 처리에 따른 동기 발생회로 - Google Patents

Abstract

내용 없음.

Description

디지탈 오디오 테이프 시스템에서의 디지탈 비디오신호 처리에 따른 동기 발생회로

제1도는 본발명에 따른 블럭도.

제2도는 본발명에 따른 제1도의 구체회로도.

제3도는 일반적인 디지탈 오디오 테이프의 오디오 데이타 분포 파형도.

제4도는 본발명에 따른 디지탈 비디오부 동기 데이타 추출 파형도.

재5도는 일반적인 디지탈 오디오 테이프 시스템으로 부터 발생되는 클럭파형도.

제6도는 일반적인 디지탈 오디오 테이프 시스템에서의 데이타 기록 파형도.

제7,8도는 본발명에 따른 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

4 : 동기신호 발생회로 5 : 제1선택부

6 : 제2선택부 7 : 제3선택부

10 : 비디오 데이타 기록 인에이블 신호 발생회로

11 : 클럭입력부

본 발명은 디지탈 오디오 테이프(Digital Aandio Tape) 시스템에서의 디지탈 비디오 신호처리에 따른 동기발생 회로에 관한 것이다. 일반적으로 아나로그 신호를 디지탈화하여 메모리에 저장해뒀다가 다시 읽어서 아나로그 신호로 재생하는 기술은 HQVTR(High Quality Video Tape Recoder)이나 화상전화기 스틸카메라 등등에 이용되고 있다. 그러나 디지탈 신호를 디지탈 오디오 테이프용 기록매체에 기록 및 재생시키는 처리 기술은 나와있지 않고 있다. 그리고 모든신호 처리과정에서 동기신호를 많이 사용하고 있는데, 동기발생과 동기검출이 한시스템에서 이루워지고 있다. 동기처리의 필요성은 신호를 정확히 규격과 규정에 맞게 발생하여 부여해야만 재생시나 수신시 원신호를 언제, 어느시스템에서 든지 양호하게 재생할 수 있기 때문이다.

따라서 본 발명의 목적은 디지탈 오디오 테이프용 기록매체에 비디오 디지탈 데이타를 기록전 동기신호를 기록할 수 있도록 동기신호를 발생하여 비디오 데이타임을 정확하게 판정할수 있도록 하는 동기발생 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 블럭도로서 시스템으로 부터 클럭을 받아 들이는 클럭입력부(11)와, 디지탈화된 비디오 데이타를 저장하고 있는 메모리(RAM:Random Access Memory)로 부터 저장데이타를 디지탈 오디오 테이프(이하 "DAT"라 칭함)에 기록키 위한 스위치 신호 및 상기 클럭입력부(11)의 출력신호와 초기 리세트신호, 상기 메모리 어드레싱 완료신호에 따라 기록을 위한 동기신호 발생 인에이블 신호를 발생하는 비디오 데이타 기록 인에이블신호 발생회로(10)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력 인에이블 신호에 의해 동기 데이타인 7FFF와 8øøø 데이타를 발생하는 동기신호 발생회로와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력 인에이블 신호로부터 상기 클럭입력부(11)의 신호를 카운트하여 상기 동기신호 발생회로(4)의 출력(7FFF와 8øøø)을 복수로 번갈아 선택토록 제어하는 제1카운터(8)와, 상기 제1카운터(8)의 출력 제어에 의해 상기 동기신호 발생회로(4)의 동기데이타 출력중 하나를 선택하는 제1선택부(5)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력 인에이블 신호로부터 상기 제1카운터(8)의 출력의 카운트로 소정갯수의 동기 데이타를 갖도록 제어하고 상기 메모리 어드레싱 및 디지탈 테이프에 데이타를 기록중임을 알리는 제어신호를 발생하는 제2카운터(9)와, 상기 제2카운터(9)의 출력에 따라 상기 제1선택부(5)의 출력 동기데이타와 비디오 데이타를 내장하고 있는 메로리로부터 출력되는 데이타를 선택하여 출력하는 제2선택부(6)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력에 의해 상기 제2선택부(6)의 출력과 디지탈 오디오 테이프의 아나로그/디지탈 변환부로부터 출력되는 오디오 신호를 선택하는 제3선택부(7)로 구성된다.

상기 구성에 따라 본 발명의 실시예를 간단히 설명하면 DAT시스템으로 부터 발생된 신호가 클럭입력부(11)를 통해 입력되고 메모리 어드레싱에 따른 신호가 비디오 데이타 기록 인에이블신호 발생회로(10)로 입력될시 디지탈 오디오 테이프에 비디오 데이타를 기록하기 위한 선택 스위치를 조작하면 비디오 데이타 기록 인에이블신호 발생회로(10)에서 테이프에 비디오 데이타를 기록하기 위한 인에이블 신호를 발생하여 동기신호 발생회로(4), 제1,2카운터(8,9) 및 제3선택부(7)에 입력한다. 이때 동기신호 발생회로(4)에서는 디지탈 오디오 테이프 레코더에 사용되는 데이타 분포의 최고음에 해당하는 7FFF와 최저음에 해당하는 8øøø의 데이타를 발생한다. 이는 비디오 데이타를 기록하기전 오디오와 구분하기 위한 신호이며 이어서 클리어 된다.

제2선택부(6)는 테이프에 비디오 데이타를 기록하기 이전 작업으로 동기데이타를 선택 입력하도록 준비되고, 제3선택부(7)에서는 상기 제2선택부(6)의 출력을 선택하여 입력하도록 준비된다. 상기 클리어된 제1카운터(8)는 상기 클럭입력부(11)의 소정 클럭을 2진카운트하여 상기 카운팅된 출력이 제1선택부(5)에 입력하여 상기 동기신호 발생회로(4)의 출력인 7FFF와 8øøø데이타를 두번씩 번갈아 선택하여 발생한다. 그리고 상기 제1카운터(8)의 출력을 5진으로 카운트하여 5진카운트 출력에 의해 제2선택부(6) 제어로 상기 제1선택부(5)에서 출력되는 동기데이타(7FFF, 8øøø)가 16번(7FFF가 8개 8øøø가 8개)반복 입력되도록하여 동기데이타 포멧을 만들고 제어단(CTL, CTL2)을 통해 메모리부에 메모리 어드레싱 인에이블신호 및 메모리에 저장된 비디오 데이타가 테이프로 기록중임을 알리는 제어신호를 발생한다. 즉 상기 16개 동기데이타가 선택된 제3선택부(7)를 통해 디지탈 오디오 테이프에 번갈아 기록되는데 이때 기록되는 데이타 패턴은 오디오에서 존재되지 않으므로 비디오 데이타가 기록되어 있음을 알 수 있도록 구분된다. 따라서 상기 제2카운터(9)의 카운팅에 의해 소정갯수 동기데이타가 모두 입력되면 제2선택부(6)는 상기 메모리 어드레싱 인에이블에 따른 어드레스 신호에 의해 메모리에 독출되는 비디오 디지탈 데이타를 선택하여 선택된 제3선택부(7)를 통해 데이프에 기록한다. 테이프로 부터 재생시 테이프에 기록된 상기 동기데이타는 오디오 패턴에서는 존재 하지않으므로 검출시 비디오 데이타로 검출되어 비디오 데이타가 재생되어 처리된다.

제2도는 본발명에 따른 제1도의 구체회로도로써 DAT레코더 시스템으로 부터 제1클럭단(27)에 3MHZ가 입력되고 제2클럭단(32)으로 48KHZ가 입력되며, 제3클럭단(24)으로 상기 제2클럭단(32)의 입력클럭과 동일클럭 주파수인 48KHZ가 15클럭 지연되어 입력되고, 제4클럭단(25)으로 상기 제2클럭단(32)의 입력보다 16클럭지연된 48KHZ가 입력되며, 제5클럭단(26)으로 상기 제2클럭단(32)의 입력클럭 48KHZ를 2체배한 96KHZ를 입력하고, 상기 제3,4클럭단(24,25)이 익스클루시브 오아게이트(21)의 입력단에 입력되고, 상기 제1,5클럭단(27,26)이 앤드게이트(19)의 입력단에 입력되며, 상기 익스클루시브 오아게이트(21)의 출력단이 앤드게이트(17)의 입력단에 연결되며 상기 앤드게이트(19)의 출력단을 앤드게이트(18)의 입력단에 연결되고 초기 리세트 신호를 리세트단(28)을 통해 앤드게이트(16)의 입력단에 연결되며 어드레싱 완료신호를 어드레싱 완료신호단(29)을 지나 인버터(14)를 통해 상기 앤드게이트(16)의 입력단에 연결되고, 상기 앤드게이트(16)의 출력단을 디플립플롭(22)의 클리어단(CLR)에 연결되고 상기 디플립플롭(22)의 세트단(S)에 전원단(VCC)으로 부터 저항(31)을 연결하며 동시에 스위치(SW1)를 연결하고 상기 디플립플롭(22)의 출력단(Q)이 익스클루시브 오아게이트(20)의 입력단에 연결되며 상기 익스클루시브 오아게이트(20)의 출력단이 디플립플롭(23)의 클리어단(CLR)에 연결되고 상기 디플립플롭(23)의 클럭단(CLK)에 상기 제2클럭단(32)이 연결되며 상기 디플립플롭(23)의 출력단(Q)을 상기 앤드게이트(18,17)의 입력단에 연결되며 상기 앤드게이트(17)의 출력단을 인버터(15)에 입력되어 지도록 구성된 부분이 비디오 데이타 기록 인에이블신호 발생회로(10)에 대응하고, 상기 앤드게이트(18)의 출력단을 제1,2병/직렬 쉬프트 레지스터(41,42)의 클럭단(CLK)에 연결되고 상기 인버터(15) 출력단이 상기 제1,2병/직렬 쉬프트 레지스터(41,42)의 쉬프트/로드단(SH/LD)에 연결되며, 상기 제1,2병/직렬 쉬프트 레지스터(41, 42)입력단(a-h)은 전원단(VCC)에 연결되고 상기 제1병/직렬 쉬프트 레지스터(42)의 출력단(Qh)이 제2병/직렬 쉬프트 레지스터(41)의 직력입력단(Sin)에 연결되며, 상기 제1병/직렬 쉬프트 레지스터(41)의 출력단(Qh,

)으로 동기신호를 발생하도록 구성된 부분이 동기신호 발생회로(4)에 대응하고, 상기 제1병/직렬 쉬프트 레지스터(41)의 출력단(Qh,

)을 멀티플렉셔(51)의 입력단(A,B)에 연결되도록 구성된 부분이 제1선택부(5)에 대응하고, 상기 제2클럭단(32)의 신호를 디플립플롭(81)의 클럭단(CLK)에 연결되고 상기 익스클루시브 오아게이트(20) 출력단이 클리어단(CLK)에 연결되며 출력단(Q)이 데이타단(D) 연결되어 출력단(Q)으로 입력클럭을 2진카운트하여 상기 멀티플렉셔(51)의 선택제어단(S)에 인가됨과 동시에 출력되도록 구성된 부분이 제1카운트(8)에 대응하며, 상기 제1카운터(8) 디플립플롭(81)의 출력단(Q)이 디플립플롭(91-93)의 클럭단(CLK)에 연결되고 상기 디플립플롭(91-93)의 클리어단(CLK)에 상기 익스클루시브 오아게이트(20)의 출력단이 연결되며 상기 디플립플롭(91-92)의 각 출력단(Q)을 데이타단(D)에 직렬로 연결되어 상기 디플립플롭(91,92)의 출력단(Q)을 앤드게이트(94) 입력단에 연결되고 상기 디플립플롭(93)의 출력단(Q)과 상기 앤드게이트(94) 출력단을 앤드게이트(95)의 입력단에 연결하며 상기 앤드게이트(95)의 출력단을 디플립플롭(96)의 클럭단(CLK)에 연결하며 상기 디플립플롭(96)의 출력단(Q)을 상기 익스클루시브 오아게이트(20)의 입력단에 메모리 어드레스 인에이블 제어단(CTL1,CTL2) 연결되도록 구성된 부분이 제2카운터(9)에 대응하고, 상기 디플립플롭(96)의 출력단(Q)을 멀티플렉셔(61)의 선택제어단(S)에 연결하고 상기 멀티플렉셔(61)의 출력단(Q)을 상기 멀티플렉셔(61)의 A단에 연결하며 메모리로 부터 비디오 데이타단(62)을 B단에 연결하도록 구성된 부분이 제2선택부(6)에 대응하며, 상기 디플립플롭(22)의 출력단(Q)을 멀티플렉셔(72)의 선택제어단(S)에 연결하고 상기 멀티플렉셔(61)의 출력단(Q)을 B단에 연결하며 디지탈 오디오 데이타단(71)을 A단에 연결하여 출력단(Q)을 DAT의 신호처리부로 입력되도록 구성된 부분이 제3선택부(7)에 대응된다.

제3도는 디지탈 오디오 테이프에서의 오디오 데이타 분포파형 예시도이고, 제4도는 본발명에 따른 동기데이타 파형 예시도이며, 제5도는 본발명에 적용되는 클럭 파형도로써 제2도의 제1-5클럭단(24,25,26,27,32)의 입력 파형도이다.

(5a)는 제1클럭단(27)의 입력 3MHZ 신호 예이고, (5b)는 (5b)의 반전 파형이며,

(5c)는 제2클럭단(32)의 48KHZ신호 예이고, (5d)는 상기 (5c)의 신호(48KHZ)를 15클럭 지연한 예로 제3클럭단(24)의 입력신호 예이며, (5e)는 상기 (5c)의 신호(48KHZ)를 16클럭 지연한 예로 제4클럭단(25)의 입력신호 예이고, (5f)는 상기 (5c)를 2체배한 클럭으로 제5클럭단(26)의 입력신호 예이고, (5g)는 좌우(L,R) 채널에 따라 동기데이타 기록 예이다.

제6도는 본발명에 따른 DAT 에서의 데이타 기록 동작파형도로써 (6a)는 제5클럭단(26)의 입력 파형이고, (6b)는 제1클럭단(27)의 입력 파형이며, (6c)는 입력 데이타 예시도이고, (6d)는 DAT에서의 캐치클럭(Catch Clock)이다.

제7,8도는 본발명에 따른 동기발생 동작 파형도로써, (7a),(7b)는 제3,4클럭단(24,25)의 입력 파형이고,(7c)는 제1클럭단(27)의 입력 파형이며, (7d)는 제5클럭단(26)의 입력 파형이고, (7e)는 인버터(15)의 출력 신호이고, (7f)는 제1,2병/직렬 쉬프트 레지스터(41,42)의 클럭단(CLK)의 입력 신호이며, (7g)는 제1병/직렬 쉬프트 레지스터(42)의 출력단(Qh)의 출력파형이고, (7h)는 상기(7c)의 반전신호로 DAT 에서 캐치클럭이다.

(8a)는 제2클럭단(32)의 입력신호 파형이고, (8b)는 제5클럭단(26)의 입력신호 파형이고, (8c)는 멀티플렉셔(51)의 출력데이타 예이고, (8d)는 디플립플롭(1)의 출력단(Q)의 출력신호이고, (8e)-(8g)는 디플립플롭(91-93)의 출력단(Q) 출력신호이며, (8h)는 앤드게이트(95)의 출력신호 예이고, (8i)는 디플립플롭(96)의 출력단(Q)의 출력신호이며, (8j)는 익스클루시브 오아게이트(20)의 출력예이고, (8k)는 디플립플롭(22)의 클리어단(CLR)의 입력예이며, (8l)는 디플립플롭(22)의 출력단(Q)의 출력예이고, (8m)는 디플립플롭(23)의 출력단(Q)의 출력예이다.

따라서 본발명의 구체적인 실시예를 제2-8도를 참조하여 상세히 설명하면 DAT 시스템에서 발생된 제5도의 (5a)(5f)신호가 앤드게이트(19)에 입력되고 (5c)신호가 디플립플롭(23,81)의 클럭단(CLK)에 입력되며 상기 (5c)신호를 15,16클럭만큼 지연한 신호를 익스클루시브 오아게이트(21)에 입력되어 디플립플롭(23)의 출력단(Q)의 상태가 "하이"로 래치되어 있으면 제5클럭단(26)의 (5f)신호의 "하이"구간에서 (5a)신호가 앤드게이트(18,19)를 통해 제1,2병/직렬 쉬프트 레지스터(41,42)의 클럭단(CLK)으로 입력되므로 (5d)와 (5e)신호를 익스클루시브 오아게이트(21)에서 논리한 출력에 의해 앤드게이트(17)와 인버터(15)를 통해 상기 제1,2병/직렬 쉬프트 레지스터(41,42)의 쉬프트/로드(SH/LD)를 설정하여 디지탈 오디오 테이프에 비디오 데이타를 저장하기 전 기록할 동기신호를 채널별로(5g)와 같이 기록할 수 있도록 신호를 발생한다.

상기 재생된 신호가 구체적으로 디지탈 오디오 테이프에 기록되는 예는 제6도와 같다. (6a)신호의 "하이"구간에 동기데이타가 (6b)클럭에 따라 (6c)와 같이 발생되면 (6d)의 DAT 시스템의 캐치클럭에 따라 데이타가 신호처리부에서 처리되어 동기신호가 기록되도록 한다. 메모리부 램(RAM)에 비디오 데이타와 기록되어 있고 DAT레코더가 기록모드에 들어갔을때 스위치(30)를 누르면 디플립플롭(22)의 세트단(SET)이 "로우"됨과 동시에 세트되어 출력단(Q)이 "하이"가 된다. 이때 디플립플롭(96)은 입력을 받을 준비상태가 되어 출력단(Q)상태가 "로우"가 되어 익스클루시브 오아게이트(20)의 출력을 "하이"가 되며 2진 카운터로 동작하는 디플립플롭(81)과 5진카운터로 동작하는 디플립플롭(91-93) 및 디플립플롭(23)의 클리어를 풀어 인에이블한다.

디플립플롭(23)은 제2클럭단(32)의 48KHZ의 클럭에 따라 데이타단(D) 하이(VCC)를 래치하여 출력단(Q)으로 출력한후 앤드게이트(18,17)에 입력한다. 이때 상기 앤드게이트(18,17)의 출력은 제5도의 클럭신호에 따라 상기 제1,2병/직렬 쉬프트 레지스터(41,42)의 클럭단(CLK)단과 쉬프트/로드(SH/LD)의 클럭단으로 입력되어 제1병/직렬 쉬프트 레지스터(41)에서 입력단(a-h)에 의해 7F 와 8ø를 발생하고, 제2병/직렬 쉬프트 레지스터(42)에서 FF와 øø를 발생한다. 상기 제2병/직렬 쉬프트 레지스터(42)의 출력을 제1병/직렬 쉬프트 레지스터(41)의 직렬 입력단(Sin)으로 입력되면 제1병/직렬 쉬프트 레지스터(41)의 출력단(Qh)을 7FFF를 발생하고, 출력단(Qh)을 8øøø를 제3,4도와 같이 발생되어 상기 제2클럭단(32)의 48KHZ신호를 클럭단(CLK)으로 입력하여 디플립플롭(81)에서 2진 카운트하면 출력단(Q)이 멀티플렉셔(51)의 선택제어단(S)과 연결되어 있으므로 상기 출력단(Q)의 출력에 의해 상기 Qh와 Qh의 출력을 A,B단으로 입력되어 선택하여 출력한다. (Q)의 상태가 "하이"일때 멀티플렉셔(51)의 출력은 7FFF가 되고, "로우"일때 멀티플렉셔(51)의 출력은 8øøø가 출력된다. 즉 제8도의 48KHZ를 디플립플롭(81)에서 2진 카운트하여 (8b)와 같이 발생될때 2번씩 번갈아 채널별로(8c)와 같이 동기 데이타를 선택하여 멀티플렉셔(61,72)의 상기에서 선택된 통로를 통해 발생동기 데이타를 DAT신호 처리부로 입력된다.

한편 디플립플롭(81)의 출력단(Q)의 신호를 5진 카운터로 구성되어 디플립플롭(91-93)의 클럭단(CLK)으로 입력되어 (8c)와 같이 16개(7FFF의 8개, 8øøø의 8개를 모두 카운트한후 빠져나가면 제8도(8e-8g)와 같이 출력한다. 상기 (8g)와 (8f)의 신호를 앤드게이트(94)에서 앤드하고 상기 앤드게이트(9e)의 출력과 상기 디플립플롭(93)의 출력단(Q)의 출력을 앤드게이트(95)에 앤드하면 (8h)와 같이 발생되어 디플립플롭(96)의 클럭단(CLK)으로 입력된다. 이때 상기 디플립플롭(96)의 출력단(Q)의 출력은 (8i)같이 "하이"로 래치되어 동기 데이타를 선택하여 입력하고 있는 멀티플렉셔(61)의 선택제어단(S)을 선택하여 디지탈 비디오 입력단(62)의 입력 비디오 데이타를 입력하도록 준비하고 상기 익스클루시브 오아게이트(22)에 입력하면 익스클루시브 오아게이트(20)의 출력은 (8j)와 같이 "로우"가 되어 디플립플롭(23,81,91-93)을 클리어 한다. 그리고 제1,2제어단(CTL1,CTL2)을 통해 메모리 어드레싱 인에이블 신호로 입력되어 메모리를 어드레싱 하면 어드레스에 따라 출력된 데이타가 상기 비디오 입력단(62)을 통해 멀티플렉셔(61) B단으로 입력되며 출력이 멀티플렉셔(72)를 통해 DAT 신호처리부로 입력된다. 이때 제2제어단(CTL2)는 DAT로 데이타를 데이타로 기록중임을 알리고 메모리의 어드레싱이 완료되고 멀티플렉셔(61,72)를 통해 기록이 완료되면 어드레싱 완료 신호단(29)의 입력신호에 의해 앤드게이트(16)의 출력이 (81)과 같이 "로우"가 되어 디플립플롭(22)을 클리어 한다. 이때 디플립플롭(22)의 출력(Q)은 "로우"가 되므로 멀티플렉셔(72)에서 DAT 레코더에서 받아 들이는 오디오 신호를 기록 준비한후 디지탈 오디오가 들어오는 대로 테이프에 기록한다. 상기 동기데이타는 오디오 신호 패턴에 없으므로 구별되어지며 비디오신호의 동기데이타 및 비디오 데이타 기록이 완료된다.

상술한 바와 같이 디지탈 오디오 테이프에 디지탈 비디오 데이타를 기록할 수 있도록 동기신호를 발생하여 디지탈 비디오 데이타 기록전 기록할 수 있도록 하므로써 재생시 오디오와 구분이 용이하여 비디오 화일 관리등 널리 응용할 수 있는 이점이 있다.

Claims (1)

1. 디지탈 오디오 테이프 레코더 시스템에 비디오 디지탈 데이타를 기록하는 회로에 있어서, 상기 디지탈 오디오 테이프 레코더 시스템으로 소정 클럭을 받는 클럭입력부(11)와, 시스템으로부터 클럭을 받아 들이는 클럭입력부(11)와, 디지탈화된 비디오 데이타를 저장하고 있는 메모리(RAM:Random Access Memory)로 부터 저장데이타를 디지탈 오디오 테이프(이하 "DAT"라 칭함)에 기록키 위한 스위치 신호 및 상기 클럭입력부(11)의 출력신호와 초기 리세트신호, 상기 메모리 어드레싱 완료신호에 따라 기록을 위한 동기신호 발생 인에이블 신호를 발생하는 비디오 데이타 기록 인에이블신호 발생회로(10)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력 인에이블 신호에 의해 동기 데이타인 7FFF와 8øøø 데이타를 발생하는 동기신호 발생회로(4)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력 인에이블 신호로부터 상기 클럭입력부(11)의 신호를 카운트하여 상기 동기신호 발생회로(4)의 출력(7FFF, 8øøø)을 복수로 번갈아 선택토록 제어하는 제1카운터(8)와, 상기 제1카운터(8)의 출력 제어에 의해 상기 동기신호 발생회로(4)의 동기데이타 출력중 하나를 선택하는 제1선택부(5)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력 인에이블신호로부터 상기 제1카운터(8)의 출력의 카운트로 소정 갯수의 동기 데이타를 갖도록 제어하고 상기 메모리 어드레싱 및 디지탈 테이프에 데이타를 기록중임을 알리는 제어신호를 발생하는 제2카운터(9)와, 상기 제2카운터(3)의 출력에 따라 상기 제1선택부(5)의 출력 동기데이타와 디지탈 비디오 데이타를 내장하고 있는 메모리로부터 출력되는 데이타를 선택하여 출력하는 제2선택부(6)와, 상기 비디오 데이타 기록 인에이블신호 발생회로(10)의 출력에 의해 상기 제2선택부(6)의 출력과 디지탈 오디오 테이프의 아나로그/디지탈 변환부로부터 출력되는 오디오 신호를 선택하는 제3선택부(7)로 구성함을 특징으로 하는 디지탈 오디오신호 처리에 따른 동기 발생회로.

Images