JP2525185B2 - インタ−フェ−ス回路 - Google Patents
インタ−フェ−ス回路Info
- Publication number
- JP2525185B2 JP2525185B2 JP62140977A JP14097787A JP2525185B2 JP 2525185 B2 JP2525185 B2 JP 2525185B2 JP 62140977 A JP62140977 A JP 62140977A JP 14097787 A JP14097787 A JP 14097787A JP 2525185 B2 JP2525185 B2 JP 2525185B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- input
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインターフェース回路に関する。
従来の技術では，回路Ａと回路Ｂを接続するための回
路Ａ内のインターフェース回路において，回路Ｂ側の出
力信号線で，非動作時にOFF信号を示し，動作時にON信
号である信号線については，回路Ａと回路Ｂが接続時に
は，回路Ａ内のインターフェース回路において，回路Ｂ
側信号に従い，未接続時（すなわち入力が開放であると
き）には,OFF信号が入力されているとみなしてOFF信号
を受信する（入力端子にプルダウン抵抗を付ける）とい
うのが一般的である．そして,OFF信号の受信中は回路Ａ
内の処理は停止され，処理の続行あるいは開始が出来な
いというのが一般的である． 〔発明が解決しようとする問題点〕 回路Ａに相当する物として端末を，回路Ｂに相当する
物としてモデムを考えた場合を考える． ほぼ同等の機能を有するモデムは多数存在しており，
それ等はRS-232Cインターフェース回路を利用している
場合が多いが，モデムの機種によっては，使用している
RS-232C制御信号線が異なり，ある端末にとって必要な
制御信号線を必ずしも出力していない場合がある．ま
た、たとえ必要な制御信号線を出力していても，処理上
のタイミングが合致せず，端末側ではON信号を出力して
いなければ処理の続行不可能であるタイミングでOFF信
号を出力してしまうモデムもある． このようなモデムは，その端末の推奨モデムとほぼ同
等の処理シーケンスとほぼ同等の機能を有するにもかか
わらず，一部の制御信号線の不具合のために，その端末
に使用することは不可能であるという問題点が有る． 〔問題点を解決するための手段〕 本願発明のインターフェース回路は、第１の回路に第
２の回路を接続するための第１の回路に設けたインター
フェース回路において、 前記第２の回路は、非動作時にOFF信号を出力し動作
時にON信号を出力する複数の出力信号線を備えており、 前記第１の回路の所定の入力信号線に接続されるべき
前記第２の回路の所定の出力信号線が存在しない場合に
はON信号を発生し、前記所定の入力信号線と前記所定の
出力信号線の接続時には前記第２の回路からの出力信号
に従った信号を発生する信号変換手段と、 前記信号変換手段の前段に配され、前記第２の回路か
らの出力信号を遮断または通過させるためのスイッチ手
段とを備えたことを特徴とする。
路Ａ内のインターフェース回路において，回路Ｂ側の出
力信号線で，非動作時にOFF信号を示し，動作時にON信
号である信号線については，回路Ａと回路Ｂが接続時に
は，回路Ａ内のインターフェース回路において，回路Ｂ
側信号に従い，未接続時（すなわち入力が開放であると
き）には,OFF信号が入力されているとみなしてOFF信号
を受信する（入力端子にプルダウン抵抗を付ける）とい
うのが一般的である．そして,OFF信号の受信中は回路Ａ
内の処理は停止され，処理の続行あるいは開始が出来な
いというのが一般的である． 〔発明が解決しようとする問題点〕 回路Ａに相当する物として端末を，回路Ｂに相当する
物としてモデムを考えた場合を考える． ほぼ同等の機能を有するモデムは多数存在しており，
それ等はRS-232Cインターフェース回路を利用している
場合が多いが，モデムの機種によっては，使用している
RS-232C制御信号線が異なり，ある端末にとって必要な
制御信号線を必ずしも出力していない場合がある．ま
た、たとえ必要な制御信号線を出力していても，処理上
のタイミングが合致せず，端末側ではON信号を出力して
いなければ処理の続行不可能であるタイミングでOFF信
号を出力してしまうモデムもある． このようなモデムは，その端末の推奨モデムとほぼ同
等の処理シーケンスとほぼ同等の機能を有するにもかか
わらず，一部の制御信号線の不具合のために，その端末
に使用することは不可能であるという問題点が有る． 〔問題点を解決するための手段〕 本願発明のインターフェース回路は、第１の回路に第
２の回路を接続するための第１の回路に設けたインター
フェース回路において、 前記第２の回路は、非動作時にOFF信号を出力し動作
時にON信号を出力する複数の出力信号線を備えており、 前記第１の回路の所定の入力信号線に接続されるべき
前記第２の回路の所定の出力信号線が存在しない場合に
はON信号を発生し、前記所定の入力信号線と前記所定の
出力信号線の接続時には前記第２の回路からの出力信号
に従った信号を発生する信号変換手段と、 前記信号変換手段の前段に配され、前記第２の回路か
らの出力信号を遮断または通過させるためのスイッチ手
段とを備えたことを特徴とする。
以下に，本発明の実施例を示し説明する． 第１図は，本発明のインターフェース回路を含む機器
Ａ（端末）と他の機器Ｂ（モデム）との接続例である.1
0が機器Ａ（端末）11が機器Ｂ（モデム）であり,12が機
器Ａと機器Ｂとを接続するためのインターフェース回路
であり,Bと接続するための接続用ケーブル15を接続する
コネクタ13を持つ．同様にＢ側にもコネクタ14がある．
このようにＡとＢを接続することにより相互の信号変換
をおこなうことが可能となる．また，適正な信号を送信
して，受信するのがインターフェース回路の機能であ
る． 第２図は，第１図のＡ内のインターフェース回路でRS
-232Cインターフェース回路の例で有り，図はその一部
である． 20は第１図のコネクタ13に対応し,21〜23は本インタ
ーフェース回路から外部機器への出力信号線を、24〜26
は外部機器からの入力信号線を示す.24〜26の入力信号
線はそれぞれ33〜35の信号変換部を経て44〜45の信号線
により50の信号処理部へ入力される．一方,50の信号処
理部の出力線40〜42は信号変換部30〜32を経て21〜23の
信号線となり外部への出力信号線となる.RS-232Cインタ
ーフェース回路の場合21〜23の出力信号線としては，送
信データ線（SD），送信要求（RS），端末レディイ（E
R）などがあり,24〜26の入力信号線としては，受信デー
タ（RD），送信要求（CS），受信キャリア検出（CD）な
どがある.30〜32の信号変換部は50の信号処理部の出力
論理がONのとき，＋Vrsとなり,OFFのとき−Vrsとなる
（但し5V≦Vrs≦15V）．一方,33〜35の信号変換部は,24
〜26の信号線に接続される相手側機器（第１図の場合の
Ｂ（モデム））が，＋Vrsをを出力している場合には,50
の信号処理部の入力論理がONとなる信号を，−Vrsを出
力している場合はOFFである信号を入力に応じて出力
し，かつ，入力が電気的に開放状態である場合にはONで
ある信号を出力する機能を持つ． このような回路構成であると，特定の制御線が相手側
装置（モデム）から出力されていない場合であっても，
端末側のインターフェース回路では該当する信号は開放
入力となり,ON信号を受信することになる．この結果,OF
F信号を受信した場合，処理を中断あるいは中止するよ
うな端末側処理シーケンスになっている場合でも，制御
線がOFF信号受信しないので処理を開始，続行可能であ
る． 第３図が第２図の34,35の信号変換部のより具体的な
実施例である.34,35にあたるのが60であり,26の入力線
が63.45の出力線が65である.63の入力線は,62の入力線
制御部を通り,61の信号変換部へ入力される.62の入力線
制御部の機能は入力信号線の切替えを行なうもので，入
力信号を61へそのまま伝えるか，遮断するかの切替えを
行なうもので有り，機器的手段や電気的手段などの多く
の方法が考えられ，切替えの方向は容易に選択可能であ
る． 61の回路は，入力63は72の抵抗により76へ接続され77
のインバータ（入力の閾値はVcc/2とする）に接続され
る.77の入力である76と70のグランドとの間には71のダ
イオードが接続され,75の電源Vccとの間には74のダイオ
ードと73の抵抗が接続されている.61の信号変換部の機
能は,63の入力レベルが＋Vrsである場合には,65の論理
がONとなる信号（この場合はGNDレベル）を，−Vrsであ
る場合はOFFである論理信号（この場合はVccレベル（＝
5V））を入力に応じて出力し，かつ，入力が電気的に開
放状態である場合にはONである論理信号（この場合はGN
Dレベル）を出力する機能である（この実施例の場合65
の論理は負論理であるものとする）． 具体的に説明すると,63の入力が開放である場合と62
の入力線制御部で信号遮断が選択されているときは,76
の電気レベルは73のプルアップ抵抗があるために（Vcc
−（74のダイオードドロップ電圧））となり77の出力は
GNDレベル（ON）となる．従来の技術では,73のプルアッ
プ抵抗は無く,70のGNDとの間にプルダウン抵抗が有り，
入力が開放である場合77の出力はVccレベル（OFF）であ
った．一方,62の切替え部が連結を選択されている場合
については,63が＋Vrsであると76も＋Vrsとなり77の出
力はGNDレベル（ON）になり,63の入力が−Vrsであると,
70から72の抵抗を通じて電流が流れるため76はGNDレベ
ルとなり77の出力はVccレベル（OFF）になる．以上で先
の機能が実現される． 第４図は，第２図のインターフェース回路を内蔵した
端末Ａ（50）と51,52,53のモデムB1,B2,B3との接続時に
おける考察説明図である.B1〜B3の各モデムはRS-232Cの
コネクタを持ち,RS-232Cに準拠したインターフェース回
路を内蔵しておりほぼ同等の処理ができるモデムであ
る.B1は50の端末Ａの推奨モデムであり,54のケーブルを
55のコネクタに接続すると，正常な動作が可能である．
これに対し,52,53のモデムB2,B3は55のコネクタでは出
力されている制御線の内の数本が未出力であったり,51
のB1モデムと若干その処理シーケンスが異なり，制御線
の内数本が，本来B1ではON信号を出力していなければな
らないようなタイミングで一時的にOFF信号を出した
り，あるいはOFF信号出力状態が継続してしまう処理シ
ーケンスを持つモデムであるために，本発明によるイン
ターフェース回路を持たないと処理が中断，停止となる
ような異常動作をしてしまうモデムである． この様なモデムであっても、本発明によるインターフ
ェース回路を端末側に使用することにより、一時的なあ
るタイミングやある状態においては第３図の62の入力線
制御部で外部信号を遮断したり、あるいは特定のモデム
を使用する場合では、定常的に遮断して使用することに
より、端末側は該当する制御線はONであると認められる
ため、端末側は処理を続行、開始可能となるなど、B2、
B3のモデムも使用可能となるなど、B2、B3のモデムも使
用可能になる効果がある。
Ａ（端末）と他の機器Ｂ（モデム）との接続例である.1
0が機器Ａ（端末）11が機器Ｂ（モデム）であり,12が機
器Ａと機器Ｂとを接続するためのインターフェース回路
であり,Bと接続するための接続用ケーブル15を接続する
コネクタ13を持つ．同様にＢ側にもコネクタ14がある．
このようにＡとＢを接続することにより相互の信号変換
をおこなうことが可能となる．また，適正な信号を送信
して，受信するのがインターフェース回路の機能であ
る． 第２図は，第１図のＡ内のインターフェース回路でRS
-232Cインターフェース回路の例で有り，図はその一部
である． 20は第１図のコネクタ13に対応し,21〜23は本インタ
ーフェース回路から外部機器への出力信号線を、24〜26
は外部機器からの入力信号線を示す.24〜26の入力信号
線はそれぞれ33〜35の信号変換部を経て44〜45の信号線
により50の信号処理部へ入力される．一方,50の信号処
理部の出力線40〜42は信号変換部30〜32を経て21〜23の
信号線となり外部への出力信号線となる.RS-232Cインタ
ーフェース回路の場合21〜23の出力信号線としては，送
信データ線（SD），送信要求（RS），端末レディイ（E
R）などがあり,24〜26の入力信号線としては，受信デー
タ（RD），送信要求（CS），受信キャリア検出（CD）な
どがある.30〜32の信号変換部は50の信号処理部の出力
論理がONのとき，＋Vrsとなり,OFFのとき−Vrsとなる
（但し5V≦Vrs≦15V）．一方,33〜35の信号変換部は,24
〜26の信号線に接続される相手側機器（第１図の場合の
Ｂ（モデム））が，＋Vrsをを出力している場合には,50
の信号処理部の入力論理がONとなる信号を，−Vrsを出
力している場合はOFFである信号を入力に応じて出力
し，かつ，入力が電気的に開放状態である場合にはONで
ある信号を出力する機能を持つ． このような回路構成であると，特定の制御線が相手側
装置（モデム）から出力されていない場合であっても，
端末側のインターフェース回路では該当する信号は開放
入力となり,ON信号を受信することになる．この結果,OF
F信号を受信した場合，処理を中断あるいは中止するよ
うな端末側処理シーケンスになっている場合でも，制御
線がOFF信号受信しないので処理を開始，続行可能であ
る． 第３図が第２図の34,35の信号変換部のより具体的な
実施例である.34,35にあたるのが60であり,26の入力線
が63.45の出力線が65である.63の入力線は,62の入力線
制御部を通り,61の信号変換部へ入力される.62の入力線
制御部の機能は入力信号線の切替えを行なうもので，入
力信号を61へそのまま伝えるか，遮断するかの切替えを
行なうもので有り，機器的手段や電気的手段などの多く
の方法が考えられ，切替えの方向は容易に選択可能であ
る． 61の回路は，入力63は72の抵抗により76へ接続され77
のインバータ（入力の閾値はVcc/2とする）に接続され
る.77の入力である76と70のグランドとの間には71のダ
イオードが接続され,75の電源Vccとの間には74のダイオ
ードと73の抵抗が接続されている.61の信号変換部の機
能は,63の入力レベルが＋Vrsである場合には,65の論理
がONとなる信号（この場合はGNDレベル）を，−Vrsであ
る場合はOFFである論理信号（この場合はVccレベル（＝
5V））を入力に応じて出力し，かつ，入力が電気的に開
放状態である場合にはONである論理信号（この場合はGN
Dレベル）を出力する機能である（この実施例の場合65
の論理は負論理であるものとする）． 具体的に説明すると,63の入力が開放である場合と62
の入力線制御部で信号遮断が選択されているときは,76
の電気レベルは73のプルアップ抵抗があるために（Vcc
−（74のダイオードドロップ電圧））となり77の出力は
GNDレベル（ON）となる．従来の技術では,73のプルアッ
プ抵抗は無く,70のGNDとの間にプルダウン抵抗が有り，
入力が開放である場合77の出力はVccレベル（OFF）であ
った．一方,62の切替え部が連結を選択されている場合
については,63が＋Vrsであると76も＋Vrsとなり77の出
力はGNDレベル（ON）になり,63の入力が−Vrsであると,
70から72の抵抗を通じて電流が流れるため76はGNDレベ
ルとなり77の出力はVccレベル（OFF）になる．以上で先
の機能が実現される． 第４図は，第２図のインターフェース回路を内蔵した
端末Ａ（50）と51,52,53のモデムB1,B2,B3との接続時に
おける考察説明図である.B1〜B3の各モデムはRS-232Cの
コネクタを持ち,RS-232Cに準拠したインターフェース回
路を内蔵しておりほぼ同等の処理ができるモデムであ
る.B1は50の端末Ａの推奨モデムであり,54のケーブルを
55のコネクタに接続すると，正常な動作が可能である．
これに対し,52,53のモデムB2,B3は55のコネクタでは出
力されている制御線の内の数本が未出力であったり,51
のB1モデムと若干その処理シーケンスが異なり，制御線
の内数本が，本来B1ではON信号を出力していなければな
らないようなタイミングで一時的にOFF信号を出した
り，あるいはOFF信号出力状態が継続してしまう処理シ
ーケンスを持つモデムであるために，本発明によるイン
ターフェース回路を持たないと処理が中断，停止となる
ような異常動作をしてしまうモデムである． この様なモデムであっても、本発明によるインターフ
ェース回路を端末側に使用することにより、一時的なあ
るタイミングやある状態においては第３図の62の入力線
制御部で外部信号を遮断したり、あるいは特定のモデム
を使用する場合では、定常的に遮断して使用することに
より、端末側は該当する制御線はONであると認められる
ため、端末側は処理を続行、開始可能となるなど、B2、
B3のモデムも使用可能となるなど、B2、B3のモデムも使
用可能になる効果がある。
なお、本発明の実施例として端末とモデムを例として
RS-232Cインターフェースについて説明したが、本発明
が各種のインターフェースに対しても適用可能であるこ
とは申すまでもない。
RS-232Cインターフェースについて説明したが、本発明
が各種のインターフェースに対しても適用可能であるこ
とは申すまでもない。
以上詳細に説明したように、本発明のインターフェー
ス回路によると、第２の回路の制御信号に未出力のもの
があったり、第２の回路の出力制御信号が第１の回路の
処理を中断・停止させるような制御信号であっても、第
１の回路の異常動作を防ぐことができるという効果があ
る。また、第１の回路と第２の回路を接続するための接
続ケーブルは、複数の第２の回路に対して共通のもので
よいという効果がある。
ス回路によると、第２の回路の制御信号に未出力のもの
があったり、第２の回路の出力制御信号が第１の回路の
処理を中断・停止させるような制御信号であっても、第
１の回路の異常動作を防ぐことができるという効果があ
る。また、第１の回路と第２の回路を接続するための接
続ケーブルは、複数の第２の回路に対して共通のもので
よいという効果がある。
第１図は本発明を説明するための模式図． 第２図は、第１図のＡ内のRS-232Cインターフェース回
路のブロック図。 第３図は第２図の34,35の信号変換部のより具体的な例
を示した回路図． 第４図は，第２図のインターフェース回路を内蔵した端
末Ａ（50）とモデムとの接続時における考察説明図であ
る． 10……機器Ａ（端末など） 11……機器Ｂ（モデムなど） 34,35……信号変換部 61……信号変換器 62……入力線制御部
路のブロック図。 第３図は第２図の34,35の信号変換部のより具体的な例
を示した回路図． 第４図は，第２図のインターフェース回路を内蔵した端
末Ａ（50）とモデムとの接続時における考察説明図であ
る． 10……機器Ａ（端末など） 11……機器Ｂ（モデムなど） 34,35……信号変換部 61……信号変換器 62……入力線制御部
Claims (1)
- 【請求項１】第１の回路に第２の回路を接続するための
第１の回路に設けたインターフェース回路において、 前記第２の回路は、非動作時にOFF信号を出力し動作時
にON信号を出力する複数の出力信号線を備えており、 前記第１の回路の所定の入力信号線に接続されるべき前
記第２の回路の所定の出力信号線が存在しない場合には
ON信号を発生し、前記所定の入力信号線と前記所定の出
力信号線の接続時には前記第２の回路からの出力信号に
従った信号を発生する信号変換手段と、 前記信号変換手段の前段に配され、前記第２の回路から
の出力信号を遮断または通過させるためのスイッチ手段
とを 備えたことを特徴とするインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140977A JP2525185B2 (ja) | 1987-06-05 | 1987-06-05 | インタ−フェ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140977A JP2525185B2 (ja) | 1987-06-05 | 1987-06-05 | インタ−フェ−ス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63304748A JPS63304748A (ja) | 1988-12-13 |
| JP2525185B2 true JP2525185B2 (ja) | 1996-08-14 |
Family
ID=15281251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140977A Expired - Lifetime JP2525185B2 (ja) | 1987-06-05 | 1987-06-05 | インタ−フェ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525185B2 (ja) |
-
1987
- 1987-06-05 JP JP62140977A patent/JP2525185B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63304748A (ja) | 1988-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672917A (en) | Semiconductor power switch system | |
| US6775438B1 (en) | Electrical insulation device with optocoupler for bidirectional connecting lines | |
| US20180313902A1 (en) | Semiconductor device, battery monitoring system and semiconductor device activation method | |
| JPH08265308A (ja) | 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| JPH0448013B2 (ja) | ||
| CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JP2001134346A (ja) | リモート電源制御回路 | |
| JPS63304749A (ja) | インタ−フェ−ス回路 | |
| JPS58154026A (ja) | 情報処理装置のエラ−処理方式 | |
| JP3045748B2 (ja) | 電源切り換え方法 | |
| JPS63305613A (ja) | 両方向性インターフェース形成電子装置 | |
| JPS59202757A (ja) | 電子制御装置間のシリアル信号伝送装置 | |
| JPS63157615A (ja) | 分散電源システム | |
| JP2591862B2 (ja) | 電源制御信号変換装置 | |
| JPS62233820A (ja) | 終端制御方式 | |
| JPS6220586B2 (ja) | ||
| JPH03270341A (ja) | バス接続回路 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS62299138A (ja) | デ−タインタフエ−ス装置の電気的接続条件選択方式 | |
| JPH01183720A (ja) | 制御信号チェック回路 | |
| JPS60178557A (ja) | 入出力制御装置 | |
| JPH0667247B2 (ja) | モータ異常信号伝達方式 | |
| JPS608668B2 (ja) | デ−タ伝送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |