JP2520584B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2520584B2
JP2520584B2 JP57233827A JP23382782A JP2520584B2 JP 2520584 B2 JP2520584 B2 JP 2520584B2 JP 57233827 A JP57233827 A JP 57233827A JP 23382782 A JP23382782 A JP 23382782A JP 2520584 B2 JP2520584 B2 JP 2520584B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
back surface
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57233827A
Other languages
English (en)
Other versions
JPS59124746A (ja
Inventor
裕 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57233827A priority Critical patent/JP2520584B2/ja
Publication of JPS59124746A publication Critical patent/JPS59124746A/ja
Application granted granted Critical
Publication of JP2520584B2 publication Critical patent/JP2520584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、マイクロ波帯など高い周波数帯で使用する
のに好適な半導体装置に関する。
従来技術と問題点 従来、前記種類の半導体装置として第１図及び第２図
に見られるものが知られている。
第１図は前記半導体装置の要部斜視図、第２図は要部
切断側面図をそれぞれ示している。
各図に於いて、１は半導体チップ、２は接地基台、３
及び４は例えばアルミナ（Al2O3）からなる絶縁物基
板、５及び６はマイクロ・ストリップ線路、７はボンデ
ィング・ワイヤ、Ｓはソース、Ｄはドレイン、Ｇはゲー
トをそれぞれ示している。
この従来例では、外部入出力回路がマイクロ・ストリ
ップ線路５及び６になっていて、例えば記号Ａで指示し
た部分は分布定数回路になっているが、半導体チップ１
とマイクロ・ストリップ線路５及び６との接続はボンデ
ィング・ワイヤ７を介して行なっているから、この部分
ではインピーダンス整合の面で不連続になっている。
また、半導体チップ１の内部に於ける記号Ｂで指示し
てある部分近傍では電磁波の状態がどうなっているか解
析することは甚だ困難であるが、かなり集中定数的な構
成になっているので、少なくとも、マイクロ・ストリッ
プ線路５及び６上のように電磁波を安定にさせる作用は
していないと考えられる。
前記したような理由から、この従来の半導体装置で
は、電磁波の輻射損、正帰還や負帰還に依る不安定動
作、発振、利得低下等が発生し易い欠点があった。
発明の目的 本発明は、半導体チップ及びその近傍から電磁波が輻
射されるのを防止し、前記の如き半導体装置の不安定動
作、発振、利得低下等の欠点を解消しようとするもので
ある。
発明の構成 本発明に依る半導体装置に於いては、半導体チップ表
面に入力端子及び出力端子をもつと共に半導体チップ裏
面に接地部分をもつ半導体装置に於いて、該半導体チッ
プ裏面から電気的導通を維持して該半導体チップ表面に
導出された接地部分及び該半導体チップ表面に導出され
た接地部分上に形成された誘電体及び該誘電体上に形成
され且つ該入力端子と接続された金属膜で構成された入
力側分布定数回路と、該半導体チップを構成する半導体
部分及び該半導体部分の裏面に在る該接地部分及び該半
導体部分の表面に在り且つ該出力端子と接続された金属
膜で構成された出力側分布定数回路とを備えている。
発明の実施例 第３図、第４図、第５図は本発明一実施例の要部平面
図、要部切断側面図、要部切断拡大側面図である。
各図に於いて、11はGaAs半導体部分11S及び金属部分1
1Mとからなる基板、12はメサ状活性領域、13はソース電
極及びその引き出し部分、14はドレイン電極及びその引
き出し部分、15は二酸化シリコン或いはポリイミド等の
誘電体膜、16はゲート電極及びその引き出し部分をそれ
ぞれ示している。尚、金属部分11Mは具体的には、第５
図から明らかなように、金・ゲルマニウム／ニッケル／
金（Au・Ge/Ni/Au）からなる層11ma及び金（Au）からな
る層11mbとで構成されている。
本実施例に於いては、ドレイン電極の引き出し部分14
は誘電体の一種である半導体部分11Sとその下面の金属
部分（図示せず）とで分布定数回路を構成するように、
また、ゲート電極の引き出し部分16は誘電体膜15とその
下面のソース電極及びその引き出し部分13或いは金属部
分11Mとで分布定数回路を構成するように設計されてい
るものである。尚、基板11としては、全てをGaAs半導体
で形成し、該基板11にバイア（via）・ホールを形成
し、そのバイア・ホールに埋め込んだ金属で接地部分と
なるソース電極の引き出し部分と基板11の下面の金属部
分とを結合するようにしても良い。
次に、第６図乃至第８図を参照しつつ、金属部分11M
を形成する場合について説明する。
第６図は半導体チップとバイア・ホールとの位置関係
を明らかにする為のウエハの要部平面図である。
図に於いて、Ｗはウエハ、Cpは半導体チップ、VHはウ
エハＷの裏面から形成されたバイア・ホール、DLはチッ
プ分割ラインをそれぞれ示している。
図示されたウエハＷは、バイア・ホールVHが形成さ
れ、そのバイア・ホールVHを埋め、且つ、ウエハＷの裏
面にも延在する金属部分11Mが形成されてから、ダイシ
ング・ソーに依り複数の半導体チップCpとして分離され
るものである。
第７図及び第８図は工程要所に於けるウエハの要部切
断側面図であり、第３図乃至第６図に関して説明した部
分と同部分は同記号で指示してある。
第７図参照 ウエハＷの表面側にロウ材Ｘを適用して全体をガラ
ス板Ｇに貼着する。
当初、厚さが約400〔μｍ〕程度であるウエハＷの
裏面をラッピング或いはエッッチングする等して厚さ約
40〔μｍ〕程度にする。
バイア・ホール形成用の開口を有するフォト・レジ
スト膜Ｒを形成する。
フォト・レジスト膜ＲをマスクとしてウエハＷのエ
ッチングを行ないバイア・ホールVHを形成する。
第８図参照 フォト・レジスト膜Ｒを除去し、蒸着法を適用する
ことに依り、金・ゲルマニウム／ニッケル／金層11maを
形成する。
バイア・ホールVHの部分以外を適当なマスク膜で覆
い、鍍金法を適用することに依り、金層11mbを形成す
る。尚、この場合、マスク膜を用いずに、金層11mbを破
線で示すように延在させたままにしても良い。
ロウ材Ｘを溶解してウエハＷをガラス板Ｇから剥離
し、ダイシング・ソーで分離して半導体チップCpを得
る。
第９図は第３図、第４図、第５図に示した実施例を実
装した場合を説明する為の要部切断側面図であり、第３
図、第４図、第５図に関して説明した部分と同部分は同
記号で指示してある。
図に於いて、17は接地基台、18及び19はとAl2O3から
なる絶縁物基板、20及び21はマイクロ・ストリップ線
路、22及び23は接続リボンをそれぞれ示している。
各図の説明から判るように、本発明に依る半導体装置
では、半導体チップに於けるトランジスタ動作する部分
の極く近傍まで分布定数回路になっている。唯、半導体
チップ上の入力端子或いは出力端子と外部回路のマイク
ロ・ストリップ線路とを接続する部分は不連続となって
いるが、半導体チップ内の入出力端子がマイクロ・スト
リップ線路化されているので、前記接続を図示例の如く
接続リボンを用いて行なうことに依り、不連続の影響を
殆ど無視し得るようにすることができる。
発明の効果 本発明に依れば、半導体チップ上の入出力端子を分布
定数回路にしてあり、それを外部回路のマイクロ・スト
リップ線路と接続することに依り、電磁波の不要な輻射
を低減することができるので、従来、この種半導体装置
に発生し易かった電磁波の輻射損、正帰還や負帰還に依
る不安定動作、発振、利得低下等の問題を解消すること
ができるものである。また、ボンディング・ワイヤに依
る寄生素子の影響が無くなり、広帯域の整合が可能であ
り、そして、活性領域の極く近傍まで、均一な動作をす
ることができる。更にまた、ゲート抵抗は従来の半導体
装置に比較して小さくなる。
【図面の簡単な説明】
第１図は従来例の要部斜面図、第２図は第１図に見られ
る従来例の要部切断側面図、第３図乃至第５図は本発明
一実施例の要部平面図、要部切断側面図、要部切断拡大
側面図、第６図乃至第８図はウエハに於ける金属部分を
形成する場合を説明する為の工程要所に於けるウエハの
要部平面図及び要部切断側面図、第９図は第３図乃至第
５図に示した半導体チップの実装状態を表わす要部切断
側面図である。 図に於いて、11は基板、11SはGaAs半導体部分、11Mは金
属部分、12はメサ状活性領域、13はソース電極及びその
引き出し部分、14はドレイン電極及びその引き出し部
分、15は二酸化シリコン或いはポリイミド等の誘電体
膜、16はゲート電極及びその引き出し部分、17は接地基
台、18及び19はAl2O3からなる絶縁物基板、20及び21は
マイクロ・ストリップ線路、22及び23は接続リボンであ
る。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップ表面に入力端子及び出力端子
    をもつと共に半導体チップ裏面に接地部分をもつ半導体
    装置に於いて、 該半導体チップ裏面から電気的導通を維持して該半導体
    チップ表面に導出された接地部分及び該半導体チップ表
    面に導出された接地部分上に形成された誘電体及び該誘
    電体上に形成され且つ該入力端子と接続された金属膜で
    構成された入力側分布定数回路と、 該半導体チップを構成する半導体部分及び該半導体部分
    の裏面に在る該接地部分及び該半導体部分の表面に在り
    且つ該出力端子と接続された金属膜で構成された出力側
    分布定数回路と を備えてなることを特徴とする半導体装置。
JP57233827A 1982-12-30 1982-12-30 半導体装置 Expired - Lifetime JP2520584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57233827A JP2520584B2 (ja) 1982-12-30 1982-12-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57233827A JP2520584B2 (ja) 1982-12-30 1982-12-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS59124746A JPS59124746A (ja) 1984-07-18
JP2520584B2 true JP2520584B2 (ja) 1996-07-31

Family

ID=16961179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57233827A Expired - Lifetime JP2520584B2 (ja) 1982-12-30 1982-12-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2520584B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852176A (ja) * 1971-10-29 1973-07-21
JPS553816B2 (ja) * 1972-07-06 1980-01-26
JPS5869947U (ja) * 1981-11-06 1983-05-12 三菱電機株式会社 マイクロ波半導体回路

Also Published As

Publication number Publication date
JPS59124746A (ja) 1984-07-18

Similar Documents

Publication Publication Date Title
US3986196A (en) Through-substrate source contact for microwave FET
JP2763445B2 (ja) 高周波信号用配線及びそのボンディング装置
KR100599364B1 (ko) 화합물 반도체 스위치 회로 장치
JP2001185519A (ja) 半導体装置及びその製造方法
JP2848682B2 (ja) 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
US6940157B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
US4996582A (en) Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
US6884656B2 (en) Semiconductor device having a flip-chip construction
JP2520584B2 (ja) 半導体装置
JP2574510B2 (ja) 高周波半導体装置
JP2669392B2 (ja) 半導体装置およびその実装構造
JPH09252080A (ja) 高周波集積回路
JP2703908B2 (ja) 化合物半導体装置
JPH0870061A (ja) 高周波集積回路、及びその製造方法
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JP2532126B2 (ja) 導波路形フィルムキャリアおよびその端子接続方法
JPH11195666A (ja) 半導体装置
JP2848488B2 (ja) 半導体装置とその製造方法
JPH0228335A (ja) モノリシック集積回路素子の製造方法
JPH02168632A (ja) 電界効果トランジスタ及び信号伝送線路
JP2970622B2 (ja) 半導体装置及びその製造方法
JPS6231133A (ja) 半導体装置
JPH0443416B2 (ja)
JP2002305263A (ja) 半導体素子実装用パッケージおよび半導体素子実装方法
JPH11150113A (ja) 半導体装置の製造方法