JPH09252080A - 高周波集積回路 - Google Patents
高周波集積回路Info
- Publication number
- JPH09252080A JPH09252080A JP8059462A JP5946296A JPH09252080A JP H09252080 A JPH09252080 A JP H09252080A JP 8059462 A JP8059462 A JP 8059462A JP 5946296 A JP5946296 A JP 5946296A JP H09252080 A JPH09252080 A JP H09252080A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- integrated circuit
- frequency integrated
- component
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 UHF帯、マイクロ波帯、ミリ波帯、サブミ
リ波帯等で用いる高周波集積回路において、部品間の間
隔が狭いときに半田が余計な部分に流れるのを防止し
て、ワイヤボンディングの信頼性を高める。 【解決手段】 誘電体基板1と、この誘電体基板1上に
設けられた第1の部品(FET)5及び第2の部品(チ
ップコンデンサ)6と、誘電体基板1上に形成された導
体3a,3b,4a,4bと、第1の部品5を導体4a
に電気的に接続する金属線7aとを備え、第2の部品6
を固定するためのはんだ8bが金属線7aと導体4aと
の接続点に達しないようにはんだ8bの流れを遮るシリ
コン窒化膜等の凸部9を、導体4a上に設けた。
リ波帯等で用いる高周波集積回路において、部品間の間
隔が狭いときに半田が余計な部分に流れるのを防止し
て、ワイヤボンディングの信頼性を高める。 【解決手段】 誘電体基板1と、この誘電体基板1上に
設けられた第1の部品(FET)5及び第2の部品(チ
ップコンデンサ)6と、誘電体基板1上に形成された導
体3a,3b,4a,4bと、第1の部品5を導体4a
に電気的に接続する金属線7aとを備え、第2の部品6
を固定するためのはんだ8bが金属線7aと導体4aと
の接続点に達しないようにはんだ8bの流れを遮るシリ
コン窒化膜等の凸部9を、導体4a上に設けた。
Description
【0001】
【発明の属する技術分野】この発明は、UHF帯、マイ
クロ波帯、ミリ波帯、サブミリ波帯等の高周波帯域で用
いる高周波集積回路に関し、特に、その集積度の向上に
関するものである。
クロ波帯、ミリ波帯、サブミリ波帯等の高周波帯域で用
いる高周波集積回路に関し、特に、その集積度の向上に
関するものである。
【0002】
【従来の技術】この種の高周波集積回路の従来例につい
て述べる。図11は、例えば、1995年の電子情報通
信学会総合大会講演論文集エレクトロニクス1の91ペ
ージに示された高周波集積回路の構成を示す斜視図であ
る。図において、1は誘電体基板、2は地導体、3aお
よび3bは第1の金導体、4aおよび4bは第2の金導
体、5はFET、6はチップコンデンサ、7aおよび7
bは金ワイヤ、8a、8bおよび8cは半田である。第
1の金導体3a上にFET5が半田8aによって固定さ
れ、また、これに近接する第2の金導体4aおよび4b
上にチップコンデンサ6が同様に半田8bおよび8cに
よって固定されている。さらに、FET5の上部電極と
第2の金導体4aとが金ワイヤ7aを用いて接続される
とともに、FET5の他の上部電極と第1の金導体3b
とが金ワイヤ7bを用いて接続されている。なお、ここ
では、FET5を駆動するためのバイアスを印加するバ
イアス回路の表記は省略されている。
て述べる。図11は、例えば、1995年の電子情報通
信学会総合大会講演論文集エレクトロニクス1の91ペ
ージに示された高周波集積回路の構成を示す斜視図であ
る。図において、1は誘電体基板、2は地導体、3aお
よび3bは第1の金導体、4aおよび4bは第2の金導
体、5はFET、6はチップコンデンサ、7aおよび7
bは金ワイヤ、8a、8bおよび8cは半田である。第
1の金導体3a上にFET5が半田8aによって固定さ
れ、また、これに近接する第2の金導体4aおよび4b
上にチップコンデンサ6が同様に半田8bおよび8cに
よって固定されている。さらに、FET5の上部電極と
第2の金導体4aとが金ワイヤ7aを用いて接続される
とともに、FET5の他の上部電極と第1の金導体3b
とが金ワイヤ7bを用いて接続されている。なお、ここ
では、FET5を駆動するためのバイアスを印加するバ
イアス回路の表記は省略されている。
【0003】次に、動作について説明する。FET5を
駆動するためにバイアス電圧が印加されるのでDC電流
が発生するが、このDC電流が回路中の他の部分に流れ
ることを防ぐため、FET5の電極の周りにはDCカッ
ト用のコンデンサが必要となる。ここでは、これをチッ
プコンデンサ6で実現する。チップコンデンサ6は、F
ET5の電極と接続された第2の金導体4aと他の回路
と接続される第2の金導体4bの間に設置される。
駆動するためにバイアス電圧が印加されるのでDC電流
が発生するが、このDC電流が回路中の他の部分に流れ
ることを防ぐため、FET5の電極の周りにはDCカッ
ト用のコンデンサが必要となる。ここでは、これをチッ
プコンデンサ6で実現する。チップコンデンサ6は、F
ET5の電極と接続された第2の金導体4aと他の回路
と接続される第2の金導体4bの間に設置される。
【0004】
【発明が解決しようとする課題】ところで、図11にお
いて、FET5とチップコンデンサ6の間に存在する第
2の金導体4aの長さが高周波的には無関係である場
合、回路全体の小形化のためにはその長さは短い方がよ
い。例えば、図12に示す構成が望ましい。しかし、図
12の高周波集積回路において、チップコンデンサ6を
固定するために用いた半田8bが金ワイヤ7aを接続す
るべき部分に広がることが起こりうる。この状態を図1
3に示す。このように、FET5とチップコンデンサ6
が近接している場合、FET5の上部電極からの金ワイ
ヤ7aをチップコンデンサ6近辺の第2の金導体4a上
に接続するとき、その接続点(図13のP)が半田8b
上になることがある。このような状態は、特に、機械に
よる自動工作において、FET5およびチップコンデン
サ6の半田付けを行った後で金ワイヤ7aを接続する作
業を行う場合に起こる可能性が高い。熱あるいは超音波
を用いた圧着によれば、金導体と金ワイヤとの間で強固
な圧着ができるが、半田と金ワイヤとの間では密着力が
弱いため、容易に剥離してしまう可能性があり、信頼性
に欠けるという問題点があった。
いて、FET5とチップコンデンサ6の間に存在する第
2の金導体4aの長さが高周波的には無関係である場
合、回路全体の小形化のためにはその長さは短い方がよ
い。例えば、図12に示す構成が望ましい。しかし、図
12の高周波集積回路において、チップコンデンサ6を
固定するために用いた半田8bが金ワイヤ7aを接続す
るべき部分に広がることが起こりうる。この状態を図1
3に示す。このように、FET5とチップコンデンサ6
が近接している場合、FET5の上部電極からの金ワイ
ヤ7aをチップコンデンサ6近辺の第2の金導体4a上
に接続するとき、その接続点(図13のP)が半田8b
上になることがある。このような状態は、特に、機械に
よる自動工作において、FET5およびチップコンデン
サ6の半田付けを行った後で金ワイヤ7aを接続する作
業を行う場合に起こる可能性が高い。熱あるいは超音波
を用いた圧着によれば、金導体と金ワイヤとの間で強固
な圧着ができるが、半田と金ワイヤとの間では密着力が
弱いため、容易に剥離してしまう可能性があり、信頼性
に欠けるという問題点があった。
【0005】かといって図11のようにFET5とチッ
プコンデンサ6との間を必要以上に長くすると、高周波
集積回路が大形化するおそれがある。さらに、高周波信
号において特性が劣化する問題もある。
プコンデンサ6との間を必要以上に長くすると、高周波
集積回路が大形化するおそれがある。さらに、高周波信
号において特性が劣化する問題もある。
【0006】この問題を避けるために、図12の高周波
集積回路において、FET5を半田付けし、先に金ワイ
ヤ7aを接続した後、チップコンデンサ6を半田付けす
るという方法も考えられるが、この場合には半田付けの
工程が2度必要となり、作業時間が長くなるという問題
点があった。
集積回路において、FET5を半田付けし、先に金ワイ
ヤ7aを接続した後、チップコンデンサ6を半田付けす
るという方法も考えられるが、この場合には半田付けの
工程が2度必要となり、作業時間が長くなるという問題
点があった。
【0007】この発明は上記の問題点を解決するために
なされたもので、形状を小型にしつつ、金ワイヤを半田
に圧着することを避けることができて信頼性が高い高周
波集積回路を提供することを目的とする。
なされたもので、形状を小型にしつつ、金ワイヤを半田
に圧着することを避けることができて信頼性が高い高周
波集積回路を提供することを目的とする。
【0008】
【課題を解決するための手段】請求項1に係る高周波集
積回路は、誘電体基板と、この誘電体基板上に設けられ
た第1の部品及び第2の部品と、上記誘電体基板上に形
成された導体と、上記第1の部品を上記導体に電気的に
接続する金属線とを備えた高周波集積回路において、上
記導体上に、上記第2の部品を固定するための接合材料
が上記金属線と上記導体との接続点に達しないように上
記接合材料を遮る凸部を設けたものである。
積回路は、誘電体基板と、この誘電体基板上に設けられ
た第1の部品及び第2の部品と、上記誘電体基板上に形
成された導体と、上記第1の部品を上記導体に電気的に
接続する金属線とを備えた高周波集積回路において、上
記導体上に、上記第2の部品を固定するための接合材料
が上記金属線と上記導体との接続点に達しないように上
記接合材料を遮る凸部を設けたものである。
【0009】上記第1の部品及び上記第2の部品はチッ
プ部品等であり、例えば、金−錫(Au−Sn)、イン
ジウム−鉛(In−Pb)、インジウム−鉛−銀(In
−Pb−In)等の合金半田により固定される。上記金
属線は例えば金ワイヤであり、熱圧着あるいは超音波圧
着等の手段により、金等の上記導体に接続される。上記
第2の部品と上記金属線と上記導体との接続点との間に
設けられた上記凸部が、合金半田等の接合材料が上記導
体上を流れて広がるのを防ぎ、上記金属線と上記導体と
の接続点に達するのを防止する。
プ部品等であり、例えば、金−錫(Au−Sn)、イン
ジウム−鉛(In−Pb)、インジウム−鉛−銀(In
−Pb−In)等の合金半田により固定される。上記金
属線は例えば金ワイヤであり、熱圧着あるいは超音波圧
着等の手段により、金等の上記導体に接続される。上記
第2の部品と上記金属線と上記導体との接続点との間に
設けられた上記凸部が、合金半田等の接合材料が上記導
体上を流れて広がるのを防ぎ、上記金属線と上記導体と
の接続点に達するのを防止する。
【0010】請求項2に係る高周波集積回路は、上記凸
部を、パッシベーション膜により形成したものである。
部を、パッシベーション膜により形成したものである。
【0011】パッシベーション膜とは、酸化シリコン
(SiO2)、シリコン窒化膜等からなるデバイスの保
護膜であり、通常は、集積回路全体にわたって形成され
る。しかし、この発明では上記導体上にのみ形成するこ
とにより、接合材料が上記導体上を流れて広がるのを防
ぐ。
(SiO2)、シリコン窒化膜等からなるデバイスの保
護膜であり、通常は、集積回路全体にわたって形成され
る。しかし、この発明では上記導体上にのみ形成するこ
とにより、接合材料が上記導体上を流れて広がるのを防
ぐ。
【0012】請求項3に係る高周波集積回路は、上記凸
部を、金リボンを上記導体に熱圧着して形成したもので
ある。
部を、金リボンを上記導体に熱圧着して形成したもので
ある。
【0013】請求項4に係る高周波集積回路は、上記凸
部を、上記導体の一部を上記誘電体基板と離して形成し
たエアブリッジとしたものである。
部を、上記導体の一部を上記誘電体基板と離して形成し
たエアブリッジとしたものである。
【0014】エアブリッジとは、上記導体をもちあげて
形成された橋状の部分のことである。通常は、上記導体
と上記誘電体基板との間は空間であるが、この発明にお
いては凸部を形成できればよく、この部分は空間であっ
ても何等かの物質が充填されていてもどちらでもよい。
形成された橋状の部分のことである。通常は、上記導体
と上記誘電体基板との間は空間であるが、この発明にお
いては凸部を形成できればよく、この部分は空間であっ
ても何等かの物質が充填されていてもどちらでもよい。
【0015】請求項5に係る高周波集積回路は、誘電体
基板と、この誘電体基板上に設けられた第1の部品及び
第2の部品と、上記誘電体基板上に形成された導体と、
上記第1の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第2の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
凹部を設けたものである。
基板と、この誘電体基板上に設けられた第1の部品及び
第2の部品と、上記誘電体基板上に形成された導体と、
上記第1の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第2の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
凹部を設けたものである。
【0016】上記凹部に上記接合材料が溜まる。これに
より、合金半田等の接合材料が上記導体上を流れて広が
るのを防ぎ、上記金属線と上記導体との接続点に達する
のを防止する。
より、合金半田等の接合材料が上記導体上を流れて広が
るのを防ぎ、上記金属線と上記導体との接続点に達する
のを防止する。
【0017】請求項6に係る高周波集積回路は、上記誘
電体基板と上記導体との間に下地金属層を備え、上記凹
部を、上記導体の一部を除去して形成したものである。
電体基板と上記導体との間に下地金属層を備え、上記凹
部を、上記導体の一部を除去して形成したものである。
【0018】請求項7に係る高周波集積回路は、上記誘
電体基板と上記導体との間に下地金属層および抵抗層を
備え、上記凹部を、上記導体の一部を除去して形成した
ものである。
電体基板と上記導体との間に下地金属層および抵抗層を
備え、上記凹部を、上記導体の一部を除去して形成した
ものである。
【0019】請求項8に係る高周波集積回路は、誘電体
基板と、この誘電体基板上に設けられた第1の部品及び
第2の部品と、上記誘電体基板上に形成された導体と、
上記第1の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第2の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
狭隘部を設けたものである。
基板と、この誘電体基板上に設けられた第1の部品及び
第2の部品と、上記誘電体基板上に形成された導体と、
上記第1の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第2の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
狭隘部を設けたものである。
【0020】上記導体上を流れる半田等の接合材料は一
定の粘性をもっている。上記狭隘部に達すると上記接合
材料はその表面張力によりそれ以上流れなくなる。した
がって、上記狭隘部は、上記接合材料が上記金属線と上
記導体との接続点に達するのを防止する。上記狭隘部の
幅は、上記接合材料の粘性の程度との関係においてその
流れを阻止できる程度に設定される。例えば、上記導体
の幅が100〜600μmであり、上記接合材料とし
て、金−錫(Au−Sn)、インジウム−鉛(In−P
b)、インジウム−鉛−銀(In−Pb−In)等の合
金半田を用いるとき、上記狭隘部の幅は、例えば、上記
導体の幅の約半分程度であればよい。
定の粘性をもっている。上記狭隘部に達すると上記接合
材料はその表面張力によりそれ以上流れなくなる。した
がって、上記狭隘部は、上記接合材料が上記金属線と上
記導体との接続点に達するのを防止する。上記狭隘部の
幅は、上記接合材料の粘性の程度との関係においてその
流れを阻止できる程度に設定される。例えば、上記導体
の幅が100〜600μmであり、上記接合材料とし
て、金−錫(Au−Sn)、インジウム−鉛(In−P
b)、インジウム−鉛−銀(In−Pb−In)等の合
金半田を用いるとき、上記狭隘部の幅は、例えば、上記
導体の幅の約半分程度であればよい。
【0021】請求項9の高周波集積回路は、上記狭隘部
を、上記導体の一部を除去して幅を狭くすることにより
形成したものである。
を、上記導体の一部を除去して幅を狭くすることにより
形成したものである。
【0022】上記導体の一部を除去して幅を狭くすれ
ば、導体パターンを形成するときに同時に上記狭隘部を
形成することができる。上記導体の一部を除去するとき
の形状は、その両側の部分を除去してもよいし、中間部
分の部分を除去してもよい。また、除去する部分は1箇
所であってもよいし、複数箇所であってもよい。
ば、導体パターンを形成するときに同時に上記狭隘部を
形成することができる。上記導体の一部を除去するとき
の形状は、その両側の部分を除去してもよいし、中間部
分の部分を除去してもよい。また、除去する部分は1箇
所であってもよいし、複数箇所であってもよい。
【0023】請求項10の高周波集積回路は、誘電体基
板と、この誘電体基板上に設けられた第1の部品及び第
2の部品と、上記誘電体基板上に形成された導体と、上
記第1の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第2の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に半田付けされた金属ブロックを備え、上記金属ブロッ
クに上記金属線を接続したものである。
板と、この誘電体基板上に設けられた第1の部品及び第
2の部品と、上記誘電体基板上に形成された導体と、上
記第1の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第2の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に半田付けされた金属ブロックを備え、上記金属ブロッ
クに上記金属線を接続したものである。
【0024】請求項11の高周波集積回路は、誘電体基
板と、この誘電体基板上に設けられた第1の部品及び第
2の部品と、上記誘電体基板上に形成された導体と、上
記第1の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第2の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に熱圧着された金リボンを備え、上記金リボンに上記金
属線を接続したものである。
板と、この誘電体基板上に設けられた第1の部品及び第
2の部品と、上記誘電体基板上に形成された導体と、上
記第1の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第2の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に熱圧着された金リボンを備え、上記金リボンに上記金
属線を接続したものである。
【0025】
発明の実施の形態1.図1は、発明の実施の形態1の高
周波集積回路の構成を示す斜視図である。図において、
1は誘電体基板、2は誘電体基板1の一方の面(同図で
は裏面)に設けられた地導体、3aおよび3bは誘電体
基板1の他方の面(同図では表面)に設けられた第1の
金導体、4aおよび4bは同じ面に設けられた第2の金
導体、5は第1の金導体3a上に設けられたトランジス
タ(FET)、6は第2の金導体4aと4bとの間を接
続するように設けられたチップコンデンサ、7aは第2
の金導体4aとFET5とを接続する金ワイヤ、7bは
第1の金導体3bとFET5とを接続する金ワイヤ、8
aはFET5を第1の金導体3aに固定するための半
田、8bおよび8cはチップコンデンサ6を第2の金導
体4a,4bに固定するための半田、9は第2の金導体
4a上に設けられたシリコン窒化膜の層(SiN層)で
ある。なお、9はポリイミドであってもよい。
周波集積回路の構成を示す斜視図である。図において、
1は誘電体基板、2は誘電体基板1の一方の面(同図で
は裏面)に設けられた地導体、3aおよび3bは誘電体
基板1の他方の面(同図では表面)に設けられた第1の
金導体、4aおよび4bは同じ面に設けられた第2の金
導体、5は第1の金導体3a上に設けられたトランジス
タ(FET)、6は第2の金導体4aと4bとの間を接
続するように設けられたチップコンデンサ、7aは第2
の金導体4aとFET5とを接続する金ワイヤ、7bは
第1の金導体3bとFET5とを接続する金ワイヤ、8
aはFET5を第1の金導体3aに固定するための半
田、8bおよび8cはチップコンデンサ6を第2の金導
体4a,4bに固定するための半田、9は第2の金導体
4a上に設けられたシリコン窒化膜の層(SiN層)で
ある。なお、9はポリイミドであってもよい。
【0026】第1の金導体3a,3b及び第2の金導体
4a,4bの幅は、例えば、100〜600μm程度で
ある。半田8a,8b,8cは、例えば、金−錫(Au
−Sn)、インジウム−鉛(In−Pb)、インジウム
−鉛−銀(In−Pb−In)等の合金半田である。こ
れらの半田は、一般の錫と鉛の合金半田に比べて粘性が
高い。SiN層9は、金ワイヤ7aとチップコンデンサ
6との間に設けられ、半田8bが金ワイヤ7a側に流れ
るのを防止する。SiN層(ポリイミド)9は、いわ
ば、半田8bの防波堤の役割を果たす。
4a,4bの幅は、例えば、100〜600μm程度で
ある。半田8a,8b,8cは、例えば、金−錫(Au
−Sn)、インジウム−鉛(In−Pb)、インジウム
−鉛−銀(In−Pb−In)等の合金半田である。こ
れらの半田は、一般の錫と鉛の合金半田に比べて粘性が
高い。SiN層9は、金ワイヤ7aとチップコンデンサ
6との間に設けられ、半田8bが金ワイヤ7a側に流れ
るのを防止する。SiN層(ポリイミド)9は、いわ
ば、半田8bの防波堤の役割を果たす。
【0027】図1の回路は高周波集積回路の一部であ
り、FET5により入力された信号を増幅するととも
に、チップコンデンサ6を介して出力するものである。
なお、図1の回路はあくまで例示であり、この発明の実
施の形態1の説明をするために便宜的に選択したものに
すぎない。また、ここでは、FET5にバイアスを印加
するバイアス回路の表記は省略している。また、図2
は、図1中のA−A’間における断面図である。図2か
らわかるように、半田8bはSiN層9で阻止されて金
ワイヤ7a側に流れない。SiN層(ポリイミド)9の
製造工程は次のようである。 (1)金属パターンを蒸着した基板の全面に、SiN層
を形成する(あるいは、のり状のポリイミドを塗布して
いったん加熱し、硬化させる)。 (2)その上に全面に図示しないレジスト層を形成す
る。レジスト層は所定のパターンを形成するためのもの
であり、ネガ用に使うゴムのようなものである。すなわ
ち、レジスト層は、図1に示されたSiN層(ポリイミ
ド)9の形状に対応する形状をもつ。 (3)このレジスト層をマスクとして用いてエッチング
を行い、不要な部分のレジスト層とSiN層(ポリイミ
ド)とを一緒に除去する。なお、感光性のポリイミドを
用いればレジスト層を形成する必要はないが、信頼性が
劣ることがある。したがって、あまり高い信頼性を要求
されないときは感光性のポリイミドを用いることができ
る。 以上の工程で形成されるSiN層(ポリイミド)9の厚
みは、例えば、1.5〜3μm程度である。幅は例えば
100μm程度であるが、レジストのパターンを適宜変
更することにより所望のパターンを形成することができ
る。
り、FET5により入力された信号を増幅するととも
に、チップコンデンサ6を介して出力するものである。
なお、図1の回路はあくまで例示であり、この発明の実
施の形態1の説明をするために便宜的に選択したものに
すぎない。また、ここでは、FET5にバイアスを印加
するバイアス回路の表記は省略している。また、図2
は、図1中のA−A’間における断面図である。図2か
らわかるように、半田8bはSiN層9で阻止されて金
ワイヤ7a側に流れない。SiN層(ポリイミド)9の
製造工程は次のようである。 (1)金属パターンを蒸着した基板の全面に、SiN層
を形成する(あるいは、のり状のポリイミドを塗布して
いったん加熱し、硬化させる)。 (2)その上に全面に図示しないレジスト層を形成す
る。レジスト層は所定のパターンを形成するためのもの
であり、ネガ用に使うゴムのようなものである。すなわ
ち、レジスト層は、図1に示されたSiN層(ポリイミ
ド)9の形状に対応する形状をもつ。 (3)このレジスト層をマスクとして用いてエッチング
を行い、不要な部分のレジスト層とSiN層(ポリイミ
ド)とを一緒に除去する。なお、感光性のポリイミドを
用いればレジスト層を形成する必要はないが、信頼性が
劣ることがある。したがって、あまり高い信頼性を要求
されないときは感光性のポリイミドを用いることができ
る。 以上の工程で形成されるSiN層(ポリイミド)9の厚
みは、例えば、1.5〜3μm程度である。幅は例えば
100μm程度であるが、レジストのパターンを適宜変
更することにより所望のパターンを形成することができ
る。
【0028】第1の金導体3a上にFET5を半田8a
により半田付けし、第2の金導体4aおよび4b上にチ
ップコンデンサ6を同様に半田8bおよび8cにより半
田付けする。ここでは、第2の金導体4a上のFET5
側にパッシベーション膜に用いられるSiN層(ポリイ
ミド)9を設けており、この方向にはチップコンデンサ
6を固定するために用いられる半田8bが広がらないた
め、FET5の上部電極からの金ワイヤ7aを第2の金
導体4aに容易に接続できる。
により半田付けし、第2の金導体4aおよび4b上にチ
ップコンデンサ6を同様に半田8bおよび8cにより半
田付けする。ここでは、第2の金導体4a上のFET5
側にパッシベーション膜に用いられるSiN層(ポリイ
ミド)9を設けており、この方向にはチップコンデンサ
6を固定するために用いられる半田8bが広がらないた
め、FET5の上部電極からの金ワイヤ7aを第2の金
導体4aに容易に接続できる。
【0029】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0030】また、ここではパッシベーション膜として
SiNを用いたが、シリコン酸化物(SiO2)、ナイ
トライド、ポリイミド等、同様な用途に使用される他の
種類のパッシベーション膜を用いても同様の効果を奏す
る。なお、ポリイミドは、シリコン酸化物に比べて除去
するために時間があまりかからず、層を厚くすることが
できる。また、クラックも起きにくい。
SiNを用いたが、シリコン酸化物(SiO2)、ナイ
トライド、ポリイミド等、同様な用途に使用される他の
種類のパッシベーション膜を用いても同様の効果を奏す
る。なお、ポリイミドは、シリコン酸化物に比べて除去
するために時間があまりかからず、層を厚くすることが
できる。また、クラックも起きにくい。
【0031】発明の実施の形態2.図3は、発明の実施
の形態2の高周波集積回路の構成を示す断面図である。
図3は、図2と同様の断面図である。図において、10
は第2の金導体4a上に設けられた金リボンである。金
リボン10は、金ワイヤ7aとチップコンデンサ9との
間に、第2の金導体4aの方向と直交する方向に設けら
れ、半田8bが金ワイヤ7a側に流れるのを防止する。
の形態2の高周波集積回路の構成を示す断面図である。
図3は、図2と同様の断面図である。図において、10
は第2の金導体4a上に設けられた金リボンである。金
リボン10は、金ワイヤ7aとチップコンデンサ9との
間に、第2の金導体4aの方向と直交する方向に設けら
れ、半田8bが金ワイヤ7a側に流れるのを防止する。
【0032】発明の実施の形態1においては、パッシベ
ーション膜により、チップコンデンサ6を固定するため
に用いた半田8bがFET5側に広がること防いだが、
ここでは、第2の金導体4a上に熱圧着した金リボン1
0により半田8bが広がること防いでいる。本発明の実
施の形態2は、製造プロセスを複雑にすることがないの
で、発明の実施の形態1よりも比較的容易に構成でき
る。
ーション膜により、チップコンデンサ6を固定するため
に用いた半田8bがFET5側に広がること防いだが、
ここでは、第2の金導体4a上に熱圧着した金リボン1
0により半田8bが広がること防いでいる。本発明の実
施の形態2は、製造プロセスを複雑にすることがないの
で、発明の実施の形態1よりも比較的容易に構成でき
る。
【0033】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0034】発明の実施の形態3.図4は、発明の実施
の形態3の高周波集積回路の構成を示す断面図である。
図において、11は第2の金導体4aの一部をブリッジ
状に持ち上げて形成したエアブリッジである。エアブリ
ッジ11と誘電体基板1との間には空間がある。この空
間は四方を囲まれた空洞状であってもよいし、開放され
た空間であってもよい。また、誘電体1が凸部を持ち、
この空間に誘電体が満たされていてもよい。また、他の
物質、例えばSiNが満たされていてもよい。要は、第
2の金導体4aが、半田8bの広がりを阻止するための
凸部を備えればよい。
の形態3の高周波集積回路の構成を示す断面図である。
図において、11は第2の金導体4aの一部をブリッジ
状に持ち上げて形成したエアブリッジである。エアブリ
ッジ11と誘電体基板1との間には空間がある。この空
間は四方を囲まれた空洞状であってもよいし、開放され
た空間であってもよい。また、誘電体1が凸部を持ち、
この空間に誘電体が満たされていてもよい。また、他の
物質、例えばSiNが満たされていてもよい。要は、第
2の金導体4aが、半田8bの広がりを阻止するための
凸部を備えればよい。
【0035】発明の実施の形態1においては、パッシベ
ーション膜によりチップコンデンサ6を固定するために
用いた半田8bがFET5側に広がること防いだが、こ
こでは、チップコンデンサ6と金ワイヤ7aとの間の第
2の金導体4aに、図1のSiN層9と同様の形状をも
つエアブリッジ11を設けることにより半田8bが広が
ること防いでいる。エアブリッジ11の製造方法の一例
を示す。 (1)エアブリッジ11となる部分以外の金属パターン
を通常の工程で蒸着する。 (2)エアブリッジ11が渡るところの下部にレジスト
層(図示せず)を塗布する。 (3)エアブリッジ11となる金属パターン(図4の場
合、「金」)を蒸着する。 (4)エアブリッジ11の下のレジスト層をエッチング
にて除去する。すると、金導体4aの下側のレジスト層
がなくなり、エアブリッジ11は中空になる。以上の工
程により、例えば、大きさは30μm、長さは100μ
m程度のエアブリッジを形成することができる。
ーション膜によりチップコンデンサ6を固定するために
用いた半田8bがFET5側に広がること防いだが、こ
こでは、チップコンデンサ6と金ワイヤ7aとの間の第
2の金導体4aに、図1のSiN層9と同様の形状をも
つエアブリッジ11を設けることにより半田8bが広が
ること防いでいる。エアブリッジ11の製造方法の一例
を示す。 (1)エアブリッジ11となる部分以外の金属パターン
を通常の工程で蒸着する。 (2)エアブリッジ11が渡るところの下部にレジスト
層(図示せず)を塗布する。 (3)エアブリッジ11となる金属パターン(図4の場
合、「金」)を蒸着する。 (4)エアブリッジ11の下のレジスト層をエッチング
にて除去する。すると、金導体4aの下側のレジスト層
がなくなり、エアブリッジ11は中空になる。以上の工
程により、例えば、大きさは30μm、長さは100μ
m程度のエアブリッジを形成することができる。
【0036】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。 図5は、発明の実施の形態
5の高周波集積回路の構成を示す断面図である。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。 図5は、発明の実施の形態
5の高周波集積回路の構成を示す断面図である。
【0037】発明の実施の形態4.図5は、発明の実施
の形態4の高周波集積回路の構成を示す断面図である。
図において、12は誘電体基板1上に設けられた下地金
属層である。下地金属層12は金属皮膜を蒸着させやす
くするためのものであり、これにはクロム、ニクロム等
が用いられる。
の形態4の高周波集積回路の構成を示す断面図である。
図において、12は誘電体基板1上に設けられた下地金
属層である。下地金属層12は金属皮膜を蒸着させやす
くするためのものであり、これにはクロム、ニクロム等
が用いられる。
【0038】発明の実施の形態1においては、パッシベ
ーション膜によりチップコンデンサ6を固定するために
用いた半田8bがFET5側に広がることを防いだが、
ここでは、第1の金導体3aおよび3b、第2の金導体
4aおよび4bそれぞれの下層に下地金属層12を設け
た誘電体基板1を用い、第2の金導体4aのうち、チッ
プコンデンサ6と金ワイヤ7aとの間の部分を削除する
ことにより、FET5とチップコンデンサ6との間に段
差を設けて半田8bが広がること防いでいる。このと
き、第2の金導体4aは分断されるが、下地金属層12
でつながっているため、高周波特性にはほとんど影響し
ない。この段差部は、金導体3、4のパターンを形成す
るときに同時に形成できる。
ーション膜によりチップコンデンサ6を固定するために
用いた半田8bがFET5側に広がることを防いだが、
ここでは、第1の金導体3aおよび3b、第2の金導体
4aおよび4bそれぞれの下層に下地金属層12を設け
た誘電体基板1を用い、第2の金導体4aのうち、チッ
プコンデンサ6と金ワイヤ7aとの間の部分を削除する
ことにより、FET5とチップコンデンサ6との間に段
差を設けて半田8bが広がること防いでいる。このと
き、第2の金導体4aは分断されるが、下地金属層12
でつながっているため、高周波特性にはほとんど影響し
ない。この段差部は、金導体3、4のパターンを形成す
るときに同時に形成できる。
【0039】この発明の実施の形態4によれば、実施の
形態1のSiN層9、実施の形態2の金リボン10、実
施の形態3のエアブリッジ11を設けるための特別の工
程を必要としないので生産上有利である。
形態1のSiN層9、実施の形態2の金リボン10、実
施の形態3のエアブリッジ11を設けるための特別の工
程を必要としないので生産上有利である。
【0040】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0041】発明の実施の形態5.図6は、発明の実施
の形態5の高周波集積回路の構成を示す断面図である。
図において、13は下地金属層12と金導体3、4との
間に設けられた抵抗層である。
の形態5の高周波集積回路の構成を示す断面図である。
図において、13は下地金属層12と金導体3、4との
間に設けられた抵抗層である。
【0042】発明の実施の形態5においても、金導体4
の一部を除去することにより第2の金導体4aを分断し
て凹部を設け、半田8bが広がること防いでいる。この
場合においても第2の金導体4aは分断されるが、下地
金属層12および抵抗層13はつながっているため、高
周波特性にはほとんど影響しない。抵抗層13を設ける
のでFET5とチップコンデンサ6との間で抵抗を挿入
したいときに、この凹部の形成により同時に実行可能で
ある。
の一部を除去することにより第2の金導体4aを分断し
て凹部を設け、半田8bが広がること防いでいる。この
場合においても第2の金導体4aは分断されるが、下地
金属層12および抵抗層13はつながっているため、高
周波特性にはほとんど影響しない。抵抗層13を設ける
のでFET5とチップコンデンサ6との間で抵抗を挿入
したいときに、この凹部の形成により同時に実行可能で
ある。
【0043】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0044】発明の実施の形態6.図7は、発明の実施
の形態6の高周波集積回路の構成を示す斜視図である。
この図において、第2の金導体4aの一部が他の部分に
比べて狭くなっている。
の形態6の高周波集積回路の構成を示す斜視図である。
この図において、第2の金導体4aの一部が他の部分に
比べて狭くなっている。
【0045】発明の実施の形態1においては、パッシベ
ーション膜を防波堤状に形成することによりチップコン
デンサ6を固定するために用いた半田8bがFET5側
に広がること防いだが、ここでは、第2の金導体4aの
うち、チップコンデンサ6と金ワイヤ7aとの間の部分
の幅を他の部分に比べ狭くすることにより、半田8bが
広がること防いでいる。第2の金導体4aの幅は100
〜600μm程度であるが、その狭くなっている部分は
その半分程度である。
ーション膜を防波堤状に形成することによりチップコン
デンサ6を固定するために用いた半田8bがFET5側
に広がること防いだが、ここでは、第2の金導体4aの
うち、チップコンデンサ6と金ワイヤ7aとの間の部分
の幅を他の部分に比べ狭くすることにより、半田8bが
広がること防いでいる。第2の金導体4aの幅は100
〜600μm程度であるが、その狭くなっている部分は
その半分程度である。
【0046】ところで、半田8a,8b,8cは、例え
ば、金−錫(Au−Sn)、インジウム−鉛(In−P
b)、インジウム−鉛−銀(In−Pb−In)等の合
金半田であり、これらの半田は、一般の錫と鉛の合金半
田に比べて粘性が高く、この種の半田はその表面張力の
ために狭い部分を流れにくい。したがって、半田8bが
第2の金導体4a上をFET5側に向かって流れたとし
ても、その途中の狭い部分で止まる。
ば、金−錫(Au−Sn)、インジウム−鉛(In−P
b)、インジウム−鉛−銀(In−Pb−In)等の合
金半田であり、これらの半田は、一般の錫と鉛の合金半
田に比べて粘性が高く、この種の半田はその表面張力の
ために狭い部分を流れにくい。したがって、半田8bが
第2の金導体4a上をFET5側に向かって流れたとし
ても、その途中の狭い部分で止まる。
【0047】以上の説明からわかるように、この発明の
実施の形態6においても半田8bはFET5側に流れな
い。
実施の形態6においても半田8bはFET5側に流れな
い。
【0048】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0049】発明の実施の形態7.図8は、発明の実施
の形態7の高周波集積回路の構成を示す斜視図である。
発明の実施の形態6においては、第2の金導体4aのう
ち、チップコンデンサ6と金ワイヤ7aとの間の部分の
幅を他の部分に比べ狭くすることにより、半田8bが広
がること防いでいるが、ここでは十分に幅の狭い線路を
複数個並列に設けた構成とすることにより、同様の効果
を奏する。あるいは、第2の金導体4aの一部をエッチ
ングにより除去することにより図8の形状を形成しても
よい。
の形態7の高周波集積回路の構成を示す斜視図である。
発明の実施の形態6においては、第2の金導体4aのう
ち、チップコンデンサ6と金ワイヤ7aとの間の部分の
幅を他の部分に比べ狭くすることにより、半田8bが広
がること防いでいるが、ここでは十分に幅の狭い線路を
複数個並列に設けた構成とすることにより、同様の効果
を奏する。あるいは、第2の金導体4aの一部をエッチ
ングにより除去することにより図8の形状を形成しても
よい。
【0050】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0051】発明の実施の形態8.図9は、発明の実施
の形態8の高周波集積回路の構成を示す断面図である。
図において、14は第2の金導体4a上のFET5に対
向する位置に半田8bで固定された金属ブロックであ
る。金ワイヤ7aは金属ブロック14上にボンディング
される。
の形態8の高周波集積回路の構成を示す断面図である。
図において、14は第2の金導体4a上のFET5に対
向する位置に半田8bで固定された金属ブロックであ
る。金ワイヤ7aは金属ブロック14上にボンディング
される。
【0052】金属ブロック14は半田8bにより固定さ
れるので、半田8bの広がりにかかわらず金ワイヤ7a
を接続できる。また、固定に半田を用いるので金属ブロ
ック14が安定し、金ワイヤの接続も安定する。
れるので、半田8bの広がりにかかわらず金ワイヤ7a
を接続できる。また、固定に半田を用いるので金属ブロ
ック14が安定し、金ワイヤの接続も安定する。
【0053】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0054】発明の実施の形態9.図10は、発明の実
施の形態9の高周波集積回路の構成を示す断面図であ
る。この図において、金リボン10は第2の金導体4a
上に熱圧着される。
施の形態9の高周波集積回路の構成を示す断面図であ
る。この図において、金リボン10は第2の金導体4a
上に熱圧着される。
【0055】発明の実施の形態8においては、第2の金
導体4a上のFET5に対向する位置に金属ブロック1
4を半田付けし、金属ブロック14上に金ワイヤ7aを
接続することにより半田8bの影響を避けているが、こ
こでは金属ブロック14の代わりに金リボン10を熱圧
着し、同様に金リボン10の上部に金ワイヤ7aを接続
することにより、同様の効果を奏する。
導体4a上のFET5に対向する位置に金属ブロック1
4を半田付けし、金属ブロック14上に金ワイヤ7aを
接続することにより半田8bの影響を避けているが、こ
こでは金属ブロック14の代わりに金リボン10を熱圧
着し、同様に金リボン10の上部に金ワイヤ7aを接続
することにより、同様の効果を奏する。
【0056】なお、ここではチップ部品としてFETと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【0057】
【発明の効果】以上のように、この発明によれば、誘電
体基板と、この誘電体基板上に設けられた第1の部品及
び第2の部品と、上記誘電体基板上に形成された導体
と、上記第1の部品を上記導体に電気的に接続する金属
線とを備えた高周波集積回路において、上記導体上に、
上記第2の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凸部を設けたので、上記第2の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
体基板と、この誘電体基板上に設けられた第1の部品及
び第2の部品と、上記誘電体基板上に形成された導体
と、上記第1の部品を上記導体に電気的に接続する金属
線とを備えた高周波集積回路において、上記導体上に、
上記第2の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凸部を設けたので、上記第2の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
【0058】また、この発明によれば、上記導体上に、
上記第2の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凹部を設けたので、上記第2の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
上記第2の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凹部を設けたので、上記第2の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
【0059】また、この発明によれば、上記誘電体基板
と上記導体との間に下地金属層および抵抗層を備え、上
記凹部を、上記導体の一部を除去して形成したので、回
路要素である抵抗を同時に形成できて製造工程上有利で
ある。
と上記導体との間に下地金属層および抵抗層を備え、上
記凹部を、上記導体の一部を除去して形成したので、回
路要素である抵抗を同時に形成できて製造工程上有利で
ある。
【0060】また、この発明によれば、上記第2の部品
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮る狭隘部を設
けたので、導体パターンの形成と同時に上記狭隘部を形
成できて製造工程上有利である。
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮る狭隘部を設
けたので、導体パターンの形成と同時に上記狭隘部を形
成できて製造工程上有利である。
【0061】また、この発明によれば、上記第2の部品
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮るための、上
記導体に半田付けされた金属ブロック、あるいは、熱圧
着された金リボンを備え、上記金属ブロック、あるい
は、上記金リボンに上記金属線を接続したので、上記第
2の部品と上記接続点との距離が大きくないときでも、
上記接続点に上記接合材料が達することがない。したが
って、その接続を確実に行うことができる。すなわち、
形状を小型にしつつ、金ワイヤを半田に圧着することを
避けることができて信頼性が高い高周波集積回路を提供
することができる。この発明は、部品間の間隔が狭く、
凸部等を設ける余裕がないときに特に有利である。
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮るための、上
記導体に半田付けされた金属ブロック、あるいは、熱圧
着された金リボンを備え、上記金属ブロック、あるい
は、上記金リボンに上記金属線を接続したので、上記第
2の部品と上記接続点との距離が大きくないときでも、
上記接続点に上記接合材料が達することがない。したが
って、その接続を確実に行うことができる。すなわち、
形状を小型にしつつ、金ワイヤを半田に圧着することを
避けることができて信頼性が高い高周波集積回路を提供
することができる。この発明は、部品間の間隔が狭く、
凸部等を設ける余裕がないときに特に有利である。
【図1】 発明の実施の形態1の高周波集積回路の構成
を示す斜視図である。
を示す斜視図である。
【図2】 発明の実施の形態1の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図3】 発明の実施の形態2の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図4】 発明の実施の形態3の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図5】 発明の実施の形態4の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図6】 発明の実施の形態5の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図7】 発明の実施の形態6の高周波集積回路の構成
を示す斜視図である。
を示す斜視図である。
【図8】 発明の実施の形態7の高周波集積回路の構成
を示す斜視図である。
を示す斜視図である。
【図9】 発明の実施の形態8の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図10】 発明の実施の形態9の高周波集積回路の構
成を示す断面図である。
成を示す断面図である。
【図11】 従来の高周波集積回路の構成を示す斜視図
である。
である。
【図12】 従来の他の高周波集積回路の構成を示す斜
視図である。
視図である。
【図13】 従来の高周波集積回路の問題点を説明する
ための斜視図である。
ための斜視図である。
1 誘電体基板、2 地導体、3 第1の金導体、4
第2の金導体、5 FET、6 チップコンデンサ、7
金ワイヤ、8 半田、9 SiN層、10金リボン、
11 エアブリッジ、12 下地金属層、13 抵抗
層、14 金属ブロック。
第2の金導体、5 FET、6 チップコンデンサ、7
金ワイヤ、8 半田、9 SiN層、10金リボン、
11 エアブリッジ、12 下地金属層、13 抵抗
層、14 金属ブロック。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊山 義忠 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
Claims (11)
- 【請求項1】 誘電体基板と、この誘電体基板上に設け
られた第1の部品及び第2の部品と、上記誘電体基板上
に形成された導体と、上記第1の部品を上記導体に電気
的に接続する金属線とを備えた高周波集積回路におい
て、 上記導体上に、上記第2の部品を固定するための接合材
料が上記金属線と上記導体との接続点に達しないように
上記接合材料を遮る凸部を設けたことを特徴とする高周
波集積回路。 - 【請求項2】 上記凸部を、パッシベーション膜により
形成したことを特徴とする請求項1記載の高周波集積回
路。 - 【請求項3】 上記凸部を、金リボンを上記導体に熱圧
着して形成したことを特徴とする請求項1記載の高周波
集積回路。 - 【請求項4】 上記凸部を、上記導体の一部を上記誘電
体基板と離して形成したエアブリッジとしたことを特徴
とする請求項1記載の高周波集積回路。 - 【請求項5】 誘電体基板と、この誘電体基板上に設け
られた第1の部品及び第2の部品と、上記誘電体基板上
に形成された導体と、上記第1の部品を上記導体に電気
的に接続する金属線とを備えた高周波集積回路におい
て、 上記導体上に、上記第2の部品を固定するための接合材
料が上記金属線と上記導体との接続点に達しないように
上記接合材料を遮る凹部を設けたことを特徴とする高周
波集積回路。 - 【請求項6】 上記誘電体基板と上記導体との間に下地
金属層を備え、上記凹部を、上記導体の一部を除去して
形成したことを特徴とする請求項5記載の高周波集積回
路。 - 【請求項7】 上記誘電体基板と上記導体との間に下地
金属層および抵抗層を備え、上記凹部を、上記導体の一
部を除去して形成したことを特徴とする請求項5記載の
高周波集積回路。 - 【請求項8】 誘電体基板と、この誘電体基板上に設け
られた第1の部品及び第2の部品と、上記誘電体基板上
に形成された導体と、上記第1の部品を上記導体に電気
的に接続する金属線とを備えた高周波集積回路におい
て、 上記導体上に、上記第2の部品を固定するための接合材
料が上記金属線と上記導体との接続点に達しないように
上記接合材料を遮る狭隘部を設けたことを特徴とする高
周波集積回路。 - 【請求項9】 上記狭隘部を、上記導体の一部を除去し
て幅を狭くすることにより形成したことを特徴とする請
求項8記載の高周波集積回路。 - 【請求項10】 誘電体基板と、この誘電体基板上に設
けられた第1の部品及び第2の部品と、上記誘電体基板
上に形成された導体と、上記第1の部品を上記導体に電
気的に接続する金属線とを備えた高周波集積回路におい
て、 上記第2の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮るための、上記導体に半田付けされた金属ブロックを
備え、上記金属ブロックに上記金属線を接続したことを
特徴とする高周波集積回路。 - 【請求項11】 誘電体基板と、この誘電体基板上に設
けられた第1の部品及び第2の部品と、上記誘電体基板
上に形成された導体と、上記第1の部品を上記導体に電
気的に接続する金属線とを備えた高周波集積回路におい
て、 上記第2の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮るための、上記導体に熱圧着された金リボンを備え、
上記金リボンに上記金属線を接続したことを特徴とする
高周波集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8059462A JPH09252080A (ja) | 1996-03-15 | 1996-03-15 | 高周波集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8059462A JPH09252080A (ja) | 1996-03-15 | 1996-03-15 | 高周波集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09252080A true JPH09252080A (ja) | 1997-09-22 |
Family
ID=13114014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8059462A Abandoned JPH09252080A (ja) | 1996-03-15 | 1996-03-15 | 高周波集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09252080A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116034A (ja) * | 2005-10-24 | 2007-05-10 | Nichia Chem Ind Ltd | 半導体発光装置 |
JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
EP1975993A1 (de) * | 2007-03-29 | 2008-10-01 | ABB Technology AG | Lötstoppmittel |
JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
JP2009094400A (ja) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1996
- 1996-03-15 JP JP8059462A patent/JPH09252080A/ja not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116034A (ja) * | 2005-10-24 | 2007-05-10 | Nichia Chem Ind Ltd | 半導体発光装置 |
EP1975993A1 (de) * | 2007-03-29 | 2008-10-01 | ABB Technology AG | Lötstoppmittel |
JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
JP2009094400A (ja) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 半導体装置 |
JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5629241A (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same | |
JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
US8153476B2 (en) | Electronic component and method of manufacturing the same | |
US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
JP4558539B2 (ja) | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 | |
JPH05283487A (ja) | 高周波信号用配線及びそのボンディング装置 | |
JPH05109813A (ja) | 半導体装置 | |
JPH09252080A (ja) | 高周波集積回路 | |
US6884656B2 (en) | Semiconductor device having a flip-chip construction | |
JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
JP2002164658A (ja) | モジュール基板 | |
JP3940026B2 (ja) | 電子回路ユニットの製造方法 | |
JP3430916B2 (ja) | 半導体装置の製造方法 | |
JP2520584B2 (ja) | 半導体装置 | |
JP2971624B2 (ja) | 半導体集積回路装置およびこれを用いた半導体装置 | |
JP2507447B2 (ja) | 半導体集積回路装置 | |
JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
JP3879267B2 (ja) | 電子部品およびその製造方法 | |
JP2000049256A (ja) | 半導体装置の構造及び製造方法 | |
JP2880817B2 (ja) | 半導体集積回路装置 | |
JP3034376B2 (ja) | 半導体集積回路装置 | |
JP2919159B2 (ja) | GaAsショットキー障壁電界効果トランジスタ及びその製造方法 | |
JP2004179751A (ja) | 弾性表面波装置 | |
JPH07321150A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002280386A (ja) | 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040929 |