JPH09252080A - 高周波集積回路 - Google Patents
高周波集積回路Info
- Publication number
- JPH09252080A JPH09252080A JP8059462A JP5946296A JPH09252080A JP H09252080 A JPH09252080 A JP H09252080A JP 8059462 A JP8059462 A JP 8059462A JP 5946296 A JP5946296 A JP 5946296A JP H09252080 A JPH09252080 A JP H09252080A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- integrated circuit
- frequency integrated
- component
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＵＨＦ帯、マイクロ波帯、ミリ波帯、サブミ
リ波帯等で用いる高周波集積回路において、部品間の間
隔が狭いときに半田が余計な部分に流れるのを防止し
て、ワイヤボンディングの信頼性を高める。 【解決手段】 誘電体基板１と、この誘電体基板１上に
設けられた第１の部品（ＦＥＴ）５及び第２の部品（チ
ップコンデンサ）６と、誘電体基板１上に形成された導
体３ａ，３ｂ，４ａ，４ｂと、第１の部品５を導体４ａ
に電気的に接続する金属線７ａとを備え、第２の部品６
を固定するためのはんだ８ｂが金属線７ａと導体４ａと
の接続点に達しないようにはんだ８ｂの流れを遮るシリ
コン窒化膜等の凸部９を、導体４ａ上に設けた。
リ波帯等で用いる高周波集積回路において、部品間の間
隔が狭いときに半田が余計な部分に流れるのを防止し
て、ワイヤボンディングの信頼性を高める。 【解決手段】 誘電体基板１と、この誘電体基板１上に
設けられた第１の部品（ＦＥＴ）５及び第２の部品（チ
ップコンデンサ）６と、誘電体基板１上に形成された導
体３ａ，３ｂ，４ａ，４ｂと、第１の部品５を導体４ａ
に電気的に接続する金属線７ａとを備え、第２の部品６
を固定するためのはんだ８ｂが金属線７ａと導体４ａと
の接続点に達しないようにはんだ８ｂの流れを遮るシリ
コン窒化膜等の凸部９を、導体４ａ上に設けた。
Description
【０００１】
【発明の属する技術分野】この発明は、ＵＨＦ帯、マイ
クロ波帯、ミリ波帯、サブミリ波帯等の高周波帯域で用
いる高周波集積回路に関し、特に、その集積度の向上に
関するものである。
クロ波帯、ミリ波帯、サブミリ波帯等の高周波帯域で用
いる高周波集積回路に関し、特に、その集積度の向上に
関するものである。
【０００２】
【従来の技術】この種の高周波集積回路の従来例につい
て述べる。図１１は、例えば、１９９５年の電子情報通
信学会総合大会講演論文集エレクトロニクス１の９１ペ
ージに示された高周波集積回路の構成を示す斜視図であ
る。図において、１は誘電体基板、２は地導体、３ａお
よび３ｂは第１の金導体、４ａおよび４ｂは第２の金導
体、５はＦＥＴ、６はチップコンデンサ、７ａおよび７
ｂは金ワイヤ、８ａ、８ｂおよび８ｃは半田である。第
１の金導体３ａ上にＦＥＴ５が半田８ａによって固定さ
れ、また、これに近接する第２の金導体４ａおよび４ｂ
上にチップコンデンサ６が同様に半田８ｂおよび８ｃに
よって固定されている。さらに、ＦＥＴ５の上部電極と
第２の金導体４ａとが金ワイヤ７ａを用いて接続される
とともに、ＦＥＴ５の他の上部電極と第１の金導体３ｂ
とが金ワイヤ７ｂを用いて接続されている。なお、ここ
では、ＦＥＴ５を駆動するためのバイアスを印加するバ
イアス回路の表記は省略されている。
て述べる。図１１は、例えば、１９９５年の電子情報通
信学会総合大会講演論文集エレクトロニクス１の９１ペ
ージに示された高周波集積回路の構成を示す斜視図であ
る。図において、１は誘電体基板、２は地導体、３ａお
よび３ｂは第１の金導体、４ａおよび４ｂは第２の金導
体、５はＦＥＴ、６はチップコンデンサ、７ａおよび７
ｂは金ワイヤ、８ａ、８ｂおよび８ｃは半田である。第
１の金導体３ａ上にＦＥＴ５が半田８ａによって固定さ
れ、また、これに近接する第２の金導体４ａおよび４ｂ
上にチップコンデンサ６が同様に半田８ｂおよび８ｃに
よって固定されている。さらに、ＦＥＴ５の上部電極と
第２の金導体４ａとが金ワイヤ７ａを用いて接続される
とともに、ＦＥＴ５の他の上部電極と第１の金導体３ｂ
とが金ワイヤ７ｂを用いて接続されている。なお、ここ
では、ＦＥＴ５を駆動するためのバイアスを印加するバ
イアス回路の表記は省略されている。
【０００３】次に、動作について説明する。ＦＥＴ５を
駆動するためにバイアス電圧が印加されるのでＤＣ電流
が発生するが、このＤＣ電流が回路中の他の部分に流れ
ることを防ぐため、ＦＥＴ５の電極の周りにはＤＣカッ
ト用のコンデンサが必要となる。ここでは、これをチッ
プコンデンサ６で実現する。チップコンデンサ６は、Ｆ
ＥＴ５の電極と接続された第２の金導体４ａと他の回路
と接続される第２の金導体４ｂの間に設置される。
駆動するためにバイアス電圧が印加されるのでＤＣ電流
が発生するが、このＤＣ電流が回路中の他の部分に流れ
ることを防ぐため、ＦＥＴ５の電極の周りにはＤＣカッ
ト用のコンデンサが必要となる。ここでは、これをチッ
プコンデンサ６で実現する。チップコンデンサ６は、Ｆ
ＥＴ５の電極と接続された第２の金導体４ａと他の回路
と接続される第２の金導体４ｂの間に設置される。
【０００４】
【発明が解決しようとする課題】ところで、図１１にお
いて、ＦＥＴ５とチップコンデンサ６の間に存在する第
２の金導体４ａの長さが高周波的には無関係である場
合、回路全体の小形化のためにはその長さは短い方がよ
い。例えば、図１２に示す構成が望ましい。しかし、図
１２の高周波集積回路において、チップコンデンサ６を
固定するために用いた半田８ｂが金ワイヤ７ａを接続す
るべき部分に広がることが起こりうる。この状態を図１
３に示す。このように、ＦＥＴ５とチップコンデンサ６
が近接している場合、ＦＥＴ５の上部電極からの金ワイ
ヤ７ａをチップコンデンサ６近辺の第２の金導体４ａ上
に接続するとき、その接続点（図１３のＰ）が半田８ｂ
上になることがある。このような状態は、特に、機械に
よる自動工作において、ＦＥＴ５およびチップコンデン
サ６の半田付けを行った後で金ワイヤ７ａを接続する作
業を行う場合に起こる可能性が高い。熱あるいは超音波
を用いた圧着によれば、金導体と金ワイヤとの間で強固
な圧着ができるが、半田と金ワイヤとの間では密着力が
弱いため、容易に剥離してしまう可能性があり、信頼性
に欠けるという問題点があった。
いて、ＦＥＴ５とチップコンデンサ６の間に存在する第
２の金導体４ａの長さが高周波的には無関係である場
合、回路全体の小形化のためにはその長さは短い方がよ
い。例えば、図１２に示す構成が望ましい。しかし、図
１２の高周波集積回路において、チップコンデンサ６を
固定するために用いた半田８ｂが金ワイヤ７ａを接続す
るべき部分に広がることが起こりうる。この状態を図１
３に示す。このように、ＦＥＴ５とチップコンデンサ６
が近接している場合、ＦＥＴ５の上部電極からの金ワイ
ヤ７ａをチップコンデンサ６近辺の第２の金導体４ａ上
に接続するとき、その接続点（図１３のＰ）が半田８ｂ
上になることがある。このような状態は、特に、機械に
よる自動工作において、ＦＥＴ５およびチップコンデン
サ６の半田付けを行った後で金ワイヤ７ａを接続する作
業を行う場合に起こる可能性が高い。熱あるいは超音波
を用いた圧着によれば、金導体と金ワイヤとの間で強固
な圧着ができるが、半田と金ワイヤとの間では密着力が
弱いため、容易に剥離してしまう可能性があり、信頼性
に欠けるという問題点があった。
【０００５】かといって図１１のようにＦＥＴ５とチッ
プコンデンサ６との間を必要以上に長くすると、高周波
集積回路が大形化するおそれがある。さらに、高周波信
号において特性が劣化する問題もある。
プコンデンサ６との間を必要以上に長くすると、高周波
集積回路が大形化するおそれがある。さらに、高周波信
号において特性が劣化する問題もある。
【０００６】この問題を避けるために、図１２の高周波
集積回路において、ＦＥＴ５を半田付けし、先に金ワイ
ヤ７ａを接続した後、チップコンデンサ６を半田付けす
るという方法も考えられるが、この場合には半田付けの
工程が２度必要となり、作業時間が長くなるという問題
点があった。
集積回路において、ＦＥＴ５を半田付けし、先に金ワイ
ヤ７ａを接続した後、チップコンデンサ６を半田付けす
るという方法も考えられるが、この場合には半田付けの
工程が２度必要となり、作業時間が長くなるという問題
点があった。
【０００７】この発明は上記の問題点を解決するために
なされたもので、形状を小型にしつつ、金ワイヤを半田
に圧着することを避けることができて信頼性が高い高周
波集積回路を提供することを目的とする。
なされたもので、形状を小型にしつつ、金ワイヤを半田
に圧着することを避けることができて信頼性が高い高周
波集積回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に係る高周波集
積回路は、誘電体基板と、この誘電体基板上に設けられ
た第１の部品及び第２の部品と、上記誘電体基板上に形
成された導体と、上記第１の部品を上記導体に電気的に
接続する金属線とを備えた高周波集積回路において、上
記導体上に、上記第２の部品を固定するための接合材料
が上記金属線と上記導体との接続点に達しないように上
記接合材料を遮る凸部を設けたものである。
積回路は、誘電体基板と、この誘電体基板上に設けられ
た第１の部品及び第２の部品と、上記誘電体基板上に形
成された導体と、上記第１の部品を上記導体に電気的に
接続する金属線とを備えた高周波集積回路において、上
記導体上に、上記第２の部品を固定するための接合材料
が上記金属線と上記導体との接続点に達しないように上
記接合材料を遮る凸部を設けたものである。
【０００９】上記第１の部品及び上記第２の部品はチッ
プ部品等であり、例えば、金−錫（Ａｕ−Ｓｎ）、イン
ジウム−鉛（Ｉｎ−Ｐｂ）、インジウム−鉛−銀（Ｉｎ
−Ｐｂ−Ｉｎ）等の合金半田により固定される。上記金
属線は例えば金ワイヤであり、熱圧着あるいは超音波圧
着等の手段により、金等の上記導体に接続される。上記
第２の部品と上記金属線と上記導体との接続点との間に
設けられた上記凸部が、合金半田等の接合材料が上記導
体上を流れて広がるのを防ぎ、上記金属線と上記導体と
の接続点に達するのを防止する。
プ部品等であり、例えば、金−錫（Ａｕ−Ｓｎ）、イン
ジウム−鉛（Ｉｎ−Ｐｂ）、インジウム−鉛−銀（Ｉｎ
−Ｐｂ−Ｉｎ）等の合金半田により固定される。上記金
属線は例えば金ワイヤであり、熱圧着あるいは超音波圧
着等の手段により、金等の上記導体に接続される。上記
第２の部品と上記金属線と上記導体との接続点との間に
設けられた上記凸部が、合金半田等の接合材料が上記導
体上を流れて広がるのを防ぎ、上記金属線と上記導体と
の接続点に達するのを防止する。
【００１０】請求項２に係る高周波集積回路は、上記凸
部を、パッシベーション膜により形成したものである。
部を、パッシベーション膜により形成したものである。
【００１１】パッシベーション膜とは、酸化シリコン
（ＳｉＯ2）、シリコン窒化膜等からなるデバイスの保
護膜であり、通常は、集積回路全体にわたって形成され
る。しかし、この発明では上記導体上にのみ形成するこ
とにより、接合材料が上記導体上を流れて広がるのを防
ぐ。
（ＳｉＯ2）、シリコン窒化膜等からなるデバイスの保
護膜であり、通常は、集積回路全体にわたって形成され
る。しかし、この発明では上記導体上にのみ形成するこ
とにより、接合材料が上記導体上を流れて広がるのを防
ぐ。
【００１２】請求項３に係る高周波集積回路は、上記凸
部を、金リボンを上記導体に熱圧着して形成したもので
ある。
部を、金リボンを上記導体に熱圧着して形成したもので
ある。
【００１３】請求項４に係る高周波集積回路は、上記凸
部を、上記導体の一部を上記誘電体基板と離して形成し
たエアブリッジとしたものである。
部を、上記導体の一部を上記誘電体基板と離して形成し
たエアブリッジとしたものである。
【００１４】エアブリッジとは、上記導体をもちあげて
形成された橋状の部分のことである。通常は、上記導体
と上記誘電体基板との間は空間であるが、この発明にお
いては凸部を形成できればよく、この部分は空間であっ
ても何等かの物質が充填されていてもどちらでもよい。
形成された橋状の部分のことである。通常は、上記導体
と上記誘電体基板との間は空間であるが、この発明にお
いては凸部を形成できればよく、この部分は空間であっ
ても何等かの物質が充填されていてもどちらでもよい。
【００１５】請求項５に係る高周波集積回路は、誘電体
基板と、この誘電体基板上に設けられた第１の部品及び
第２の部品と、上記誘電体基板上に形成された導体と、
上記第１の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第２の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
凹部を設けたものである。
基板と、この誘電体基板上に設けられた第１の部品及び
第２の部品と、上記誘電体基板上に形成された導体と、
上記第１の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第２の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
凹部を設けたものである。
【００１６】上記凹部に上記接合材料が溜まる。これに
より、合金半田等の接合材料が上記導体上を流れて広が
るのを防ぎ、上記金属線と上記導体との接続点に達する
のを防止する。
より、合金半田等の接合材料が上記導体上を流れて広が
るのを防ぎ、上記金属線と上記導体との接続点に達する
のを防止する。
【００１７】請求項６に係る高周波集積回路は、上記誘
電体基板と上記導体との間に下地金属層を備え、上記凹
部を、上記導体の一部を除去して形成したものである。
電体基板と上記導体との間に下地金属層を備え、上記凹
部を、上記導体の一部を除去して形成したものである。
【００１８】請求項７に係る高周波集積回路は、上記誘
電体基板と上記導体との間に下地金属層および抵抗層を
備え、上記凹部を、上記導体の一部を除去して形成した
ものである。
電体基板と上記導体との間に下地金属層および抵抗層を
備え、上記凹部を、上記導体の一部を除去して形成した
ものである。
【００１９】請求項８に係る高周波集積回路は、誘電体
基板と、この誘電体基板上に設けられた第１の部品及び
第２の部品と、上記誘電体基板上に形成された導体と、
上記第１の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第２の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
狭隘部を設けたものである。
基板と、この誘電体基板上に設けられた第１の部品及び
第２の部品と、上記誘電体基板上に形成された導体と、
上記第１の部品を上記導体に電気的に接続する金属線と
を備えた高周波集積回路において、上記導体上に、上記
第２の部品を固定するための接合材料が上記金属線と上
記導体との接続点に達しないように上記接合材料を遮る
狭隘部を設けたものである。
【００２０】上記導体上を流れる半田等の接合材料は一
定の粘性をもっている。上記狭隘部に達すると上記接合
材料はその表面張力によりそれ以上流れなくなる。した
がって、上記狭隘部は、上記接合材料が上記金属線と上
記導体との接続点に達するのを防止する。上記狭隘部の
幅は、上記接合材料の粘性の程度との関係においてその
流れを阻止できる程度に設定される。例えば、上記導体
の幅が１００〜６００μｍであり、上記接合材料とし
て、金−錫（Ａｕ−Ｓｎ）、インジウム−鉛（Ｉｎ−Ｐ
ｂ）、インジウム−鉛−銀（Ｉｎ−Ｐｂ−Ｉｎ）等の合
金半田を用いるとき、上記狭隘部の幅は、例えば、上記
導体の幅の約半分程度であればよい。
定の粘性をもっている。上記狭隘部に達すると上記接合
材料はその表面張力によりそれ以上流れなくなる。した
がって、上記狭隘部は、上記接合材料が上記金属線と上
記導体との接続点に達するのを防止する。上記狭隘部の
幅は、上記接合材料の粘性の程度との関係においてその
流れを阻止できる程度に設定される。例えば、上記導体
の幅が１００〜６００μｍであり、上記接合材料とし
て、金−錫（Ａｕ−Ｓｎ）、インジウム−鉛（Ｉｎ−Ｐ
ｂ）、インジウム−鉛−銀（Ｉｎ−Ｐｂ−Ｉｎ）等の合
金半田を用いるとき、上記狭隘部の幅は、例えば、上記
導体の幅の約半分程度であればよい。
【００２１】請求項９の高周波集積回路は、上記狭隘部
を、上記導体の一部を除去して幅を狭くすることにより
形成したものである。
を、上記導体の一部を除去して幅を狭くすることにより
形成したものである。
【００２２】上記導体の一部を除去して幅を狭くすれ
ば、導体パターンを形成するときに同時に上記狭隘部を
形成することができる。上記導体の一部を除去するとき
の形状は、その両側の部分を除去してもよいし、中間部
分の部分を除去してもよい。また、除去する部分は１箇
所であってもよいし、複数箇所であってもよい。
ば、導体パターンを形成するときに同時に上記狭隘部を
形成することができる。上記導体の一部を除去するとき
の形状は、その両側の部分を除去してもよいし、中間部
分の部分を除去してもよい。また、除去する部分は１箇
所であってもよいし、複数箇所であってもよい。
【００２３】請求項１０の高周波集積回路は、誘電体基
板と、この誘電体基板上に設けられた第１の部品及び第
２の部品と、上記誘電体基板上に形成された導体と、上
記第１の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第２の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に半田付けされた金属ブロックを備え、上記金属ブロッ
クに上記金属線を接続したものである。
板と、この誘電体基板上に設けられた第１の部品及び第
２の部品と、上記誘電体基板上に形成された導体と、上
記第１の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第２の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に半田付けされた金属ブロックを備え、上記金属ブロッ
クに上記金属線を接続したものである。
【００２４】請求項１１の高周波集積回路は、誘電体基
板と、この誘電体基板上に設けられた第１の部品及び第
２の部品と、上記誘電体基板上に形成された導体と、上
記第１の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第２の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に熱圧着された金リボンを備え、上記金リボンに上記金
属線を接続したものである。
板と、この誘電体基板上に設けられた第１の部品及び第
２の部品と、上記誘電体基板上に形成された導体と、上
記第１の部品を上記導体に電気的に接続する金属線とを
備えた高周波集積回路において、上記第２の部品を固定
するための接合材料が上記金属線と上記導体との接続点
に達しないように上記接合材料を遮るための、上記導体
に熱圧着された金リボンを備え、上記金リボンに上記金
属線を接続したものである。
【００２５】
発明の実施の形態１．図１は、発明の実施の形態１の高
周波集積回路の構成を示す斜視図である。図において、
１は誘電体基板、２は誘電体基板１の一方の面（同図で
は裏面）に設けられた地導体、３ａおよび３ｂは誘電体
基板１の他方の面（同図では表面）に設けられた第１の
金導体、４ａおよび４ｂは同じ面に設けられた第２の金
導体、５は第１の金導体３ａ上に設けられたトランジス
タ（ＦＥＴ）、６は第２の金導体４ａと４ｂとの間を接
続するように設けられたチップコンデンサ、７ａは第２
の金導体４ａとＦＥＴ５とを接続する金ワイヤ、７ｂは
第１の金導体３ｂとＦＥＴ５とを接続する金ワイヤ、８
ａはＦＥＴ５を第１の金導体３ａに固定するための半
田、８ｂおよび８ｃはチップコンデンサ６を第２の金導
体４ａ，４ｂに固定するための半田、９は第２の金導体
４ａ上に設けられたシリコン窒化膜の層（ＳｉＮ層）で
ある。なお、９はポリイミドであってもよい。
周波集積回路の構成を示す斜視図である。図において、
１は誘電体基板、２は誘電体基板１の一方の面（同図で
は裏面）に設けられた地導体、３ａおよび３ｂは誘電体
基板１の他方の面（同図では表面）に設けられた第１の
金導体、４ａおよび４ｂは同じ面に設けられた第２の金
導体、５は第１の金導体３ａ上に設けられたトランジス
タ（ＦＥＴ）、６は第２の金導体４ａと４ｂとの間を接
続するように設けられたチップコンデンサ、７ａは第２
の金導体４ａとＦＥＴ５とを接続する金ワイヤ、７ｂは
第１の金導体３ｂとＦＥＴ５とを接続する金ワイヤ、８
ａはＦＥＴ５を第１の金導体３ａに固定するための半
田、８ｂおよび８ｃはチップコンデンサ６を第２の金導
体４ａ，４ｂに固定するための半田、９は第２の金導体
４ａ上に設けられたシリコン窒化膜の層（ＳｉＮ層）で
ある。なお、９はポリイミドであってもよい。
【００２６】第１の金導体３ａ，３ｂ及び第２の金導体
４ａ，４ｂの幅は、例えば、１００〜６００μｍ程度で
ある。半田８ａ，８ｂ，８ｃは、例えば、金−錫（Ａｕ
−Ｓｎ）、インジウム−鉛（Ｉｎ−Ｐｂ）、インジウム
−鉛−銀（Ｉｎ−Ｐｂ−Ｉｎ）等の合金半田である。こ
れらの半田は、一般の錫と鉛の合金半田に比べて粘性が
高い。ＳｉＮ層９は、金ワイヤ７ａとチップコンデンサ
６との間に設けられ、半田８ｂが金ワイヤ７ａ側に流れ
るのを防止する。ＳｉＮ層（ポリイミド）９は、いわ
ば、半田８ｂの防波堤の役割を果たす。
４ａ，４ｂの幅は、例えば、１００〜６００μｍ程度で
ある。半田８ａ，８ｂ，８ｃは、例えば、金−錫（Ａｕ
−Ｓｎ）、インジウム−鉛（Ｉｎ−Ｐｂ）、インジウム
−鉛−銀（Ｉｎ−Ｐｂ−Ｉｎ）等の合金半田である。こ
れらの半田は、一般の錫と鉛の合金半田に比べて粘性が
高い。ＳｉＮ層９は、金ワイヤ７ａとチップコンデンサ
６との間に設けられ、半田８ｂが金ワイヤ７ａ側に流れ
るのを防止する。ＳｉＮ層（ポリイミド）９は、いわ
ば、半田８ｂの防波堤の役割を果たす。
【００２７】図１の回路は高周波集積回路の一部であ
り、ＦＥＴ５により入力された信号を増幅するととも
に、チップコンデンサ６を介して出力するものである。
なお、図１の回路はあくまで例示であり、この発明の実
施の形態１の説明をするために便宜的に選択したものに
すぎない。また、ここでは、ＦＥＴ５にバイアスを印加
するバイアス回路の表記は省略している。また、図２
は、図１中のＡ−Ａ’間における断面図である。図２か
らわかるように、半田８ｂはＳｉＮ層９で阻止されて金
ワイヤ７ａ側に流れない。ＳｉＮ層（ポリイミド）９の
製造工程は次のようである。 （１）金属パターンを蒸着した基板の全面に、ＳｉＮ層
を形成する（あるいは、のり状のポリイミドを塗布して
いったん加熱し、硬化させる）。 （２）その上に全面に図示しないレジスト層を形成す
る。レジスト層は所定のパターンを形成するためのもの
であり、ネガ用に使うゴムのようなものである。すなわ
ち、レジスト層は、図１に示されたＳｉＮ層（ポリイミ
ド）９の形状に対応する形状をもつ。 （３）このレジスト層をマスクとして用いてエッチング
を行い、不要な部分のレジスト層とＳｉＮ層（ポリイミ
ド）とを一緒に除去する。なお、感光性のポリイミドを
用いればレジスト層を形成する必要はないが、信頼性が
劣ることがある。したがって、あまり高い信頼性を要求
されないときは感光性のポリイミドを用いることができ
る。 以上の工程で形成されるＳｉＮ層（ポリイミド）９の厚
みは、例えば、１．５〜３μｍ程度である。幅は例えば
１００μｍ程度であるが、レジストのパターンを適宜変
更することにより所望のパターンを形成することができ
る。
り、ＦＥＴ５により入力された信号を増幅するととも
に、チップコンデンサ６を介して出力するものである。
なお、図１の回路はあくまで例示であり、この発明の実
施の形態１の説明をするために便宜的に選択したものに
すぎない。また、ここでは、ＦＥＴ５にバイアスを印加
するバイアス回路の表記は省略している。また、図２
は、図１中のＡ−Ａ’間における断面図である。図２か
らわかるように、半田８ｂはＳｉＮ層９で阻止されて金
ワイヤ７ａ側に流れない。ＳｉＮ層（ポリイミド）９の
製造工程は次のようである。 （１）金属パターンを蒸着した基板の全面に、ＳｉＮ層
を形成する（あるいは、のり状のポリイミドを塗布して
いったん加熱し、硬化させる）。 （２）その上に全面に図示しないレジスト層を形成す
る。レジスト層は所定のパターンを形成するためのもの
であり、ネガ用に使うゴムのようなものである。すなわ
ち、レジスト層は、図１に示されたＳｉＮ層（ポリイミ
ド）９の形状に対応する形状をもつ。 （３）このレジスト層をマスクとして用いてエッチング
を行い、不要な部分のレジスト層とＳｉＮ層（ポリイミ
ド）とを一緒に除去する。なお、感光性のポリイミドを
用いればレジスト層を形成する必要はないが、信頼性が
劣ることがある。したがって、あまり高い信頼性を要求
されないときは感光性のポリイミドを用いることができ
る。 以上の工程で形成されるＳｉＮ層（ポリイミド）９の厚
みは、例えば、１．５〜３μｍ程度である。幅は例えば
１００μｍ程度であるが、レジストのパターンを適宜変
更することにより所望のパターンを形成することができ
る。
【００２８】第１の金導体３ａ上にＦＥＴ５を半田８ａ
により半田付けし、第２の金導体４ａおよび４ｂ上にチ
ップコンデンサ６を同様に半田８ｂおよび８ｃにより半
田付けする。ここでは、第２の金導体４ａ上のＦＥＴ５
側にパッシベーション膜に用いられるＳｉＮ層（ポリイ
ミド）９を設けており、この方向にはチップコンデンサ
６を固定するために用いられる半田８ｂが広がらないた
め、ＦＥＴ５の上部電極からの金ワイヤ７ａを第２の金
導体４ａに容易に接続できる。
により半田付けし、第２の金導体４ａおよび４ｂ上にチ
ップコンデンサ６を同様に半田８ｂおよび８ｃにより半
田付けする。ここでは、第２の金導体４ａ上のＦＥＴ５
側にパッシベーション膜に用いられるＳｉＮ層（ポリイ
ミド）９を設けており、この方向にはチップコンデンサ
６を固定するために用いられる半田８ｂが広がらないた
め、ＦＥＴ５の上部電極からの金ワイヤ７ａを第２の金
導体４ａに容易に接続できる。
【００２９】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００３０】また、ここではパッシベーション膜として
ＳｉＮを用いたが、シリコン酸化物（ＳｉＯ2）、ナイ
トライド、ポリイミド等、同様な用途に使用される他の
種類のパッシベーション膜を用いても同様の効果を奏す
る。なお、ポリイミドは、シリコン酸化物に比べて除去
するために時間があまりかからず、層を厚くすることが
できる。また、クラックも起きにくい。
ＳｉＮを用いたが、シリコン酸化物（ＳｉＯ2）、ナイ
トライド、ポリイミド等、同様な用途に使用される他の
種類のパッシベーション膜を用いても同様の効果を奏す
る。なお、ポリイミドは、シリコン酸化物に比べて除去
するために時間があまりかからず、層を厚くすることが
できる。また、クラックも起きにくい。
【００３１】発明の実施の形態２．図３は、発明の実施
の形態２の高周波集積回路の構成を示す断面図である。
図３は、図２と同様の断面図である。図において、１０
は第２の金導体４ａ上に設けられた金リボンである。金
リボン１０は、金ワイヤ７ａとチップコンデンサ９との
間に、第２の金導体４ａの方向と直交する方向に設けら
れ、半田８ｂが金ワイヤ７ａ側に流れるのを防止する。
の形態２の高周波集積回路の構成を示す断面図である。
図３は、図２と同様の断面図である。図において、１０
は第２の金導体４ａ上に設けられた金リボンである。金
リボン１０は、金ワイヤ７ａとチップコンデンサ９との
間に、第２の金導体４ａの方向と直交する方向に設けら
れ、半田８ｂが金ワイヤ７ａ側に流れるのを防止する。
【００３２】発明の実施の形態１においては、パッシベ
ーション膜により、チップコンデンサ６を固定するため
に用いた半田８ｂがＦＥＴ５側に広がること防いだが、
ここでは、第２の金導体４ａ上に熱圧着した金リボン１
０により半田８ｂが広がること防いでいる。本発明の実
施の形態２は、製造プロセスを複雑にすることがないの
で、発明の実施の形態１よりも比較的容易に構成でき
る。
ーション膜により、チップコンデンサ６を固定するため
に用いた半田８ｂがＦＥＴ５側に広がること防いだが、
ここでは、第２の金導体４ａ上に熱圧着した金リボン１
０により半田８ｂが広がること防いでいる。本発明の実
施の形態２は、製造プロセスを複雑にすることがないの
で、発明の実施の形態１よりも比較的容易に構成でき
る。
【００３３】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００３４】発明の実施の形態３．図４は、発明の実施
の形態３の高周波集積回路の構成を示す断面図である。
図において、１１は第２の金導体４ａの一部をブリッジ
状に持ち上げて形成したエアブリッジである。エアブリ
ッジ１１と誘電体基板１との間には空間がある。この空
間は四方を囲まれた空洞状であってもよいし、開放され
た空間であってもよい。また、誘電体１が凸部を持ち、
この空間に誘電体が満たされていてもよい。また、他の
物質、例えばＳｉＮが満たされていてもよい。要は、第
２の金導体４ａが、半田８ｂの広がりを阻止するための
凸部を備えればよい。
の形態３の高周波集積回路の構成を示す断面図である。
図において、１１は第２の金導体４ａの一部をブリッジ
状に持ち上げて形成したエアブリッジである。エアブリ
ッジ１１と誘電体基板１との間には空間がある。この空
間は四方を囲まれた空洞状であってもよいし、開放され
た空間であってもよい。また、誘電体１が凸部を持ち、
この空間に誘電体が満たされていてもよい。また、他の
物質、例えばＳｉＮが満たされていてもよい。要は、第
２の金導体４ａが、半田８ｂの広がりを阻止するための
凸部を備えればよい。
【００３５】発明の実施の形態１においては、パッシベ
ーション膜によりチップコンデンサ６を固定するために
用いた半田８ｂがＦＥＴ５側に広がること防いだが、こ
こでは、チップコンデンサ６と金ワイヤ７ａとの間の第
２の金導体４ａに、図１のＳｉＮ層９と同様の形状をも
つエアブリッジ１１を設けることにより半田８ｂが広が
ること防いでいる。エアブリッジ１１の製造方法の一例
を示す。 （１）エアブリッジ１１となる部分以外の金属パターン
を通常の工程で蒸着する。 （２）エアブリッジ１１が渡るところの下部にレジスト
層（図示せず）を塗布する。 （３）エアブリッジ１１となる金属パターン（図４の場
合、「金」）を蒸着する。 （４）エアブリッジ１１の下のレジスト層をエッチング
にて除去する。すると、金導体４ａの下側のレジスト層
がなくなり、エアブリッジ１１は中空になる。以上の工
程により、例えば、大きさは３０μｍ、長さは１００μ
ｍ程度のエアブリッジを形成することができる。
ーション膜によりチップコンデンサ６を固定するために
用いた半田８ｂがＦＥＴ５側に広がること防いだが、こ
こでは、チップコンデンサ６と金ワイヤ７ａとの間の第
２の金導体４ａに、図１のＳｉＮ層９と同様の形状をも
つエアブリッジ１１を設けることにより半田８ｂが広が
ること防いでいる。エアブリッジ１１の製造方法の一例
を示す。 （１）エアブリッジ１１となる部分以外の金属パターン
を通常の工程で蒸着する。 （２）エアブリッジ１１が渡るところの下部にレジスト
層（図示せず）を塗布する。 （３）エアブリッジ１１となる金属パターン（図４の場
合、「金」）を蒸着する。 （４）エアブリッジ１１の下のレジスト層をエッチング
にて除去する。すると、金導体４ａの下側のレジスト層
がなくなり、エアブリッジ１１は中空になる。以上の工
程により、例えば、大きさは３０μｍ、長さは１００μ
ｍ程度のエアブリッジを形成することができる。
【００３６】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。 図５は、発明の実施の形態
５の高周波集積回路の構成を示す断面図である。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。 図５は、発明の実施の形態
５の高周波集積回路の構成を示す断面図である。
【００３７】発明の実施の形態４．図５は、発明の実施
の形態４の高周波集積回路の構成を示す断面図である。
図において、１２は誘電体基板１上に設けられた下地金
属層である。下地金属層１２は金属皮膜を蒸着させやす
くするためのものであり、これにはクロム、ニクロム等
が用いられる。
の形態４の高周波集積回路の構成を示す断面図である。
図において、１２は誘電体基板１上に設けられた下地金
属層である。下地金属層１２は金属皮膜を蒸着させやす
くするためのものであり、これにはクロム、ニクロム等
が用いられる。
【００３８】発明の実施の形態１においては、パッシベ
ーション膜によりチップコンデンサ６を固定するために
用いた半田８ｂがＦＥＴ５側に広がることを防いだが、
ここでは、第１の金導体３ａおよび３ｂ、第２の金導体
４ａおよび４ｂそれぞれの下層に下地金属層１２を設け
た誘電体基板１を用い、第２の金導体４ａのうち、チッ
プコンデンサ６と金ワイヤ７ａとの間の部分を削除する
ことにより、ＦＥＴ５とチップコンデンサ６との間に段
差を設けて半田８ｂが広がること防いでいる。このと
き、第２の金導体４ａは分断されるが、下地金属層１２
でつながっているため、高周波特性にはほとんど影響し
ない。この段差部は、金導体３、４のパターンを形成す
るときに同時に形成できる。
ーション膜によりチップコンデンサ６を固定するために
用いた半田８ｂがＦＥＴ５側に広がることを防いだが、
ここでは、第１の金導体３ａおよび３ｂ、第２の金導体
４ａおよび４ｂそれぞれの下層に下地金属層１２を設け
た誘電体基板１を用い、第２の金導体４ａのうち、チッ
プコンデンサ６と金ワイヤ７ａとの間の部分を削除する
ことにより、ＦＥＴ５とチップコンデンサ６との間に段
差を設けて半田８ｂが広がること防いでいる。このと
き、第２の金導体４ａは分断されるが、下地金属層１２
でつながっているため、高周波特性にはほとんど影響し
ない。この段差部は、金導体３、４のパターンを形成す
るときに同時に形成できる。
【００３９】この発明の実施の形態４によれば、実施の
形態１のＳｉＮ層９、実施の形態２の金リボン１０、実
施の形態３のエアブリッジ１１を設けるための特別の工
程を必要としないので生産上有利である。
形態１のＳｉＮ層９、実施の形態２の金リボン１０、実
施の形態３のエアブリッジ１１を設けるための特別の工
程を必要としないので生産上有利である。
【００４０】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００４１】発明の実施の形態５．図６は、発明の実施
の形態５の高周波集積回路の構成を示す断面図である。
図において、１３は下地金属層１２と金導体３、４との
間に設けられた抵抗層である。
の形態５の高周波集積回路の構成を示す断面図である。
図において、１３は下地金属層１２と金導体３、４との
間に設けられた抵抗層である。
【００４２】発明の実施の形態５においても、金導体４
の一部を除去することにより第２の金導体４ａを分断し
て凹部を設け、半田８ｂが広がること防いでいる。この
場合においても第２の金導体４ａは分断されるが、下地
金属層１２および抵抗層１３はつながっているため、高
周波特性にはほとんど影響しない。抵抗層１３を設ける
のでＦＥＴ５とチップコンデンサ６との間で抵抗を挿入
したいときに、この凹部の形成により同時に実行可能で
ある。
の一部を除去することにより第２の金導体４ａを分断し
て凹部を設け、半田８ｂが広がること防いでいる。この
場合においても第２の金導体４ａは分断されるが、下地
金属層１２および抵抗層１３はつながっているため、高
周波特性にはほとんど影響しない。抵抗層１３を設ける
のでＦＥＴ５とチップコンデンサ６との間で抵抗を挿入
したいときに、この凹部の形成により同時に実行可能で
ある。
【００４３】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００４４】発明の実施の形態６．図７は、発明の実施
の形態６の高周波集積回路の構成を示す斜視図である。
この図において、第２の金導体４ａの一部が他の部分に
比べて狭くなっている。
の形態６の高周波集積回路の構成を示す斜視図である。
この図において、第２の金導体４ａの一部が他の部分に
比べて狭くなっている。
【００４５】発明の実施の形態１においては、パッシベ
ーション膜を防波堤状に形成することによりチップコン
デンサ６を固定するために用いた半田８ｂがＦＥＴ５側
に広がること防いだが、ここでは、第２の金導体４ａの
うち、チップコンデンサ６と金ワイヤ７ａとの間の部分
の幅を他の部分に比べ狭くすることにより、半田８ｂが
広がること防いでいる。第２の金導体４ａの幅は１００
〜６００μｍ程度であるが、その狭くなっている部分は
その半分程度である。
ーション膜を防波堤状に形成することによりチップコン
デンサ６を固定するために用いた半田８ｂがＦＥＴ５側
に広がること防いだが、ここでは、第２の金導体４ａの
うち、チップコンデンサ６と金ワイヤ７ａとの間の部分
の幅を他の部分に比べ狭くすることにより、半田８ｂが
広がること防いでいる。第２の金導体４ａの幅は１００
〜６００μｍ程度であるが、その狭くなっている部分は
その半分程度である。
【００４６】ところで、半田８ａ，８ｂ，８ｃは、例え
ば、金−錫（Ａｕ−Ｓｎ）、インジウム−鉛（Ｉｎ−Ｐ
ｂ）、インジウム−鉛−銀（Ｉｎ−Ｐｂ−Ｉｎ）等の合
金半田であり、これらの半田は、一般の錫と鉛の合金半
田に比べて粘性が高く、この種の半田はその表面張力の
ために狭い部分を流れにくい。したがって、半田８ｂが
第２の金導体４ａ上をＦＥＴ５側に向かって流れたとし
ても、その途中の狭い部分で止まる。
ば、金−錫（Ａｕ−Ｓｎ）、インジウム−鉛（Ｉｎ−Ｐ
ｂ）、インジウム−鉛−銀（Ｉｎ−Ｐｂ−Ｉｎ）等の合
金半田であり、これらの半田は、一般の錫と鉛の合金半
田に比べて粘性が高く、この種の半田はその表面張力の
ために狭い部分を流れにくい。したがって、半田８ｂが
第２の金導体４ａ上をＦＥＴ５側に向かって流れたとし
ても、その途中の狭い部分で止まる。
【００４７】以上の説明からわかるように、この発明の
実施の形態６においても半田８ｂはＦＥＴ５側に流れな
い。
実施の形態６においても半田８ｂはＦＥＴ５側に流れな
い。
【００４８】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００４９】発明の実施の形態７．図８は、発明の実施
の形態７の高周波集積回路の構成を示す斜視図である。
発明の実施の形態６においては、第２の金導体４ａのう
ち、チップコンデンサ６と金ワイヤ７ａとの間の部分の
幅を他の部分に比べ狭くすることにより、半田８ｂが広
がること防いでいるが、ここでは十分に幅の狭い線路を
複数個並列に設けた構成とすることにより、同様の効果
を奏する。あるいは、第２の金導体４ａの一部をエッチ
ングにより除去することにより図８の形状を形成しても
よい。
の形態７の高周波集積回路の構成を示す斜視図である。
発明の実施の形態６においては、第２の金導体４ａのう
ち、チップコンデンサ６と金ワイヤ７ａとの間の部分の
幅を他の部分に比べ狭くすることにより、半田８ｂが広
がること防いでいるが、ここでは十分に幅の狭い線路を
複数個並列に設けた構成とすることにより、同様の効果
を奏する。あるいは、第２の金導体４ａの一部をエッチ
ングにより除去することにより図８の形状を形成しても
よい。
【００５０】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００５１】発明の実施の形態８．図９は、発明の実施
の形態８の高周波集積回路の構成を示す断面図である。
図において、１４は第２の金導体４ａ上のＦＥＴ５に対
向する位置に半田８ｂで固定された金属ブロックであ
る。金ワイヤ７ａは金属ブロック１４上にボンディング
される。
の形態８の高周波集積回路の構成を示す断面図である。
図において、１４は第２の金導体４ａ上のＦＥＴ５に対
向する位置に半田８ｂで固定された金属ブロックであ
る。金ワイヤ７ａは金属ブロック１４上にボンディング
される。
【００５２】金属ブロック１４は半田８ｂにより固定さ
れるので、半田８ｂの広がりにかかわらず金ワイヤ７ａ
を接続できる。また、固定に半田を用いるので金属ブロ
ック１４が安定し、金ワイヤの接続も安定する。
れるので、半田８ｂの広がりにかかわらず金ワイヤ７ａ
を接続できる。また、固定に半田を用いるので金属ブロ
ック１４が安定し、金ワイヤの接続も安定する。
【００５３】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００５４】発明の実施の形態９．図１０は、発明の実
施の形態９の高周波集積回路の構成を示す断面図であ
る。この図において、金リボン１０は第２の金導体４ａ
上に熱圧着される。
施の形態９の高周波集積回路の構成を示す断面図であ
る。この図において、金リボン１０は第２の金導体４ａ
上に熱圧着される。
【００５５】発明の実施の形態８においては、第２の金
導体４ａ上のＦＥＴ５に対向する位置に金属ブロック１
４を半田付けし、金属ブロック１４上に金ワイヤ７ａを
接続することにより半田８ｂの影響を避けているが、こ
こでは金属ブロック１４の代わりに金リボン１０を熱圧
着し、同様に金リボン１０の上部に金ワイヤ７ａを接続
することにより、同様の効果を奏する。
導体４ａ上のＦＥＴ５に対向する位置に金属ブロック１
４を半田付けし、金属ブロック１４上に金ワイヤ７ａを
接続することにより半田８ｂの影響を避けているが、こ
こでは金属ブロック１４の代わりに金リボン１０を熱圧
着し、同様に金リボン１０の上部に金ワイヤ７ａを接続
することにより、同様の効果を奏する。
【００５６】なお、ここではチップ部品としてＦＥＴと
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
チップコンデンサを用いたが、他のチップ部品を用いて
も、同様の効果を奏する。
【００５７】
【発明の効果】以上のように、この発明によれば、誘電
体基板と、この誘電体基板上に設けられた第１の部品及
び第２の部品と、上記誘電体基板上に形成された導体
と、上記第１の部品を上記導体に電気的に接続する金属
線とを備えた高周波集積回路において、上記導体上に、
上記第２の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凸部を設けたので、上記第２の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
体基板と、この誘電体基板上に設けられた第１の部品及
び第２の部品と、上記誘電体基板上に形成された導体
と、上記第１の部品を上記導体に電気的に接続する金属
線とを備えた高周波集積回路において、上記導体上に、
上記第２の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凸部を設けたので、上記第２の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
【００５８】また、この発明によれば、上記導体上に、
上記第２の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凹部を設けたので、上記第２の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
上記第２の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮る凹部を設けたので、上記第２の部品と上記接続点と
の距離が大きくないときでも、上記接続点に上記接合材
料が達することがない。したがって、その接続を確実に
行うことができる。すなわち、形状を小型にしつつ、金
ワイヤを半田に圧着することを避けることができて信頼
性が高い高周波集積回路を提供することができる。
【００５９】また、この発明によれば、上記誘電体基板
と上記導体との間に下地金属層および抵抗層を備え、上
記凹部を、上記導体の一部を除去して形成したので、回
路要素である抵抗を同時に形成できて製造工程上有利で
ある。
と上記導体との間に下地金属層および抵抗層を備え、上
記凹部を、上記導体の一部を除去して形成したので、回
路要素である抵抗を同時に形成できて製造工程上有利で
ある。
【００６０】また、この発明によれば、上記第２の部品
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮る狭隘部を設
けたので、導体パターンの形成と同時に上記狭隘部を形
成できて製造工程上有利である。
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮る狭隘部を設
けたので、導体パターンの形成と同時に上記狭隘部を形
成できて製造工程上有利である。
【００６１】また、この発明によれば、上記第２の部品
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮るための、上
記導体に半田付けされた金属ブロック、あるいは、熱圧
着された金リボンを備え、上記金属ブロック、あるい
は、上記金リボンに上記金属線を接続したので、上記第
２の部品と上記接続点との距離が大きくないときでも、
上記接続点に上記接合材料が達することがない。したが
って、その接続を確実に行うことができる。すなわち、
形状を小型にしつつ、金ワイヤを半田に圧着することを
避けることができて信頼性が高い高周波集積回路を提供
することができる。この発明は、部品間の間隔が狭く、
凸部等を設ける余裕がないときに特に有利である。
を固定するための接合材料が上記金属線と上記導体との
接続点に達しないように上記接合材料を遮るための、上
記導体に半田付けされた金属ブロック、あるいは、熱圧
着された金リボンを備え、上記金属ブロック、あるい
は、上記金リボンに上記金属線を接続したので、上記第
２の部品と上記接続点との距離が大きくないときでも、
上記接続点に上記接合材料が達することがない。したが
って、その接続を確実に行うことができる。すなわち、
形状を小型にしつつ、金ワイヤを半田に圧着することを
避けることができて信頼性が高い高周波集積回路を提供
することができる。この発明は、部品間の間隔が狭く、
凸部等を設ける余裕がないときに特に有利である。
【図１】 発明の実施の形態１の高周波集積回路の構成
を示す斜視図である。
を示す斜視図である。
【図２】 発明の実施の形態１の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図３】 発明の実施の形態２の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図４】 発明の実施の形態３の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図５】 発明の実施の形態４の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図６】 発明の実施の形態５の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図７】 発明の実施の形態６の高周波集積回路の構成
を示す斜視図である。
を示す斜視図である。
【図８】 発明の実施の形態７の高周波集積回路の構成
を示す斜視図である。
を示す斜視図である。
【図９】 発明の実施の形態８の高周波集積回路の構成
を示す断面図である。
を示す断面図である。
【図１０】 発明の実施の形態９の高周波集積回路の構
成を示す断面図である。
成を示す断面図である。
【図１１】 従来の高周波集積回路の構成を示す斜視図
である。
である。
【図１２】 従来の他の高周波集積回路の構成を示す斜
視図である。
視図である。
【図１３】 従来の高周波集積回路の問題点を説明する
ための斜視図である。
ための斜視図である。
１ 誘電体基板、２ 地導体、３ 第１の金導体、４
第２の金導体、５ ＦＥＴ、６ チップコンデンサ、７
金ワイヤ、８ 半田、９ ＳｉＮ層、１０金リボン、
１１ エアブリッジ、１２ 下地金属層、１３ 抵抗
層、１４ 金属ブロック。
第２の金導体、５ ＦＥＴ、６ チップコンデンサ、７
金ワイヤ、８ 半田、９ ＳｉＮ層、１０金リボン、
１１ エアブリッジ、１２ 下地金属層、１３ 抵抗
層、１４ 金属ブロック。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊山 義忠 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (11)
- 【請求項１】 誘電体基板と、この誘電体基板上に設け
られた第１の部品及び第２の部品と、上記誘電体基板上
に形成された導体と、上記第１の部品を上記導体に電気
的に接続する金属線とを備えた高周波集積回路におい
て、 上記導体上に、上記第２の部品を固定するための接合材
料が上記金属線と上記導体との接続点に達しないように
上記接合材料を遮る凸部を設けたことを特徴とする高周
波集積回路。 - 【請求項２】 上記凸部を、パッシベーション膜により
形成したことを特徴とする請求項１記載の高周波集積回
路。 - 【請求項３】 上記凸部を、金リボンを上記導体に熱圧
着して形成したことを特徴とする請求項１記載の高周波
集積回路。 - 【請求項４】 上記凸部を、上記導体の一部を上記誘電
体基板と離して形成したエアブリッジとしたことを特徴
とする請求項１記載の高周波集積回路。 - 【請求項５】 誘電体基板と、この誘電体基板上に設け
られた第１の部品及び第２の部品と、上記誘電体基板上
に形成された導体と、上記第１の部品を上記導体に電気
的に接続する金属線とを備えた高周波集積回路におい
て、 上記導体上に、上記第２の部品を固定するための接合材
料が上記金属線と上記導体との接続点に達しないように
上記接合材料を遮る凹部を設けたことを特徴とする高周
波集積回路。 - 【請求項６】 上記誘電体基板と上記導体との間に下地
金属層を備え、上記凹部を、上記導体の一部を除去して
形成したことを特徴とする請求項５記載の高周波集積回
路。 - 【請求項７】 上記誘電体基板と上記導体との間に下地
金属層および抵抗層を備え、上記凹部を、上記導体の一
部を除去して形成したことを特徴とする請求項５記載の
高周波集積回路。 - 【請求項８】 誘電体基板と、この誘電体基板上に設け
られた第１の部品及び第２の部品と、上記誘電体基板上
に形成された導体と、上記第１の部品を上記導体に電気
的に接続する金属線とを備えた高周波集積回路におい
て、 上記導体上に、上記第２の部品を固定するための接合材
料が上記金属線と上記導体との接続点に達しないように
上記接合材料を遮る狭隘部を設けたことを特徴とする高
周波集積回路。 - 【請求項９】 上記狭隘部を、上記導体の一部を除去し
て幅を狭くすることにより形成したことを特徴とする請
求項８記載の高周波集積回路。 - 【請求項１０】 誘電体基板と、この誘電体基板上に設
けられた第１の部品及び第２の部品と、上記誘電体基板
上に形成された導体と、上記第１の部品を上記導体に電
気的に接続する金属線とを備えた高周波集積回路におい
て、 上記第２の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮るための、上記導体に半田付けされた金属ブロックを
備え、上記金属ブロックに上記金属線を接続したことを
特徴とする高周波集積回路。 - 【請求項１１】 誘電体基板と、この誘電体基板上に設
けられた第１の部品及び第２の部品と、上記誘電体基板
上に形成された導体と、上記第１の部品を上記導体に電
気的に接続する金属線とを備えた高周波集積回路におい
て、 上記第２の部品を固定するための接合材料が上記金属線
と上記導体との接続点に達しないように上記接合材料を
遮るための、上記導体に熱圧着された金リボンを備え、
上記金リボンに上記金属線を接続したことを特徴とする
高周波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8059462A JPH09252080A (ja) | 1996-03-15 | 1996-03-15 | 高周波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8059462A JPH09252080A (ja) | 1996-03-15 | 1996-03-15 | 高周波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252080A true JPH09252080A (ja) | 1997-09-22 |
Family
ID=13114014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8059462A Abandoned JPH09252080A (ja) | 1996-03-15 | 1996-03-15 | 高周波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252080A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116034A (ja) * | 2005-10-24 | 2007-05-10 | Nichia Chem Ind Ltd | 半導体発光装置 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| EP1975993A1 (de) * | 2007-03-29 | 2008-10-01 | ABB Technology AG | Lötstoppmittel |
| JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
| JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
| JP2009094400A (ja) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1996
- 1996-03-15 JP JP8059462A patent/JPH09252080A/ja not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116034A (ja) * | 2005-10-24 | 2007-05-10 | Nichia Chem Ind Ltd | 半導体発光装置 |
| EP1975993A1 (de) * | 2007-03-29 | 2008-10-01 | ABB Technology AG | Lötstoppmittel |
| JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| JP2009094400A (ja) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629241A (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| US8153476B2 (en) | Electronic component and method of manufacturing the same | |
| US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
| JP4558539B2 (ja) | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 | |
| JPH05283487A (ja) | 高周波信号用配線及びそのボンディング装置 | |
| JPH05109813A (ja) | 半導体装置 | |
| JPH09252080A (ja) | 高周波集積回路 | |
| US6884656B2 (en) | Semiconductor device having a flip-chip construction | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| JP2002164658A (ja) | モジュール基板 | |
| JP3940026B2 (ja) | 電子回路ユニットの製造方法 | |
| JP3430916B2 (ja) | 半導体装置の製造方法 | |
| JP2520584B2 (ja) | 半導体装置 | |
| JP2971624B2 (ja) | 半導体集積回路装置およびこれを用いた半導体装置 | |
| JP2507447B2 (ja) | 半導体集積回路装置 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JP3879267B2 (ja) | 電子部品およびその製造方法 | |
| JP2000049256A (ja) | 半導体装置の構造及び製造方法 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JP3034376B2 (ja) | 半導体集積回路装置 | |
| JP2919159B2 (ja) | ＧａＡｓショットキー障壁電界効果トランジスタ及びその製造方法 | |
| JP2004179751A (ja) | 弾性表面波装置 | |
| JPH07321150A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002280386A (ja) | 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040929 |