JP2520527Y2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2520527Y2 JP2520527Y2 JP1990102383U JP10238390U JP2520527Y2 JP 2520527 Y2 JP2520527 Y2 JP 2520527Y2 JP 1990102383 U JP1990102383 U JP 1990102383U JP 10238390 U JP10238390 U JP 10238390U JP 2520527 Y2 JP2520527 Y2 JP 2520527Y2
- Authority
- JP
- Japan
- Prior art keywords
- island
- bonding
- lead frame
- suspension
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、アイランドを支持するアイランド吊り上
と、該アイランド上に実装されるチップのアース用ボン
ディングパッドとを電気的にワイヤボンディング接続す
るリードフレームに関するものである。
と、該アイランド上に実装されるチップのアース用ボン
ディングパッドとを電気的にワイヤボンディング接続す
るリードフレームに関するものである。
従来、このようなリードフレームは、例えば第３図に
示すように構成されている。即ち、第３図において、リ
ードフレーム１は、アイランド２を支持するアイランド
吊り上３と、該アイランド２の周りに配設された複数
個、図示の場合６個のインナーリード4a,4b,4c,4d,4e,4
fとから構成され、アイランド２上にチップ６が実装さ
れるようになっている。
示すように構成されている。即ち、第３図において、リ
ードフレーム１は、アイランド２を支持するアイランド
吊り上３と、該アイランド２の周りに配設された複数
個、図示の場合６個のインナーリード4a,4b,4c,4d,4e,4
fとから構成され、アイランド２上にチップ６が実装さ
れるようになっている。
このようなリードフレーム１において、アースをとる
場合、アイランド２のGNDピンとしたいインナーリー
ド、特にチップ６のボンディングパッド6aの近傍、例え
ばインナーリード4bをアイランド２に連結しておき、該
ボンディングパッド6aとインナーリード4bとをワイヤボ
ンディング５により接続していた。
場合、アイランド２のGNDピンとしたいインナーリー
ド、特にチップ６のボンディングパッド6aの近傍、例え
ばインナーリード4bをアイランド２に連結しておき、該
ボンディングパッド6aとインナーリード4bとをワイヤボ
ンディング５により接続していた。
しかしながら、このような構成のリードフレーム１に
おいては、チップ６上のボンディングパッド6aが、ワイ
ヤボンディング５により、GNDピンとしたいインナーリ
ード4bに接続されていることから、該チップ６の他のボ
ンディングパッド（図示せず）と他のインナーリードと
をワイヤボンディングにより接続した場合に、これらの
ワイヤボンディングが、該他のボンディングパッドの配
置状態によっては、重なり合い、互いに交錯して、上述
したアース用のワイヤボンディング５と接触し、電気的
にショートしたりして不良品となってしまうことがあ
る。従って、上記ボンディングパッド6a及び他のボンデ
ィングパッドの配置が制限されることになり、設計の自
由度が減少することになる。
おいては、チップ６上のボンディングパッド6aが、ワイ
ヤボンディング５により、GNDピンとしたいインナーリ
ード4bに接続されていることから、該チップ６の他のボ
ンディングパッド（図示せず）と他のインナーリードと
をワイヤボンディングにより接続した場合に、これらの
ワイヤボンディングが、該他のボンディングパッドの配
置状態によっては、重なり合い、互いに交錯して、上述
したアース用のワイヤボンディング５と接触し、電気的
にショートしたりして不良品となってしまうことがあ
る。従って、上記ボンディングパッド6a及び他のボンデ
ィングパッドの配置が制限されることになり、設計の自
由度が減少することになる。
本考案は、上述の点に鑑み、アース用のワイヤボンデ
ィングが他のボンディングパッドに対して接触するよう
なことがなく、従ってこれらのボンディングパッドの配
置が大きな自由度で設計され得るようにしたリードフレ
ームを提供することを目的としている。
ィングが他のボンディングパッドに対して接触するよう
なことがなく、従ってこれらのボンディングパッドの配
置が大きな自由度で設計され得るようにしたリードフレ
ームを提供することを目的としている。
上記目的は本考案によれば、アイランドを支持するア
イランド吊り上と、該アイランドの周りに配置された複
数個のイナンーリードとを含むリードフレームにおい
て、上記インナーリードの何れか一つを予め上記アイラ
ンド吊り上に対して連結させてアース用のインナーリー
ドとすると共に、上記アイランド吊り上のうち、上記ア
イランドに隣接した少なくとも基部を膨出形成して幅広
のボンディング箇所を形成し、上記アイランド上に実装
されるチップのアース用ボンディングパッドとアイラン
ド吊りの上記ボンディング箇所とをワイヤボンディング
接続して、上記チップのアースを上記アイランドを介し
て上記インナーリードから取り出したことを特徴とする
リードフレームにより、達成される。
イランド吊り上と、該アイランドの周りに配置された複
数個のイナンーリードとを含むリードフレームにおい
て、上記インナーリードの何れか一つを予め上記アイラ
ンド吊り上に対して連結させてアース用のインナーリー
ドとすると共に、上記アイランド吊り上のうち、上記ア
イランドに隣接した少なくとも基部を膨出形成して幅広
のボンディング箇所を形成し、上記アイランド上に実装
されるチップのアース用ボンディングパッドとアイラン
ド吊りの上記ボンディング箇所とをワイヤボンディング
接続して、上記チップのアースを上記アイランドを介し
て上記インナーリードから取り出したことを特徴とする
リードフレームにより、達成される。
この考案によれば、アイランド上に実装されるチップ
のアース用のボンディングパッドを、アイランド吊り上
に対して、ワイヤボンディングにより接続することによ
り、このワイヤボンディングは、該アイランドの周りに
配設されたインナーリードから隔置されることになり、
該アイランドの他のボンディングパッドとインナーリー
ドとを接続するためのワイヤボンディングが、前記アー
ス用のワイヤボンディングに接触するようなことはな
く、従って、他のボンディングパッドの配置が、アース
用のワイヤボンディングによって制限されるようなこと
がなくなり、大きな自由度で設計され得ることになる。
また、アイランド吊り上の少なくとも基部を膨出形成し
て、幅広のボンディング箇所が形成されるため、ワイヤ
ボンディングの溶着の際に作業性が良く、確実に溶着さ
れて電気的に導通不良を防ぐことができる。
のアース用のボンディングパッドを、アイランド吊り上
に対して、ワイヤボンディングにより接続することによ
り、このワイヤボンディングは、該アイランドの周りに
配設されたインナーリードから隔置されることになり、
該アイランドの他のボンディングパッドとインナーリー
ドとを接続するためのワイヤボンディングが、前記アー
ス用のワイヤボンディングに接触するようなことはな
く、従って、他のボンディングパッドの配置が、アース
用のワイヤボンディングによって制限されるようなこと
がなくなり、大きな自由度で設計され得ることになる。
また、アイランド吊り上の少なくとも基部を膨出形成し
て、幅広のボンディング箇所が形成されるため、ワイヤ
ボンディングの溶着の際に作業性が良く、確実に溶着さ
れて電気的に導通不良を防ぐことができる。
以下、図面に示した一実施例に基づいて本考案をさら
に詳細に説明する。
に詳細に説明する。
第１図は本考案によるリードフレームの一実施例を示
しており、リードフレーム10は、アイランド11を支持す
るアイランド吊り上12と、該アイランド11の周りに配設
された複数個、図示の場合６個のインナーリード13a,13
b,13c,13d,13e,13fとから構成され、アイランド11上に
チップ（半導体）15が実装される。
しており、リードフレーム10は、アイランド11を支持す
るアイランド吊り上12と、該アイランド11の周りに配設
された複数個、図示の場合６個のインナーリード13a,13
b,13c,13d,13e,13fとから構成され、アイランド11上に
チップ（半導体）15が実装される。
以上の構成は、第３図に示した従来のリーブフレーム
１と同様の構成であるが、本考案によるリードフレーム
10においては、さらに上記アイランド吊り上12上にて、
そのアイランド11に隣接した領域に、即ち基部を膨出形
成してボンディング箇所12aが形成されている。
１と同様の構成であるが、本考案によるリードフレーム
10においては、さらに上記アイランド吊り上12上にて、
そのアイランド11に隣接した領域に、即ち基部を膨出形
成してボンディング箇所12aが形成されている。
尚、ボンディング箇所12aは、以下に述べるワイヤボ
ンディングの溶着に際し、その作業性を良くすると共
に、確実に溶着されて電気的に導通不良を防ぐためのも
ので、全体的にボンディング箇所と同じ幅で幅広に形成
しても良い。
ンディングの溶着に際し、その作業性を良くすると共
に、確実に溶着されて電気的に導通不良を防ぐためのも
ので、全体的にボンディング箇所と同じ幅で幅広に形成
しても良い。
本考案によるリーブフレーム10は以上のように構成さ
れており、アースをとる場合には、アースリードとさ
れ、GNDピンとされるべきインナーリードを、図の場
合、斜線で示す部位の内何れか一つを予めアイランド吊
り上12に対して連結されておくと共に、アイランド11上
に実装されるチップ15上のボンデァングパッド15aと、
上記アイランド吊り上12のボンディング箇所12aとを、
ワイヤボンディング14により接続することにより、該ア
イランド吊り上12がGNDピンとされる。従って、該ボン
ディングパッド15aをアイランド吊り上12上に形成され
たボンディング箇所12aに近接して配設しておけば、該
ボンディングパッド15aと上記ボンディング箇所12aと
は、各インナーリードから隔置された位置にて、比較的
短い距離でワイヤボンディング14により接続されること
になり、かくして、該アイランド11上に実装されるチッ
プ15の図示しない他のボンディングパッドと各インナー
リドとのワイヤボンディングが、該アース用のワイヤボ
ンディング14に接触するようなことが排除され得る。
れており、アースをとる場合には、アースリードとさ
れ、GNDピンとされるべきインナーリードを、図の場
合、斜線で示す部位の内何れか一つを予めアイランド吊
り上12に対して連結されておくと共に、アイランド11上
に実装されるチップ15上のボンデァングパッド15aと、
上記アイランド吊り上12のボンディング箇所12aとを、
ワイヤボンディング14により接続することにより、該ア
イランド吊り上12がGNDピンとされる。従って、該ボン
ディングパッド15aをアイランド吊り上12上に形成され
たボンディング箇所12aに近接して配設しておけば、該
ボンディングパッド15aと上記ボンディング箇所12aと
は、各インナーリードから隔置された位置にて、比較的
短い距離でワイヤボンディング14により接続されること
になり、かくして、該アイランド11上に実装されるチッ
プ15の図示しない他のボンディングパッドと各インナー
リドとのワイヤボンディングが、該アース用のワイヤボ
ンディング14に接触するようなことが排除され得る。
第２図は、本考案による他の実施例を示しており、こ
のリードフレーム20は、アイランド吊り上12のボンディ
ング箇所12aから外方に延びている延長部分12bが、クラ
ンク状に形成されていることを除いては、第１図のリー
ドフレーム10と同様の構成である。このリードフレーム
20の場合、所定のボンディング作業の後、樹脂モールド
等によりパッケージングする際に、該クランク状の延長
部分12bの外側までパッケージングすることにより（一
点鎖線で示す）、該延長部分12bを介してパッケージ内
に湿気が侵入し難くなり、アイランド11の水分による酸
化等の劣化が防止され得ることとなる。
のリードフレーム20は、アイランド吊り上12のボンディ
ング箇所12aから外方に延びている延長部分12bが、クラ
ンク状に形成されていることを除いては、第１図のリー
ドフレーム10と同様の構成である。このリードフレーム
20の場合、所定のボンディング作業の後、樹脂モールド
等によりパッケージングする際に、該クランク状の延長
部分12bの外側までパッケージングすることにより（一
点鎖線で示す）、該延長部分12bを介してパッケージ内
に湿気が侵入し難くなり、アイランド11の水分による酸
化等の劣化が防止され得ることとなる。
以上述べたように、本考案によれば、アース用のワイ
ヤボンディングが他のボンディングパッドに対して接触
することなく、これらのボンディングパッドの配置が大
きな自由度で設計され得る極めて優れたリードフレーム
が提供され得ることになる。また、アイランド吊り上の
少なくとも基部を膨出形成して、幅広のボンディング箇
所が形成されるため、ワイヤボンディングの溶着の際に
作業性が良く、確実に溶着されて電気的に導通不良を防
ぐことができる。
ヤボンディングが他のボンディングパッドに対して接触
することなく、これらのボンディングパッドの配置が大
きな自由度で設計され得る極めて優れたリードフレーム
が提供され得ることになる。また、アイランド吊り上の
少なくとも基部を膨出形成して、幅広のボンディング箇
所が形成されるため、ワイヤボンディングの溶着の際に
作業性が良く、確実に溶着されて電気的に導通不良を防
ぐことができる。
第１図は本考案によるリードフレームの一実施例を示す
平面図、第２図は本考案によるリードフレームの他の実
施例を示す平面図、第３図は従来のリードフレームの一
例を示す平面図である。 10……リーブフレーム、11……アイランド、11a……ボ
ンディングパッド、12……アイランド吊り上、12a……
ボンディング箇所、12b……延長部分、13a,13b,13c,13
d,13e,13f……インナーリード、14……ワイヤボンディ
ング、20……リードフレーム、15……チップ。
平面図、第２図は本考案によるリードフレームの他の実
施例を示す平面図、第３図は従来のリードフレームの一
例を示す平面図である。 10……リーブフレーム、11……アイランド、11a……ボ
ンディングパッド、12……アイランド吊り上、12a……
ボンディング箇所、12b……延長部分、13a,13b,13c,13
d,13e,13f……インナーリード、14……ワイヤボンディ
ング、20……リードフレーム、15……チップ。
Claims (1)
- 【請求項１】アイランドを支持するアイランド吊り上
と、該アイランドの周りに配設された複数個のインナー
リードとを含むリードフレームにおいて、上記インナー
リードの何れか一つを予め上記アイランド吊り上に対し
て連結させてアース用のインナーリードとすると共に、
上記アイランド吊り上のうち、上記アイランドに隣接し
た少なくとも基部を膨出形成して幅広のボンディング箇
所を形成し、上記アイランド上に実装されるチップのア
ース用ボンディングパッドとアイランド吊りの上記ボン
ディング箇所とをワイヤボンディング接続して、上記チ
ップのアースを上記アイランドを介して上記インナーリ
ードから取り出したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990102383U JP2520527Y2 (ja) | 1990-09-29 | 1990-09-29 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990102383U JP2520527Y2 (ja) | 1990-09-29 | 1990-09-29 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0459956U JPH0459956U (ja) | 1992-05-22 |
| JP2520527Y2 true JP2520527Y2 (ja) | 1996-12-18 |
Family
ID=31846594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990102383U Expired - Lifetime JP2520527Y2 (ja) | 1990-09-29 | 1990-09-29 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520527Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2735509B2 (ja) * | 1994-08-29 | 1998-04-02 | アナログ デバイセス インコーポレーテッド | 改善された熱放散を備えたｉｃパッケージ |
| JP4590961B2 (ja) * | 2004-07-20 | 2010-12-01 | 株式会社デンソー | 電子装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910249A (ja) * | 1982-07-09 | 1984-01-19 | Nec Corp | 半導体装置用リ−ドフレ−ム |
| JPS6070755A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS60105747A (ja) * | 1983-11-14 | 1985-06-11 | 株式会社イナックス | タイルパネル構成体を利用した吊天井構造 |
| JPS60123046A (ja) * | 1983-12-07 | 1985-07-01 | Toshiba Corp | 半導体装置 |
| JPS60119756U (ja) * | 1984-01-20 | 1985-08-13 | 三洋電機株式会社 | リ−ドフレ−ム |
| JPS639149U (ja) * | 1986-07-03 | 1988-01-21 | ||
| JP2539611B2 (ja) * | 1986-10-27 | 1996-10-02 | ロ−ム株式会社 | 半導体装置の製造方法 |
| JPH01143246A (ja) * | 1987-11-30 | 1989-06-05 | Nec Corp | 半導体装置 |
| JPH01244654A (ja) * | 1988-03-25 | 1989-09-29 | Nec Kyushu Ltd | リードフレーム |
| JPH02174254A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | Ｉｃパッケージ |
-
1990
- 1990-09-29 JP JP1990102383U patent/JP2520527Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459956U (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907769A (en) | Leads under chip in conventional IC package | |
| KR0149798B1 (ko) | 반도체 장치 및 그 제조방법과 리드프레임 | |
| KR940022767A (ko) | 플래그가 없는 반도체 장치 및 그 제조방법 | |
| JP2520527Y2 (ja) | リードフレーム | |
| JPH0760837B2 (ja) | 樹脂封止型半導体装置 | |
| JP2520527Z (ja) | ||
| JPH0233961A (ja) | リードフレーム | |
| JP2803642B2 (ja) | 半導体装置 | |
| JP2539611B2 (ja) | 半導体装置の製造方法 | |
| JPH0451487Y2 (ja) | ||
| JPS60101938A (ja) | 半導体装置 | |
| JPH0546280Y2 (ja) | ||
| JPH048446U (ja) | ||
| JPH02143449A (ja) | 半導体封止容器 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH0741158Y2 (ja) | 半導体装置 | |
| KR0156335B1 (ko) | 타이 바를 이용한 반도체 칩 패키지 | |
| JPH06326235A (ja) | 半導体装置 | |
| JP2520612Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH11121677A (ja) | 樹脂封止型半導体装置 | |
| JPS62119933A (ja) | 集積回路装置 | |
| JPS63272062A (ja) | リ−ドフレ−ム | |
| JPH04150065A (ja) | 半導体パッケージ用リードフレーム | |
| JPH038112B2 (ja) | ||
| JPH04134853A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |