JP2519651Y2 - 樹脂封止型マルチチップパッケージのリードフレーム - Google Patents

樹脂封止型マルチチップパッケージのリードフレーム

Info

Publication number
JP2519651Y2
JP2519651Y2 JP4757690U JP4757690U JP2519651Y2 JP 2519651 Y2 JP2519651 Y2 JP 2519651Y2 JP 4757690 U JP4757690 U JP 4757690U JP 4757690 U JP4757690 U JP 4757690U JP 2519651 Y2 JP2519651 Y2 JP 2519651Y2
Authority
JP
Japan
Prior art keywords
lead frame
resin
lead
islands
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4757690U
Other languages
English (en)
Other versions
JPH048446U (ja
Inventor
秀史 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP4757690U priority Critical patent/JP2519651Y2/ja
Publication of JPH048446U publication Critical patent/JPH048446U/ja
Application granted granted Critical
Publication of JP2519651Y2 publication Critical patent/JP2519651Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、複数の半導体チップを搭載した樹脂封止型
マルチチップパッケージに関するもので、特にこの種マ
ルチチップパッケージのリードフレームの改良に関す
る。
(従来の技術) 従来、上記した樹脂封止型マルチチップパッケージの
リードフレームは、特開昭63-311748号公報に開示され
ているように、その中央部に配設したアイランドの周縁
に対向して外部端子にそれぞれ接続される内部リードを
同リードフレームのタイバーに一体的に形成している。
かかる構成のリードフレームを用いて同リードフレーム
のアイランドにそれぞれ搭載した半導体チップの各電極
の一部を公知の熱圧着方式あるいは超音波併用熱圧着方
式のワイヤボンダにより互いに直接接続する場合には、
接続用ワイヤの一端に形成したボールが熱圧着される電
極側の接着強度に比して同接続ワイヤの他端が熱圧着さ
れる側の接着強度が劣ることとなる。
しかして、上記公開公報においては第3図に示したよ
うに、互いに隣接するアイランド20a,20b間に内部リー
ド21の一つを介在させて同内部リードにアイランド20a,
20bに搭載された各半導体チップの電極を共通に接続す
る方法が提案されている。
(考案が解決しようとする課題) 上記公開公報に示されたように各半導体チップの電極
の一部を内部リードの一つに共通に接続した場合には、
共通接続した内部リードがその外部端子によって引き出
されるため、回路の配線容量が増大して信号処理速度が
低下したり、外部雑音による影響を受けて回路が誤動作
を起こすという問題が発生する。また、前記内部リード
の外部端子が不要に引き出されることにより、マルチチ
ップパッケージの端子数が増加して同パッケージの形状
が大型になるという問題がある。
本考案は、上記の問題に対処するため、ワイヤボンデ
ィングによって互いに接続した各半導体チップの電極接
着部の接着強度が劣ることなくかつ上述した回路の配線
容量の増大や外部雑音による影響等をなくし、マルチチ
ップパッケージを小型にしうるリードフレームをここに
提供しようとするものである。
(課題を解決するための手段) 本考案の特徴は、半導体チップを搭載するための複数
のアイランドをその中央部に互いに隣接して配設し、こ
れら各アイランドの周縁にそれぞれ対向してタイバーを
介してその各外端に外部端子を一体的に形成してなる複
数の内部リードの各内端が位置するように形成してなる
樹脂封止型マルチチップパッケージのリードフレームに
おいて、互いに隣接する前記アイランドの間に同アイラ
ンドに搭載した前記半導体チップの各電極にワイヤボン
ドによって共通に接続される中継用リードを配設し、該
中継用リードの外端を前記内部リードの配設位置とは異
なる位置にて前記タイバーに切断可能に一体的に形成し
たことにある。
(作用) 以上のように構成したマルチチップパッケージのリー
ドフレームにおいて、その各アイランドに予め搭載され
た半導体チップをワイヤボンダによって相互に接続する
場合には、接続用ワイヤの一端に形成されたボールが各
半導体チップの電極上に熱圧着された後、同接続用ワイ
ヤの他端が共通の中継用リードに熱圧着される。かかる
熱圧着ボンディング工程において、各接続用ワイヤの他
端と中継用リードとの接触面積はボールと各半導体チッ
プとの接触面積に較べて小さいが、中継用リードには接
続用ワイヤと同質の貴金属の鍍金が施されているので接
続用ワイヤとの接着性がよく、その強度は半導体チップ
との接着強度と同程度になる。熱圧着ボンディング工程
の終了後にリードフレームはその所定の部分を所定の封
止用樹脂により樹脂封止され、その各内部リードがタイ
バーから切り離されたとき、中継用リードはそれに隣接
する内部リードの中間にて封止樹脂内に埋め込まれ外部
に現れることはない。
(考案の効果) 上記したリードフレームを使用して製作した樹脂封止
型マルチチップパッケージにおいては、半導体チップの
電極を相互に接続する共通の中継用リードは外部端子と
して外部に引き出されないので配線容量の増加や外部雑
音により悪影響をもたらすことなく、また同中継用リー
ドは内部リードの中間にて樹脂封止により封止部内に保
持されるので、外部端子数を増加させることがなく、パ
ッケージの小型化に寄与する。
(実施例) 本考案の一実施例を図面に基いて説明すると、第1図
は本考案にかかる樹脂封止型マルチチップパッケージ用
のリードフレーム10(以下リードフレームという)を示
す。リードフレーム10は、通常42アロイ、銅等の金属薄
板をプレス加工等により所定の形状に打ち抜き成形し、
その表面に金,銀等の貴金属の鍍金を施して形成され
る。しかして、このリードフレーム10は、中央部に互い
に隣接して配設した複数の半導体チップ17を搭載するア
イランド13a,13bと、これら各アイランドの周縁にそれ
ぞれ対向して設けた複数の内部リード11と、同内部リー
ドの外端にタイバー16を介してそれぞれ一体的に形成し
た外部端子12と、アイランド13a,13bの間に配設され半
導体チップ17a,17bの電極17c間を中継して接続する複数
の中継用リード14と、アイランド13a,13bを補強する吊
りリード15を備えている。かかる構成のリードフレーム
10において、タイバー16に一体的に形成した中継用リー
ド14の外端部分は、予めエッチング処理等により他のリ
ード部分より厚みを薄くしておくと、樹脂封止工程の
後、封止用治具からはみ出した樹脂をレジンカットパン
チによって削除する際に、中継用リード14の外端部分を
タイバー16から容易に切断することができるので、リー
ドフレーム切断用の新たな金型等を用意する必要はな
い。
なお、半導体チップ17a,17bは、その表面に配線接続
用の電極として薄膜で形成された電極17c(通常はアル
ミニウム電極である)を備えている。
次に、リードフレーム10を用いた半導体チップ17a,17
bの組み付け工程について説明する。最初に、ダイボン
ダを用いて所定条件下にて所定の半導体チップ17a,17b
をリードフレーム10のアイランド13a,13b上に導電性樹
脂又は導電性ペーストあるいは共晶法により接着させ
る。
この接着工程完了後に、各半導体チップ17a,17bのア
ルミニウム電極17cと内部リード11間の配線接続を所定
条件下Au等の接続用ワイヤ18(例えば25ミクロン径)に
よりワイヤボンダを用いて行う。同時に各半導体チップ
17a,17bのアルミニウム電極17c間の接続を中継用リード
14を介して行う。ワイヤボンダは熱圧着方式あるいは超
音波を併用した熱圧着方式が採用される。ワイヤボンデ
ィングは、接続用ワイヤ18の先端に電気トーチ等により
ボールの形成された側をアルミニニウム電極17c上に熱
圧着し、接続用ワイヤ18の他端(ボールが形成されてい
ない)を中継用リード14上に熱圧着する。ここで、リー
ドフレーム10には上記したように貴金属の鍍金が施され
ているので、アルミニウム電極17c上に較べてAu等の接
続用ワイヤ18との接着性がよく、ボンディングを行った
場合に、接続用ワイヤ18の他端の接触面積の方が、ボー
ル側の接着面積より小さいにも拘らず両者同程度の接着
強度となる。従って、半導体チップ17a,17bの電極17c間
を直接ワイヤボンディングで接続する場合に較べ、中継
用リード14を介して電極間の接続を行なうほうが高い接
着強度を得ることができ、信頼性の高い半導体チップ17
a,17b間の配線接続を達成することができる。
次に、モールド装置を用いて所定条件の基、所定のモ
ールド樹脂により配線の完了したリードフレーム10の第
1図の点線部分19内に樹脂封止し、封止用治具からはみ
出した樹脂をレジンカットパンチにより除去する。その
後、リードフレーム10のタイバー16を所定の切断機によ
り切断して、単一のマルチチップパッケージに分離す
る。
このように、本考案に係るリードフレーム10を使用し
て製作した樹脂封止型マルチチップパッケージにおいて
は、半導体チップの電極を相互に接続する共通の中継用
リードが封止樹脂内に保持され外部端子として外部に引
き出されることがないので、配線容量の増加や外部雑音
により悪影響をもたらすことがなく、また、中継用リー
ドが内部リードの中間にて封止樹脂により封止部内に保
持されるので、パッケージの端子数を増加させることが
なく、パッケージの小型化に寄与する。
【図面の簡単な説明】
第1図は本考案にかかるマルチチップパッケージのリー
ドフレームの平面図、第2図はマルチチップパッケージ
のリードフレームに半導体チップを組み付けて接続用ワ
イヤにより配線した状態を示す組付け図、第3図は従来
のマルチチップパッケージのリードフレームの平面図で
ある。 符号の説明 10……樹脂封止型マルチチップパッケージのリードフレ
ーム、11……内部リード、12……外部端子、13a,13b…
…アイランド、14……中継用リード、15……吊りリー
ド、16……タイバー、17a,17b……半導体チップ、17c…
…アルミニウム電極(電極)、18……接続用ワイヤ、19
……樹脂封止部。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】半導体チップを搭載するための複数のアイ
    ランドをその中央部に互いに隣接して配設し、これら各
    アイランドの周縁にそれぞれ対向してタイバーを介して
    その各外端に外部端子を一体的に形成してなる複数の内
    部リードの各内端が位置するように形成してなる樹脂封
    止型マルチチップパッケージのリードフレームにおい
    て、互いに隣接する前記アイランドの間に同アイランド
    に搭載した前記半導体チップの各電極にワイヤボンドに
    よって共通に接続される中継用リードを配設し、該中継
    用リードの外端を前記内部リードの配設位置とは異なる
    位置にて前記タイバーに切断可能に一体的に形成したこ
    とを特徴とする樹脂封止型マルチチップパッケージのリ
    ードフレーム。
JP4757690U 1990-05-07 1990-05-07 樹脂封止型マルチチップパッケージのリードフレーム Expired - Lifetime JP2519651Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4757690U JP2519651Y2 (ja) 1990-05-07 1990-05-07 樹脂封止型マルチチップパッケージのリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4757690U JP2519651Y2 (ja) 1990-05-07 1990-05-07 樹脂封止型マルチチップパッケージのリードフレーム

Publications (2)

Publication Number Publication Date
JPH048446U JPH048446U (ja) 1992-01-27
JP2519651Y2 true JP2519651Y2 (ja) 1996-12-11

Family

ID=31563627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4757690U Expired - Lifetime JP2519651Y2 (ja) 1990-05-07 1990-05-07 樹脂封止型マルチチップパッケージのリードフレーム

Country Status (1)

Country Link
JP (1) JP2519651Y2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147589A (ja) * 2006-12-13 2008-06-26 Toyota Motor Corp 電子部品
JP5834647B2 (ja) * 2011-09-07 2015-12-24 大日本印刷株式会社 リードフレームおよびその製造方法
US11227822B2 (en) 2018-04-19 2022-01-18 Rohm Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010967A (ja) * 1973-05-28 1975-02-04
JPH01308058A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 電子装置

Also Published As

Publication number Publication date
JPH048446U (ja) 1992-01-27

Similar Documents

Publication Publication Date Title
KR970011649B1 (ko) 반도체 장치의 제조방법
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
US20090014848A1 (en) Mixed Wire Semiconductor Lead Frame Package
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP4547086B2 (ja) 半導体装置
JP2519651Y2 (ja) 樹脂封止型マルチチップパッケージのリードフレーム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JPH0621305A (ja) 半導体装置
JP2564596B2 (ja) 半導体装置の製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JPS62287657A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPS5930538Y2 (ja) 半導体装置
JP3891772B2 (ja) 半導体装置
JP2681145B2 (ja) 樹脂封止半導体装置
JPH0547464Y2 (ja)
JPH0750384A (ja) マルチチップ半導体装置およびその製造方法
JP2564595B2 (ja) 半導体装置の製造方法
JPH05243307A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term