JP2508612Y2 - リ―ドフレ―ム - Google Patents

リ―ドフレ―ム

Info

Publication number
JP2508612Y2
JP2508612Y2 JP1989142186U JP14218689U JP2508612Y2 JP 2508612 Y2 JP2508612 Y2 JP 2508612Y2 JP 1989142186 U JP1989142186 U JP 1989142186U JP 14218689 U JP14218689 U JP 14218689U JP 2508612 Y2 JP2508612 Y2 JP 2508612Y2
Authority
JP
Japan
Prior art keywords
mounting surface
die pad
back surface
chip mounting
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1989142186U
Other languages
English (en)
Other versions
JPH0381641U (ja
Inventor
寿樹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1989142186U priority Critical patent/JP2508612Y2/ja
Publication of JPH0381641U publication Critical patent/JPH0381641U/ja
Application granted granted Critical
Publication of JP2508612Y2 publication Critical patent/JP2508612Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は樹脂封止される半導体チップのリードフレー
ムに関する。
〔考案の概要〕 本考案は、樹脂封止される半導体チップのリードフレ
ームにおいて、ダイパッド部を半導体チップの搭載面か
ら裏面にプレスし、それ以外のリード部等の部分はその
反対方向にプレスして、それぞれ打抜き加工することに
より、樹脂封止後のクラックの発生を制御するものであ
る。
〔従来の技術〕
IC,LSI等の半導体チップのパッケージングとして、樹
脂封止されるものが知られる。
第6図は樹脂封止された従来のICパッケージの断面図
である。リードフレームは、プレス加工によって打ち抜
かれており、ダイパッド部61やリード部62に加工されて
いる。板状のダイパッド部61のチップの搭載面66には、
半導体チップ63がダイボンディングされており、その半
導体チップ63の表面のボンディングパッド部から上記リ
ード部62のインナーリード部69へワイヤ64が結線されて
いる。樹脂65は、半導体チップ63,ワイヤ64,ダイパッド
部61を封止し、さらにリード部62のインナーリード部69
を封止している。
〔考案が解決しようとする課題〕
このように樹脂65に封止されるリードフレームは、ワ
イヤ64をインナーリード部69へワイヤーボンディングす
る際に、ボンドがリードの端部からずれ落ちるのを嫌っ
て、バリ66が出ている面が上向きになるように使用され
ている。すなわち、リードフレームのプレス加工は、チ
ップの搭載面66の裏面67側から、搭載面66へ打ち抜かれ
るように行われ、打ち抜いた孔の端部では、チップの搭
載面66から突出するようなバリ68が形成される。このバ
リ68により、インナーリード部では凹部が形成され、ボ
ンドの脱落が防止される。
ところが、ダイパッド部61のチップの搭載面66側にバ
リ68が出ている場合、樹脂65で封止した後に、そのダイ
パッド部61のバリ68からパッケージクラック60が発生す
る。これはバリ68の部分が突出しているために、樹脂65
の応力が集中することによる。このようなパッケージク
ラック60が発生した場合、半導体チップ63とリード部62
を結ぶワイヤ64が断線することがあり、そのパッケージ
クラック60の発生を防止する必要がある。
そこで、本考案は上述の技術的な課題に鑑み、ワイヤ
の断線を促すようなパッケージクラックの発生を防止す
るリードフレームの提供を目的とする。
〔問題点を解決するための手段〕
上述の目的を達成するために提案される本考案は、上
記半導体チップが搭載されこの半導体チップと共に樹脂
封止されるリードフレームにおいて、上記半導体チップ
の搭載面からその裏面側に向かってプレスにより打ち抜
かれ、上記裏面側にバリが形成されてなるダイパッド部
と、上記搭載面の裏面側から上記搭載面に向かってプレ
スにより打ち抜かれ、上記搭載面側にバリが形成された
インナーリード部とを備えてなるものである。
〔作用〕
ダイパッド部では、半導体チップの搭載面から裏面へ
プレスされて打抜き加工される。このためダイパッド部
ではバリが突出する面が裏面側になる。その結果、仮に
バリの部分で樹脂の応力が集中してパッケージクラック
が発生した場合でも、そのパッケージクラックは裏面側
で発生し、ワイヤの存在するチップの搭載面側では発生
しない。同時に、インナーリード部は、上記搭載面の裏
面から上記搭載面へプレス加工されているために、バリ
は搭載面側に発生する。従って、インナーリード部にお
けるボンドの脱落等はない。
〔実施例〕
本考案の好適な実施例を図面を参照しながら説明す
る。
第1の実施例 本実施例は長方形のダイパッド部を有するリードフレ
ームの例である。
その平面形状を第1図に示す。本実施例のリードフレ
ーム1は、板状の鉄・ニッケル系の合金をプレス加工し
て形成された長方形のダイパッド部2を有している。こ
のダイパッド部2のチップ搭載面9にチップがダイボン
ディングされる。ダイパッド部2の短辺5,5からは、そ
れぞれ細い帯状の形状のダイパッドサポートバー6,6が
枠体7,7と間に亘って形成されている。また、ダイパッ
ド部2の長辺4,4及び短辺5,5は、リード部の各インナー
リード部3と離間される。
ここで、このダイパッド部2の長辺4,4は、少なくと
もチップの搭載面9から裏面へのプレスによって打ち抜
かれて形成されている。第1図の一点鎖線で囲む領域8
は、チップの搭載面9から裏面へ向かってプレスされる
領域を示す。このプレスによってダイパッド部2の長辺
4,4は、せん断されて形成される。第3図は第1図のIII
−III線断面である。この断面図に示すように、ダイパ
ッド部2では、チップの搭載面9から裏面10方向へのプ
レスによって、その長辺4,4の裏面10に突出したバリ11
が形成され、その長辺4,4の搭載面9側の角部にはダレ
が生じてバリが発生することはない。このようにチップ
の搭載面9から裏面10方向へプレスして打ち抜くことに
より、第3図に一点鎖線で示すような半導体チップ13を
搭載し、樹脂封止をした時でも、バリ11によるパッケー
ジクラックは裏面10側に生ずるのみであり、ワイヤへの
悪影響は防止される。ダイパッド部2の短辺5,5やダイ
パッドサポートバー6,6の打抜き加工もチップの搭載面
9から裏面10方向へプレスして行われるが、これら短辺
5,5等からのパッケージクラックの発生は比較的少ない
ことから、これら短辺5,5では裏面10からチップの搭載
面9側にプレスすることもできる。
このダイパッド部2と離間された各々細いパターンか
らなるインナーリード部3は、半導体チップからのワイ
ヤがワイヤボンディングされるものであり、同じ板状の
合金をプレス加工して形成される。これらインナーリー
ド部3のワイヤがボンディングされる部分は、裏面10か
らチップの搭載面9へのプレス加工によって打ち抜かれ
る。第2図は第1図のII−II線断面図である。これらイ
ンナーリード部3では、裏面10からチップの搭載面9方
向にプレスされるために、裏面10側では側端部12,12に
ダレが生じるが、チップの搭載面9側には側端部に沿っ
て突出するバリ14,14が生ずる。従って、チップと結線
するためのワイヤのボンドをインナーリード部3のチッ
プの搭載面10側で保持することができ、ボンディングの
位置ずれに対するマージンが大きくなる。このインナー
リード部3においては、少なくとも主にボンディングが
なされる領域の側端部で搭載面側にバリが突出するよう
にされていれば良い。インナーリード部3の最もダイパ
ッド部2に近い先端部は、裏面側から搭載面側への打抜
きで形成しても良く、先端部でのボンディングの脱落の
問題が無ければダイパッド部2のプレスと同時に搭載面
側から裏面側への打抜きで形成しても良い。また、アウ
ターリード部や枠体7等に関しても、裏面側から搭載面
側への打抜きで形成されるが、これに限定されるもので
はない。
第4図は樹脂封止されたリードフレームの断面図であ
る。リードフレームのダイパッド部2のチップの搭載面
9上には半導体チップ13がダイボンディングされてお
り、その半導体チップ13のボンディングパッド部からワ
イヤ15がインナーリード部3の搭載面にワイヤボンディ
ングされている。さらに、樹脂16は、これらダイパッド
部2,半導体チップ13,ワイヤ15,インナーリード部3を封
止するようにモールドされている。この断面において、
上述のプレス方向から、ダイパッド部2の端部はチップ
搭載面9の裏面10側に突出するバリ11を有しており、仮
に樹脂16の応力が集中してパッケージクラックが生ずる
場合でも、その発生は裏面側にのみ限定される。このた
めにパッケージクラックがワイヤ15を断線するような弊
害が抑制される。また、インナーリード部3では、バリ
の突出する方向はダイパッド部2と逆にワイヤ15のボン
ディングされる側であり、リードボンドがリードの肩部
から脱落するようなことも同時に抑制される。
第2の実施例 本実施例は、第5図に示すように、正方形のダイパッ
ド部21を有する例である。このリードフレーム20は、ダ
イパッド部21が正方形であり、ダイパッド部21を囲む4
つの辺22がプレス加工される。本実施例では、第5図の
領域23がチップ搭載面から裏面方向に向けたプレス方向
で打ち抜かれる領域である。従って、ダイパッド部21の
4つの辺22では、バリはチップ搭載面の裏面側に発生
し、チップ搭載面側にバリが発生することはない。
これに対してインナーリード部24は、そのプレス方向
が少なくともワイヤボンディングされる領域で裏面から
チップ搭載面への方向とされる。このためにバリはチッ
プ搭載面側に発生し、このインナーリード部24の側端部
等のバリによってワイヤボンディングの位置ずれのマー
ジンを大きくすることができる。
なお、ダイパッドサポートバー25や図示しない枠体等
では、例えば裏面からチップ搭載面へのプレス方向で形
成されるものとすることができるが、チップ搭載面側か
ら裏面側へプレスするようにすることもできる。
〔考案の効果〕
本考案のリードフレームは、上述のように、ダイパッ
ド部の打抜き加工がチップの搭載面から裏面へのプレス
で行われるために、バリがその裏面側のみで発生し、チ
ップ搭載面側にパッケージクラックが生ずるような弊害
が未然に防止される。このためワイヤの断線等の問題も
解決される。また、同時にインナーリード部では、その
打抜き方向は、裏面側からチップの搭載面側であり、リ
ードボンドの脱落等の問題も生じない。
【図面の簡単な説明】
第1図は本考案のリードフレームの一例の要部平面図、
第2図は第1図のII−II線拡大断面図、第3図は第1図
のIII−III線拡大断面図、第4図は上記一例の樹脂封止
後の状態を示す要部断面図、第5図は本考案のリードフ
レームの他の一例の要部断面図、第6図は従来のリード
フレームの例を説明するための要部断面図である。 1,20…リードフレーム 2,21…ダイパッド部 3,24…インナーリード部 4…ダイパッド部の長辺 5…ダイパッド部の短辺 9…チップの搭載面 10…裏面 11,14…バリ 12…側端部 13…半導体チップ 15…ワイヤ 16…樹脂 22…ダイパッド部の4つ辺

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】半導体チップが搭載され上記半導体チップ
    と共に樹脂封止されるリードフレームにおいて、 上記半導体チップの搭載面からその裏面側に向かってプ
    レスにより打ち抜かれ、上記裏面側にバリが形成されて
    なるダイパッド部と、 上記搭載面の裏面側から上記搭載面に向かってプレスに
    より打ち抜かれ、上記搭載面側にバリが形成されたイン
    ナーリード部と を備えてなるリードフレーム。
JP1989142186U 1989-12-08 1989-12-08 リ―ドフレ―ム Expired - Fee Related JP2508612Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989142186U JP2508612Y2 (ja) 1989-12-08 1989-12-08 リ―ドフレ―ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989142186U JP2508612Y2 (ja) 1989-12-08 1989-12-08 リ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH0381641U JPH0381641U (ja) 1991-08-21
JP2508612Y2 true JP2508612Y2 (ja) 1996-08-28

Family

ID=31689026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989142186U Expired - Fee Related JP2508612Y2 (ja) 1989-12-08 1989-12-08 リ―ドフレ―ム

Country Status (1)

Country Link
JP (1) JP2508612Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135145A (ja) * 1984-12-06 1986-06-23 Fujitsu Ltd リ−ドフレ−ム
JPS63308358A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ム

Also Published As

Publication number Publication date
JPH0381641U (ja) 1991-08-21

Similar Documents

Publication Publication Date Title
US5723899A (en) Semiconductor lead frame having connection bar and guide rings
US8222720B2 (en) Semiconductor device and manufacturing method thereof
WO1998052217A3 (en) Method of forming a chip scale package, and a tool used in forming the chip scale package
KR960015827A (ko) 반도체 장치 및 그 제조방법
EP0989608A3 (en) Plastic integrated circuit device package and method of making the same
KR970077540A (ko) 칩 사이즈 패키지의 제조방법
JP2001015668A (ja) 樹脂封止型半導体パッケージ
KR20070009721A (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP2508612Y2 (ja) リ―ドフレ―ム
US20060197199A1 (en) Leadframe, coining tool, and method
JPH0783035B2 (ja) 半導体装置
JPH0545063B2 (ja)
JP2002076234A (ja) 樹脂封止型半導体装置
JPH02105450A (ja) 半導体装置
JPH11260972A (ja) 薄型半導体装置
JPH0739237Y2 (ja) 半導体装置
JPH0294463A (ja) 半導体装置
KR0124547Y1 (ko) 멀티형 리드프레임을 이용한 반도체 장치
JPH06204389A (ja) 半導体装置及びその製造方法
JPH03116767A (ja) Icのパッケージ
KR940000746B1 (ko) 반도체장치의 칩 본딩방법
JPH043508Y2 (ja)
JPS6060743A (ja) リ−ドフレ−ム
JPH09223767A (ja) リードフレーム
JPH07297345A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees