JP2024014266A - Method for manufacturing a substrate with graphene film - Google Patents
Method for manufacturing a substrate with graphene film Download PDFInfo
- Publication number
- JP2024014266A JP2024014266A JP2022116963A JP2022116963A JP2024014266A JP 2024014266 A JP2024014266 A JP 2024014266A JP 2022116963 A JP2022116963 A JP 2022116963A JP 2022116963 A JP2022116963 A JP 2022116963A JP 2024014266 A JP2024014266 A JP 2024014266A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- graphene film
- conductive pattern
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 188
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 145
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000001704 evaporation Methods 0.000 claims description 34
- 230000008020 evaporation Effects 0.000 claims description 33
- 229920006254 polymer film Polymers 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 238000007740 vapor deposition Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 3
- 230000037303 wrinkles Effects 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 48
- 239000002184 metal Substances 0.000 description 42
- 229910052751 metal Inorganic materials 0.000 description 42
- 238000004088 simulation Methods 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 11
- 238000000992 sputter etching Methods 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 5
- 238000001771 vacuum deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Abstract
【課題】グラフェン膜に亀裂および皺が形成されることを抑制すること。【解決手段】基板上に形成された導電パターンを覆うようにグラフェン膜を転写する場合、グラフェン膜に亀裂や皺が生じて、グラフェンの特徴である電荷移動度が低下することがある。そこで、基板上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターンを形成し、この導電パターンを覆うようにグラフェン膜を転写する。これにより、グラフェン膜に亀裂や皺が生じることを抑制できる。【選択図】図2An object of the present invention is to suppress the formation of cracks and wrinkles in a graphene film. When a graphene film is transferred to cover a conductive pattern formed on a substrate, cracks and wrinkles may occur in the graphene film, resulting in a decrease in charge mobility, which is a characteristic of graphene. Therefore, a conductive pattern having an inclined shape is formed on the substrate so that the upper part is narrower than the lower part in cross-sectional view, and a graphene film is transferred to cover this conductive pattern. This can suppress the occurrence of cracks and wrinkles in the graphene film. [Selection diagram] Figure 2
Description
本発明は、グラフェン膜付き基板の製造方法に関する。 The present invention relates to a method for manufacturing a graphene film-coated substrate.
グラフェンは、電荷の移動度が高いことから、次世代の電子デバイスにおけるチャネル材料などとして期待されている。しかしながら、現状では、素子基板上にグラフェン膜を直接形成することが難しい。このため、他の基板上に形成したグラフェン膜を剥離して、素子基板上に転写することが行われている。例えば、素子基板上に形成された金属パッドを覆うようにグラフェン膜を転写し、その後、グラフェン膜を所望の形状にパターニングすることで電子デバイスを得ることが知られている(例えば特許文献1)。 Because graphene has high charge mobility, it is expected to be used as a channel material in next-generation electronic devices. However, at present, it is difficult to directly form a graphene film on an element substrate. For this reason, a graphene film formed on another substrate is peeled off and transferred onto an element substrate. For example, it is known that an electronic device can be obtained by transferring a graphene film to cover a metal pad formed on an element substrate and then patterning the graphene film into a desired shape (for example, Patent Document 1) .
基板上に形成された導電パターンを覆うようにグラフェン膜を転写する場合、グラフェン膜に亀裂および/または皺が形成され、グラフェンの特徴である電荷移動度が低下してしまうことがある。 When a graphene film is transferred to cover a conductive pattern formed on a substrate, cracks and/or wrinkles may be formed in the graphene film, resulting in a decrease in charge mobility, which is a characteristic of graphene.
1つの側面では、グラフェン膜に亀裂および皺が形成されることを抑制することを目的とする。 One aspect is to suppress the formation of cracks and wrinkles in the graphene film.
1つの態様では、基板上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターンを形成する工程と、前記導電パターンを覆うように前記基板上にグラフェン膜を転写する工程と、を備えるグラフェン膜付き基板の製造方法である。 In one aspect, a step of forming a conductive pattern having an inclined shape so that the width at the top is narrower than at the bottom in a cross-sectional view on the substrate, and forming a graphene film on the substrate so as to cover the conductive pattern. A method of manufacturing a graphene film-coated substrate includes a step of transferring the graphene film.
1つの側面として、グラフェン膜に亀裂および皺が形成されることを抑制できる。 As one aspect, the formation of cracks and wrinkles in the graphene film can be suppressed.
以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1(a)から図2(c)は、実施例1に係るグラフェン膜付き基板の製造方法を示す断面図である。図1(a)のように、表面に絶縁膜12が形成された基板10を準備する。基板10は、例えば酸化膜付きのシリコン基板である。この場合、絶縁膜12は、酸化シリコン膜である。絶縁膜12は、基板10の上面だけでなく、表面全体に形成されていてもよい。基板10上に複数の開口部14を有するマスク層16を形成する。マスク層16は、上層16aと下層16bとを含む。マスク層16の上層16aは例えばフォトレジストにより形成され、下層16bは上層16aを現像するときの現像液に可溶な樹脂により形成される。これにより、上層16aに対して露光および現像を行うことで下層16bも現像液に溶け、その結果、上層16aに比べて下層16bでの幅が大きい開口部14が形成される。開口部14を、上層16aに比べて下層16bでの幅が大きい形状とするのは、後述するリフトオフを行い易くするためである。
FIGS. 1A to 2C are cross-sectional views showing a method for manufacturing a graphene film-coated substrate according to Example 1. As shown in FIG. 1(a), a
図1(b)のように、マスク層16をマスクとして、基板10上に例えば真空蒸着法を用いて導電膜18を成膜する。この際に、基板10を自転させながら揺動させることで、基板10上に導電膜18を成膜する。図3(a)および図3(b)は、導電膜18を成膜する際の基板10の自転および揺動を示す図である。図3(a)は、基板10の自転を示す平面図、図3(b)は、基板10の揺動を示す側面図である。図3(a)のように、真空蒸着法による導電膜18の成膜の間、基板10の中心11を自転軸として矢印40のように基板10を自転させる。図3(b)のように、真空蒸着法による導電膜18の成膜の間、基板10の上方に位置する蒸着源44を中心として矢印42のように基板10を振り子状に揺動させる。
As shown in FIG. 1B, using the
真空蒸着法では蒸着材料が高い直進性を持って基板10に入射する。このため、蒸着源44を中心として基板10を揺動させることで、複数の開口部14各々において蒸着源44から出射される蒸着材料の一部がマスク層16に遮られて開口部14内に入射されなくなることが生じる。また、基板10を自転させながら蒸着源44を中心として基板10を揺動させることで、開口部14の全方向に対して、蒸着材料の一部がマスク層16に遮られて開口部14内に入射されなくなることが生じる。これにより、開口部14内に形成される導電膜18は、図1(b)のように、断面視にて上部に向かって傾斜した形状となる。例えば、開口部14内に形成される導電膜18は、断面視にて、楕円弧状または円弧状などの曲面の形状となる。開口部14内に形成される導電膜18の表面は、断面視にて、下部から上部に向かって曲線で表されてもよいし、直線で表されてもよいし、曲線と直線との両方で表されてもよい。
In the vacuum evaporation method, the evaporation material enters the
図1(c)のように、マスク層16と、マスク層16上に形成された導電膜18と、をリフトオフ法により除去する。これにより、基板10上に、断面視にて上部に向かって傾斜した形状の複数の導電パターン20が形成される。すなわち、基板10上に、断面視にて下部の幅W1よりも上部の幅W2が狭くなるように傾斜した形状の複数の導電パターン20が形成される。導電パターン20の上部は、断面視にて例えば曲面状となっている。なお、導電パターン20の上部は、断面視にて例えば平坦上となっていてもよい。導電パターン20の厚さTは例えば10nm~300nm程度である。導電パターン20の最大の幅W1は例えば10μm~100μm程度である。隣接する導電パターン20の間隔Hは例えば10μm~100μm程度である。基板10の上面と導電パターン20の表面とがなす角度θは例えば20°~60°である。導電パターン20は、例えば配線でもよいし、電極でもよいし、その他でもよい。
As shown in FIG. 1C, the
図2(a)のように、基板10上に、複数の導電パターン20を直接覆うようにグラフェン膜30を転写する。グラフェン膜30は、単層でもよいし、複数層でもよい。グラフェン膜30の上面には、例えばPMMA(polymethyl methacrylate)レジストであるポリマー膜32が設けられている。ポリマー膜32の厚さは例えば100nm程度である。
As shown in FIG. 2A, the
ここで、基板10上へのグラフェン膜30の転写について説明する。図4(a)から図5(b)は、基板10上へのグラフェン膜30の転写について示す断面図である。図4(a)のように、基板50上に、例えばスパッタリング法を用いて金属膜52を形成する。金属膜52の厚さは、例えば1nm~1mm程度である。基板50は、例えばサファイア基板である。金属膜52は、例えば銅膜である。なお、基板50および金属膜52は、これに限られる訳ではない。基板50は、例えば酸化膜付きシリコン基板でもよい。金属膜52は、グラフェンの触媒となる金属により形成された膜であればよく。例えば鉄膜、ニッケル膜、またはコバルト膜でもよい。
Here, the transfer of the
図4(b)のように、金属膜52上にグラフェン膜30を形成する。グラフェン膜30は、例えば熱CVD(Chemical Vapor Deposition)法により金属膜52上に成長される。熱CVD法では、例えば、原料ガスとしてメタンガスを用い、希釈ガスとして水素およびアルゴンを用いる。なお、グラフェン膜30は、例えばプラズマCVD法またはMBE(Molecular Beam Epitaxy)法などの他の方法により成長されてもよい。グラフェン膜30は、単層でもよいし、複数層でもよい。グラフェン膜30を成長した後、窒素雰囲気中に基板50を載置して脱気処理を行ってもよい。
As shown in FIG. 4(b), a
図4(c)のように、グラフェン膜30の上面にポリマー膜32を塗布する。ポリマー膜32はグラフェン膜30の上面全面に形成される。
As shown in FIG. 4(c), a
図4(d)のように、容器60に入ったエッチング液62に基板50を浸して、金属膜52をエッチング液62に溶かす。これにより、基板50とグラフェン膜30が分離し、基板50はエッチング液62の下に沈み、グラフェン膜30はエッチング液62の表面に浮く。グラフェン膜30の上面にポリマー膜32が設けられているため、グラフェン膜30を金属膜52から分離させても、グラフェン膜30が散開することが抑制される。
As shown in FIG. 4D, the
図5(a)のように、エッチング液62の表面に浮いたグラフェン膜30を別の基板(不図示)で掬った後、グラフェン膜30を洗浄し、最終的に容器64に入った純水66の表面にグラフェン膜30が浮いた状態とする。
As shown in FIG. 5(a), after scooping the
図5(b)のように、純水66の表面に浮いたグラフェン膜30を基板10で掬う。これにより、図2(a)のように、基板10上に複数の導電パターン20を覆うグラフェン膜30が転写される。グラフェン膜30の上面にはポリマー膜32が設けられている。
As shown in FIG. 5(b), the
図2(b)のように、ポリマー膜32が溶ける溶液が入った容器に基板10を浸す。これにより、グラフェン膜30の上面に設けられたポリマー膜32が溶けて除去される。その後、基板10およびグラフェン膜30を水洗した後に加熱機器68により加熱して、基板10とグラフェン膜30を乾燥させる。加熱機器68は例えばヒーターである。
As shown in FIG. 2(b), the
図2(c)のように、基板10とグラフェン膜30を乾燥させることで、基板10上に、導電パターン20を覆うようにグラフェン膜30が転写されたグラフェン膜付き基板100が得られる。
As shown in FIG. 2C, by drying the
[比較例] [Comparative example]
図6(a)から図7(b)は、比較例に係るグラフェン膜付き基板の製造方法を示す断面図である。図6(a)のように、基板10上に、複数の開口部14を有するマスク層16を形成する。マスク層16は、上層16aと下層16bとを含む。
FIGS. 6A to 7B are cross-sectional views showing a method for manufacturing a graphene film-coated substrate according to a comparative example. As shown in FIG. 6A, a
図6(b)のように、マスク層16をマスクとして、基板10上に例えば真空蒸着法を用いて導電膜18を成膜する。比較例においては、導電膜18の成膜の間、基板10の自転および揺動は行わない。このため、開口部14内に形成される導電膜18は、断面視にて矩形状の形状となる。
As shown in FIG. 6B, a
図6(c)のように、マスク層16と、マスク層16上に形成された導電膜18と、をリフトオフ法により除去する。これにより、基板10上に、断面視にて矩形状の形状をした複数の導電パターン20aが形成される。
As shown in FIG. 6C, the
図7(a)のように、基板10上に、複数の導電パターン20aを直接覆うようにグラフェン膜30を転写する。グラフェン膜30は、図4(a)から図5(b)に示した方法と同じ方法により基板10上に転写される。グラフェン膜30およびポリマー膜32の厚さに対して導電パターン20aの間隔が大きいことから、グラフェン膜30およびポリマー膜32は導電パターン20aによって湾曲するようになる。
As shown in FIG. 7A, the
図7(b)のように、ポリマー膜32が溶ける溶液が入った容器に基板10を浸す。これにより、グラフェン膜30の上面に設けられたポリマー膜32が溶けて除去される。その後、基板10およびグラフェン膜30を水洗した後に加熱機器68により加熱して、基板10とグラフェン膜30を乾燥させる。導電パターン20aが断面視にて矩形形状であるため、導電パターン20aの直角の角部においてグラフェン膜30に掛かる応力が大きくなる。このため、例えばポリマー膜32の除去および/またはポリマー膜32の除去後の加熱機器68による乾燥において、導電パターン20aの角部にてグラフェン膜30に亀裂が生じ、これに伴い皺が生じることがある。グラフェン膜30に皺が生じることで、皺内に洗浄時の水分などの異物34が残ってしまうことがある。
As shown in FIG. 7(b), the
一方、実施例1によれば、図1(c)のように、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を形成する。そして、図2(a)から図2(c)のように、導電パターン20を覆うように基板10上にグラフェン膜30を転写する。このように、導電パターン20が上部に向かって傾斜した形状をしているため、導電パターン20を覆って形成されるグラフェン膜30に掛かる応力を低減することができる。よって、グラフェン膜30に亀裂が生じることや、皺が生じることを抑制できる。
On the other hand, according to Example 1, as shown in FIG. 1C, the
また、実施例1では、図2(a)から図2(c)のように、導電パターン20を直接覆うように基板10上にグラフェン膜30を転写する。この場合、グラフェン膜30は導電パターン20の形状の影響を受けやすい。したがって、比較例のように導電パターン20aが矩形状であると、導電パターン20aの直角の角部においてグラフェン膜30に掛かる応力が大きくなり亀裂や皺が発生しやすくなる。しかしながら、実施例1のように、導電パターン20を下部よりも上部の幅が狭くなるように傾斜した形状とすることで、導電パターン20を直接覆うようにグラフェン膜30を転写した場合でも、グラフェン膜30に掛かる応力を低減できる。よって、グラフェン膜30に亀裂や皺が生じることを抑制できる。なお、実施例1において、グラフェン膜30は、導電パターン20の表面に沿って薄く形成された他の層を間に挟んで導電パターン20を覆うように転写されてもよい。
Furthermore, in Example 1, the
また、実施例1では、図1(c)のように、断面視にて上部が曲面状の導電パターン20を形成する。これにより、導電パターン20を覆って形成されるグラフェン膜30に掛かる応力を低減することができ、グラフェン膜30に亀裂や皺が生じることを抑制できる。
Further, in Example 1, as shown in FIG. 1C, a
また、実施例1では、図1(b)のように、基板10上に形成された開口部14を有するマスク層16をマスクとし、蒸着法により導電膜18を成膜する。この際に、図3(a)および図3(b)のように、基板10を自転させつつ蒸着源44を中心として基板10を揺動させながら基板10に蒸着材料を蒸着させる。その後、図1(c)のように、マスク層16を除去することで、基板10上に導電パターン20を形成する。これにより、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を容易に形成することができる。
Further, in Example 1, as shown in FIG. 1B, a
また、実施例1では、図5(b)のように、一方の面にポリマー膜32が設けられて純水66の表面に浮かんだグラフェン膜30を基板10で掬う。そして、図2(b)および図2(c)のように、ポリマー膜32を除去することで、基板10上にグラフェン膜30を転写する。この場合、比較例のように導電パターン20aが矩形状であると、導電パターン20aの直角の角部においてグラフェン膜30に掛かる応力が大きくなりやすい。しかしながら、実施例1のように、導電パターン20を下部よりも上部の幅が狭くなるように傾斜した形状とすることで、グラフェン膜30を基板10で掬った後にポリマー膜32を除去する場合でも、グラフェン膜30に掛かる応力を低減できる。よって、グラフェン膜30に亀裂や皺が生じることを抑制できる。
Further, in Example 1, as shown in FIG. 5(b), a
また、実施例1では、図2(b)のように、ポリマー膜32を除去した後に加熱機器68によりグラフェン膜30を乾燥させる。この場合、比較例のように導電パターン20aが矩形状であると、導電パターン20の直角の角部においてグラフェン膜30に掛かる応力が大きくなりやすい。しかしながら、実施例1のように、導電パターン20を下部よりも上部の幅が狭くなるように傾斜した形状とすることで、グラフェン膜30を加熱機器68により乾燥させた場合でも、グラフェン膜30に掛かる応力を低減できる。よって、グラフェン膜30に亀裂や皺が生じることを抑制できる。
Further, in Example 1, as shown in FIG. 2(b), after removing the
なお、実施例1では、基板10上にグラフェン膜30を転写する方法として、純水66の表面に浮いたグラフェン膜30を基板10で掬い上げる方法を例に示したが、その他の方法を用いてもよい。例えば、粘着テープを用いて基板10上にグラフェン膜30を転写する方法でもよい。
In addition, in Example 1, as a method of transferring the
実施例1では、基板10を自転させながら蒸着源44を中心に揺動させることで、基板10上に導電膜18を成膜した。これに対し、実施例2では、基板10を自転させながら蒸着源44に対して基板10を水平方向に往復移動させることで、基板10上に導電膜18を成膜する。実施例2のその他の製造工程については、実施例1と同じであるため説明を省略する。
In Example 1, the
図8(a)および図8(b)は、導電膜18を成膜する際の基板10の自転および水平移動を示す図である。図8(a)は、基板10の自転を示す平面図、図8(b)は、基板10の水平移動を示す側面図である。図8(a)のように、真空蒸着法による導電膜18の成膜の間、基板10の中心11を自転軸として矢印40のように基板10を自転させる。図8(b)のように、真空蒸着法により導電膜18の成膜の間、基板10の上方に位置する蒸着源44に対して矢印46のように水平方向に基板10を往復移動させる。
FIGS. 8A and 8B are diagrams showing the rotation and horizontal movement of the
このように、基板10を自転させつつ蒸着源44に対して水平方向に往復移動させることで、実施例1と同様に、複数の開口部14各々において蒸着源44から出射される蒸着材料の一部がマスク層16に遮られて開口部14内に入射されなくなることが生じる。これにより、開口部14内に形成される導電膜18は、実施例1の図1(b)と同様に、断面視にて上部に向かって傾斜した形状となる。マスク層16を除去した後は、実施例1の図1(c)と同様に、基板10上に、断面視にて下部の幅よりも上部の幅が狭くなるように傾斜した形状の導電パターン20が形成される。導電パターン20の上部は、断面視にて例えば曲面状となる。
In this way, by reciprocating the
[シミュレーション1]
基板10を蒸着源44に対して水平方向に往復移動させながら金属膜を成膜したときに、マスク層16の開口部14内に形成される金属膜の形状についてシミュレーションした。図9(a)は、シミュレーションに用いたサンプルの断面図である。図9(a)のように、基板10上に開口部14を有するマスク層16が形成されたサンプルを用いた。マスク層16は単層構造とした。基板10の中心における垂線上に蒸着源44が位置するときを基準位置0とし、基準位置0から紙面上で右側を+方向、左側を-方向とした。シミュレーション条件は以下である。
蒸着源44から基板10までの最短距離L:17.3cm
開口部14の幅X:10μm
マスク層16の厚さT:1μm、2μm、4μm、8μm
基板10の水平方向の移動範囲:±5cm、±10cm、±15cm
[Simulation 1]
The shape of the metal film formed in the
Shortest distance L from
Width X of opening 14: 10 μm
Thickness T of mask layer 16: 1 μm, 2 μm, 4 μm, 8 μm
Horizontal movement range of the board 10: ±5cm, ±10cm, ±15cm
図9(b)は、シミュレーションにおける基板10の往復移動の周期を示すグラフである。シミュレーションは、シミュレーション範囲の基板10上に1粒子が照射されるごとにその到達点を72000回計算することで行った。図9(b)に示すように、水平方向の移動範囲が±5cm、±10cm、±15cmのいずれの場合でも、往復移動の周期は36000(1粒子照射時間)とした。
FIG. 9(b) is a graph showing the period of reciprocating movement of the
図10(a)および図10(b)は、基板10を水平方向に往復移動させながら金属膜を成膜したときの金属膜の形状のシミュレーション結果である。図10(a)および図10(b)の横軸は、開口部14の中心を原点としたときの原点に対する座標であり、縦軸は堆積された金属膜の膜厚である。図10(a)は、マスク層16の厚さが4μmで、水平方向の移動範囲が±5cm、±10cm、または±15cmのときの金属膜の形状のシミュレーション結果である。図10(b)は、水平方向の移動範囲が±10cmで、マスク層16の厚さが1μm、2μm、4μm、または8μmのときの金属膜の形状のシミュレーション結果である。
FIGS. 10(a) and 10(b) are simulation results of the shape of a metal film when the metal film is deposited while the
図10(a)および図10(b)のように、基板10を蒸着源44に対して水平方向に往復移動させながら蒸着を行うことで、開口部14内に堆積される金属膜の形状が上部に向かって傾斜した形状となった。言い換えると、開口部14内に形成される金属膜の形状が下部よりも上部の幅が狭くなるように傾斜した形状となった。これは、基板10を蒸着源44に対して水平方向に往復移動させることで、蒸着源44から開口部14に向かう蒸着材料がマスク層16で遮られることが生じるためと考えられる。図10(a)のように、水平方向の移動範囲が大きくなるほど、蒸着源44からの蒸着材料がマスク層16で遮られる範囲が大きくなり、金属膜は上部の幅がより狭くなるように傾斜した形状となった。図10(b)のように、マスク層16の厚さが厚くなるほど、蒸着源44からの蒸着材料がマスク層16で遮られる範囲が大きくなり、金属膜は上部の幅がより狭くなるように傾斜した形状となった。
As shown in FIGS. 10(a) and 10(b), the shape of the metal film deposited in the
なお、図10(a)および図10(b)は、蒸着源44に対して基板10を水平方向に往復移動させたときのシミュレーション結果であるが、蒸着源44を中心として基板10を揺動させた場合も同様の結果が得られると考えられる。これは、基板10を揺動させた場合でも、蒸着源44から開口部14に向かう蒸着材料がマスク層16で遮られることが生じることは同じであるためである。
Note that FIGS. 10(a) and 10(b) are simulation results when the
実施例2によれば、基板10上に形成された開口部14を有するマスク層16をマスクとし、蒸着法により導電膜18を成膜する。この際に、図8(a)および図8(b)のように、基板10を自転させつつ蒸着源44に対して水平方向に往復移動をさせながら基板10に蒸着材料を蒸着させる。その後、マスク層16を除去することで、基板10上に導電パターン20を形成する。これにより、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を容易に形成することができる。
According to Example 2, a
なお、実施例1では、基板10を自転させつつ蒸着源44を中心として基板10を揺動させながら基板10に蒸着材料を蒸着させることで導電パターン20を形成した。実施例2では、基板10を自転させつつ蒸着源44に対して水平方向に往復移動をさせながら基板10に蒸着材料を蒸着させることで導電パターン20を形成した。しかしながら、これらの場合に限られず、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を形成できれば、その他の方法によって導電パターン20を形成してもよい。
In Example 1, the
図11(a)から図11(d)は、実施例3に係るグラフェン膜付き基板の製造方法を示す断面図である。図11(a)のように、実施例1の図1(a)から図1(c)と同じ工程を行って、基板10上に導電パターン20を形成する。
FIGS. 11(a) to 11(d) are cross-sectional views showing a method for manufacturing a graphene film-coated substrate according to Example 3. As shown in FIG. 11(a), a
図11(b)のように、導電パターン20に対してスパッタエッチングを行う。例えば、スパッタエッチング装置またはイオンミリング装置を用い、導電パターン20にアルゴン(Ar)イオンを照射することで、導電パターン20に対して物理的なエッチングを行う。これにより、導電パターン20は、エッジ部分が平坦化された形状となる。基板10の上面と導電パターン20の表面とがなす角度θは例えば10°~20°である。
As shown in FIG. 11(b), the
図11(c)のように、基板10上に、複数の導電パターン20を覆うようにグラフェン膜30を転写する。グラフェン膜30は、実施例1の図4(a)から図5(b)に示した方法と同じ方法により基板10上に転写される。
As shown in FIG. 11C, a
図11(d)のように、ポリマー膜32が溶ける溶液が入った容器に基板10を浸す。これにより、グラフェン膜30の上面に設けられたポリマー膜32が溶けて除去される。その後、基板10およびグラフェン膜30を水洗した後に加熱機器68(図11では不図示)により加熱して、基板10とグラフェン膜30を乾燥させて、グラフェン膜付き基板200を得る。
As shown in FIG. 11(d), the
[シミュレーション2]
上記のシミュレーション1のように基板10を蒸着源44に対して水平方向に往復移動させながら金属膜を成膜し、その後、金属膜に対してArイオンを照射してスパッタエッチングしたときの形状についてシミュレーションした。シミュレーション条件は以下である。
金属膜の成膜(図9(a)および図9(b)を参照)
蒸着源44から基板10までの最短距離L:17.3cm
開口部14の幅X:10μm
マスク層16の厚さT:4μm
基板10の水平方向の移動範囲:±10cm
金属膜のスパッタエッチング
Arイオンの入射方向:基板10に垂直に入射
エッチング量:エッチング後の金属膜の最小膜厚を5nmとする
[Simulation 2]
Regarding the shape when a metal film is formed while moving the
Deposition of metal film (see FIG. 9(a) and FIG. 9(b))
Shortest distance L from
Width X of opening 14: 10 μm
Thickness T of mask layer 16: 4 μm
Horizontal movement range of board 10: ±10cm
Sputter etching of metal film Ar ion incident direction: Perpendicular to the
図12は、金属膜にArイオンを照射してスパッタエッチングを行う前後における金属膜の形状のシミュレーション結果である。図12の横軸は、金属膜の中心を原点としたときの原点に対する座標であり、縦軸は金属膜の膜厚である。図12のように、金属膜にArイオンを照射してスパッタエッチングを行うことで、金属膜のエッジ部分は基板に対する角度が小さくなるように平坦化された形状となった。 FIG. 12 shows simulation results of the shape of the metal film before and after sputter etching by irradiating the metal film with Ar ions. The horizontal axis in FIG. 12 is the coordinate relative to the origin when the center of the metal film is the origin, and the vertical axis is the thickness of the metal film. As shown in FIG. 12, by irradiating the metal film with Ar ions and performing sputter etching, the edge portion of the metal film has a flattened shape so that the angle with respect to the substrate is small.
実施例3によれば、グラフェン膜30を転写する前に、導電パターン20のエッジ部分を基板10に対する角度が小さくなるように平坦化する。これにより、グラフェン膜30に亀裂や皺が生じることを更に抑制できる。
According to Example 3, before transferring the
また、実施例3では、導電パターン20に対して物理的なエッチングを行うことにより、導電パターン20のエッジ部分を基板10に対する角度が小さくなるように平坦化する。これにより、導電パターン20のエッジ部分の平坦化を容易に行うことができる。なお、導電パターン20のエッジ部分の平坦化は、物理的なエッチングによって行う場合に限られず、その他の方法によって行われてもよい。
Further, in Example 3, by physically etching the
なお、実施例3において、導電パターン20をスパッタエッチングする際、Arイオンを基板10に垂直に入射させてもよいし、基板10を傾けてArイオンを基板10に対して斜めから入射させてもよい。Arイオンを基板10に斜め方向から入射させる場合、Arイオンの入射方向が基板10内で偏らないように基板10を自転させながらArイオンを斜め方向から入射させることが好ましい。
In Example 3, when sputter etching the
実施例4では、基板上にグラフェン素子が形成される場合の例を示す。グラフェン素子として光センサの場合を例に示す。図13(a)から図14(d)は、実施例4に係るグラフェン膜付き基板の製造方法を示す図である。図13(a)、図13(c)、図14(a)、図14(c)は、実施例4に係るグラフェン膜付き基板の製造方法を示す平面図である。図13(b)、図13(d)、図14(b)、図14(d)は、図13(a)、図13(c)、図14(a)、図14(c)のA-A断面図である。 Example 4 shows an example in which a graphene element is formed on a substrate. The case of an optical sensor as a graphene element will be shown as an example. 13(a) to FIG. 14(d) are diagrams showing a method for manufacturing a graphene film-coated substrate according to Example 4. 13(a), FIG. 13(c), FIG. 14(a), and FIG. 14(c) are plan views showing a method for manufacturing a graphene film-coated substrate according to Example 4. 13(b), 13(d), 14(b), and 14(d) are A of FIG. 13(a), FIG. 13(c), FIG. 14(a), and FIG. 14(c). -A sectional view.
図13(a)および図13(b)のように、実施例1の図1(a)から図1(c)と同じ工程を行って、基板10上に導電パターンであるソース電極21aおよびドレイン電極21bを形成する。ソース電極21aおよびドレイン電極21bは、例えば金などの金属により形成される。
As shown in FIGS. 13(a) and 13(b), the same steps as in FIGS. 1(a) to 1(c) of Example 1 are performed to form a
図13(c)および図13(d)のように、実施例1の図2(a)から図2(c)と同じ工程を行って、基板10上にソース電極21aおよびドレイン電極21bを覆うようにグラフェン膜30を転写する。
As shown in FIGS. 13(c) and 13(d), the same steps as in FIGS. 2(a) to 2(c) of Example 1 are performed to cover the
図14(a)および図14(b)のように。グラフェン膜30を、ソース電極21aとドレイン電極21bの間に設けられるチャネル形状に加工する。グラフェン膜30の加工は、例えばフォトリソグラフィ法およびエッチング法により行う。
As shown in FIGS. 14(a) and 14(b). The
図14(c)および図14(d)のように、基板10上に、グラフェン膜30の一端とソース電極21aとを接続するソース配線24aを形成する。基板10上に、グラフェン膜30の他端とドレイン電極21bとを接続するドレイン配線24bを形成する。ソース配線24aおよびドレイン配線24bは、例えば金または銅などの金属により形成される。ソース配線24aおよびドレイン配線24bは、例えばスパッタリング法などにより金属膜を堆積したのち、エッチング法などにより金属膜をパターニングすることにより形成される。ソース配線24aおよびドレイン配線24bはリフトオフ法により形成してもよい。
As shown in FIGS. 14(c) and 14(d), a
基板10にバックゲート電圧を印加し、ソース電極21aとドレイン電極21bとの間にソース-ドレイン電圧を印加する。これにより、グラフェン膜30に照射される光を検出することができる。
A back gate voltage is applied to the
実施例4によれば、基板10上に、導電パターンであるソース電極21aおよびドレイン電極21bを形成する。ソース電極21aおよびドレイン電極21bを覆うように基板10上にグラフェン膜30を転写した後、グラフェン膜30をソース電極21aおよびドレイン電極21bとの間に位置するチャネル形状に加工する。実施例1に記載したように、グラフェン膜30には亀裂および皺が生じることが抑制されることから、良好な特性を有する光センサが得られる。
According to Example 4, a
なお、実施例4では、基板10上に形成されるグラフェン素子が光センサである場合を例に示したが、この場合に限られるわけではない、グラフェン素子は、ガスセンサやトランジスタなど、その他の場合でもよい。
In addition, in Example 4, the case where the graphene element formed on the
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to these specific embodiments, and various modifications and variations can be made within the scope of the gist of the present invention as described in the claims. Changes are possible.
10 基板
11 中心
12 絶縁膜
14 開口部
16 マスク層
16a 上層
16b 下層
18 導電膜
20、20a 導電パターン
21a ソース電極
21b ドレイン電極
24a ソース配線
24b ドレイン配線
30 グラフェン膜
32 ポリマー膜
34 異物
44 蒸着源
50 基板
52 金属膜
60 容器
62 エッチング液
64 容器
66 純水
100、200 グラフェン膜付き基板
10
Claims (10)
前記導電パターンを覆うように前記基板上にグラフェン膜を転写する工程と、を備えるグラフェン膜付き基板の製造方法。 forming, on the substrate, a conductive pattern having an inclined shape so that the width at the top is narrower than at the bottom when viewed in cross section;
A method for manufacturing a graphene film-coated substrate, comprising the step of transferring a graphene film onto the substrate so as to cover the conductive pattern.
前記グラフェン膜を転写する工程の後、前記グラフェン膜を前記ソース電極と前記ドレイン電極の間に位置するチャネル形状に加工する工程を備える、請求項1または2に記載のグラフェン膜付き基板の製造方法。 The step of forming the conductive pattern includes forming the conductive pattern that is a source electrode and a drain electrode,
The method for manufacturing a graphene film-coated substrate according to claim 1 or 2, comprising a step of processing the graphene film into a channel shape located between the source electrode and the drain electrode after the step of transferring the graphene film. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022116963A JP2024014266A (en) | 2022-07-22 | 2022-07-22 | Method for manufacturing a substrate with graphene film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022116963A JP2024014266A (en) | 2022-07-22 | 2022-07-22 | Method for manufacturing a substrate with graphene film |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024014266A true JP2024014266A (en) | 2024-02-01 |
Family
ID=89718609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022116963A Pending JP2024014266A (en) | 2022-07-22 | 2022-07-22 | Method for manufacturing a substrate with graphene film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024014266A (en) |
-
2022
- 2022-07-22 JP JP2022116963A patent/JP2024014266A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9984889B2 (en) | Techniques for manipulating patterned features using ions | |
US8003300B2 (en) | Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same | |
JP2002334973A5 (en) | ||
JPH06196506A (en) | Manufacture of field effect transistor | |
TW202035738A (en) | Methods and apparatus for patterning substrates using asymmetric physical vapor deposition | |
JP2024014266A (en) | Method for manufacturing a substrate with graphene film | |
US8795772B2 (en) | Method of forming nano-pads of catalytic metal for growth of single walled carbon nanotubes | |
US10879082B2 (en) | Wavelike hard nanomask on a topographic feature and methods of making and using | |
CN112635553B (en) | Manufacturing method of thin film transistor and display device | |
CN110429030B (en) | Preparation method of nano gate and nano gate device | |
KR101106003B1 (en) | muti-layer fabrication method | |
CN110729358B (en) | Thin film transistor and method of manufacturing the same | |
KR960006707B1 (en) | Deposition forming method | |
TWI668184B (en) | A method for making microstructure in nanoscale | |
JPH0117253B2 (en) | ||
JP4140440B2 (en) | Manufacturing method of semiconductor device | |
JP2005254637A (en) | Water-repellent structure and its production process | |
JP3820449B2 (en) | Method for producing stepped multilayer thin film | |
JPS59111325A (en) | Manufacture of semiconductor multilayer electrode | |
JPH04158533A (en) | Fabrication of compound semiconductor device | |
JPS639952A (en) | Manufacture of semiconductor device | |
CN115472712A (en) | Method for making terminal contact, method for manufacturing phototransistor, and phototransistor | |
JPH01187827A (en) | Forming method for resist pattern | |
JPS5811511B2 (en) | Ion etching method | |
JPH03297150A (en) | Manufacture of semiconductor device |