JP2024014266A - グラフェン膜付き基板の製造方法 - Google Patents

グラフェン膜付き基板の製造方法 Download PDF

Info

Publication number
JP2024014266A
JP2024014266A JP2022116963A JP2022116963A JP2024014266A JP 2024014266 A JP2024014266 A JP 2024014266A JP 2022116963 A JP2022116963 A JP 2022116963A JP 2022116963 A JP2022116963 A JP 2022116963A JP 2024014266 A JP2024014266 A JP 2024014266A
Authority
JP
Japan
Prior art keywords
substrate
graphene film
conductive pattern
film
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022116963A
Other languages
English (en)
Inventor
章一 須田
Shoichi Suda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2022116963A priority Critical patent/JP2024014266A/ja
Publication of JP2024014266A publication Critical patent/JP2024014266A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】グラフェン膜に亀裂および皺が形成されることを抑制すること。【解決手段】基板上に形成された導電パターンを覆うようにグラフェン膜を転写する場合、グラフェン膜に亀裂や皺が生じて、グラフェンの特徴である電荷移動度が低下することがある。そこで、基板上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターンを形成し、この導電パターンを覆うようにグラフェン膜を転写する。これにより、グラフェン膜に亀裂や皺が生じることを抑制できる。【選択図】図2

Description

本発明は、グラフェン膜付き基板の製造方法に関する。
グラフェンは、電荷の移動度が高いことから、次世代の電子デバイスにおけるチャネル材料などとして期待されている。しかしながら、現状では、素子基板上にグラフェン膜を直接形成することが難しい。このため、他の基板上に形成したグラフェン膜を剥離して、素子基板上に転写することが行われている。例えば、素子基板上に形成された金属パッドを覆うようにグラフェン膜を転写し、その後、グラフェン膜を所望の形状にパターニングすることで電子デバイスを得ることが知られている(例えば特許文献1)。
米国特許出願公開第2014/0061590号明細書
基板上に形成された導電パターンを覆うようにグラフェン膜を転写する場合、グラフェン膜に亀裂および/または皺が形成され、グラフェンの特徴である電荷移動度が低下してしまうことがある。
1つの側面では、グラフェン膜に亀裂および皺が形成されることを抑制することを目的とする。
1つの態様では、基板上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターンを形成する工程と、前記導電パターンを覆うように前記基板上にグラフェン膜を転写する工程と、を備えるグラフェン膜付き基板の製造方法である。
1つの側面として、グラフェン膜に亀裂および皺が形成されることを抑制できる。
図1(a)から図1(c)は、実施例1に係るグラフェン膜付き基板の製造方法を示す断面図(その1)である。 図2(a)から図2(c)は、実施例1に係るグラフェン膜付き基板の製造方法を示す断面図(その2)である。 図3(a)および図3(b)は、導電膜を成膜する際の基板の自転および揺動を示す図である。 図4(a)から図4(d)は、基板上へのグラフェン膜の転写について示す断面図(その1)である。 図5(a)および図5(b)は、基板上へのグラフェン膜の転写について示す断面図(その2)である。 図6(a)から図6(c)は、比較例に係るグラフェン膜付き基板の製造方法を示す断面図(その1)である。 図7(a)および図7(b)は、比較例に係るグラフェン膜付き基板の製造方法を示す断面図(その2)である。 図8(a)および図8(b)は、導電膜を成膜する際の基板の自転および水平移動を示す図である。 図9(a)は、シミュレーションに用いたサンプルの断面図、図9(b)は、シミュレーションにおける基板の往復移動の周期を示すグラフである。 図10(a)および図10(b)は、基板を水平方向に往復移動させながら金属膜を成膜したときの金属膜の形状のシミュレーション結果である。 図11(a)から図11(d)は、実施例3に係るグラフェン膜付き基板の製造方法を示す断面図である。 図12は、金属膜にアルゴン(Ar)イオンを照射してスパッタエッチングを行う前後における金属膜の形状のシミュレーション結果である。 図13(a)から図13(d)は、実施例4に係るグラフェン膜付き基板の製造方法を示す図(その1)である。 図14(a)から図14(d)は、実施例4に係るグラフェン膜付き基板の製造方法を示す図(その2)である。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)から図2(c)は、実施例1に係るグラフェン膜付き基板の製造方法を示す断面図である。図1(a)のように、表面に絶縁膜12が形成された基板10を準備する。基板10は、例えば酸化膜付きのシリコン基板である。この場合、絶縁膜12は、酸化シリコン膜である。絶縁膜12は、基板10の上面だけでなく、表面全体に形成されていてもよい。基板10上に複数の開口部14を有するマスク層16を形成する。マスク層16は、上層16aと下層16bとを含む。マスク層16の上層16aは例えばフォトレジストにより形成され、下層16bは上層16aを現像するときの現像液に可溶な樹脂により形成される。これにより、上層16aに対して露光および現像を行うことで下層16bも現像液に溶け、その結果、上層16aに比べて下層16bでの幅が大きい開口部14が形成される。開口部14を、上層16aに比べて下層16bでの幅が大きい形状とするのは、後述するリフトオフを行い易くするためである。
図1(b)のように、マスク層16をマスクとして、基板10上に例えば真空蒸着法を用いて導電膜18を成膜する。この際に、基板10を自転させながら揺動させることで、基板10上に導電膜18を成膜する。図3(a)および図3(b)は、導電膜18を成膜する際の基板10の自転および揺動を示す図である。図3(a)は、基板10の自転を示す平面図、図3(b)は、基板10の揺動を示す側面図である。図3(a)のように、真空蒸着法による導電膜18の成膜の間、基板10の中心11を自転軸として矢印40のように基板10を自転させる。図3(b)のように、真空蒸着法による導電膜18の成膜の間、基板10の上方に位置する蒸着源44を中心として矢印42のように基板10を振り子状に揺動させる。
真空蒸着法では蒸着材料が高い直進性を持って基板10に入射する。このため、蒸着源44を中心として基板10を揺動させることで、複数の開口部14各々において蒸着源44から出射される蒸着材料の一部がマスク層16に遮られて開口部14内に入射されなくなることが生じる。また、基板10を自転させながら蒸着源44を中心として基板10を揺動させることで、開口部14の全方向に対して、蒸着材料の一部がマスク層16に遮られて開口部14内に入射されなくなることが生じる。これにより、開口部14内に形成される導電膜18は、図1(b)のように、断面視にて上部に向かって傾斜した形状となる。例えば、開口部14内に形成される導電膜18は、断面視にて、楕円弧状または円弧状などの曲面の形状となる。開口部14内に形成される導電膜18の表面は、断面視にて、下部から上部に向かって曲線で表されてもよいし、直線で表されてもよいし、曲線と直線との両方で表されてもよい。
図1(c)のように、マスク層16と、マスク層16上に形成された導電膜18と、をリフトオフ法により除去する。これにより、基板10上に、断面視にて上部に向かって傾斜した形状の複数の導電パターン20が形成される。すなわち、基板10上に、断面視にて下部の幅W1よりも上部の幅W2が狭くなるように傾斜した形状の複数の導電パターン20が形成される。導電パターン20の上部は、断面視にて例えば曲面状となっている。なお、導電パターン20の上部は、断面視にて例えば平坦上となっていてもよい。導電パターン20の厚さTは例えば10nm~300nm程度である。導電パターン20の最大の幅W1は例えば10μm~100μm程度である。隣接する導電パターン20の間隔Hは例えば10μm~100μm程度である。基板10の上面と導電パターン20の表面とがなす角度θは例えば20°~60°である。導電パターン20は、例えば配線でもよいし、電極でもよいし、その他でもよい。
図2(a)のように、基板10上に、複数の導電パターン20を直接覆うようにグラフェン膜30を転写する。グラフェン膜30は、単層でもよいし、複数層でもよい。グラフェン膜30の上面には、例えばPMMA(polymethyl methacrylate)レジストであるポリマー膜32が設けられている。ポリマー膜32の厚さは例えば100nm程度である。
ここで、基板10上へのグラフェン膜30の転写について説明する。図4(a)から図5(b)は、基板10上へのグラフェン膜30の転写について示す断面図である。図4(a)のように、基板50上に、例えばスパッタリング法を用いて金属膜52を形成する。金属膜52の厚さは、例えば1nm~1mm程度である。基板50は、例えばサファイア基板である。金属膜52は、例えば銅膜である。なお、基板50および金属膜52は、これに限られる訳ではない。基板50は、例えば酸化膜付きシリコン基板でもよい。金属膜52は、グラフェンの触媒となる金属により形成された膜であればよく。例えば鉄膜、ニッケル膜、またはコバルト膜でもよい。
図4(b)のように、金属膜52上にグラフェン膜30を形成する。グラフェン膜30は、例えば熱CVD(Chemical Vapor Deposition)法により金属膜52上に成長される。熱CVD法では、例えば、原料ガスとしてメタンガスを用い、希釈ガスとして水素およびアルゴンを用いる。なお、グラフェン膜30は、例えばプラズマCVD法またはMBE(Molecular Beam Epitaxy)法などの他の方法により成長されてもよい。グラフェン膜30は、単層でもよいし、複数層でもよい。グラフェン膜30を成長した後、窒素雰囲気中に基板50を載置して脱気処理を行ってもよい。
図4(c)のように、グラフェン膜30の上面にポリマー膜32を塗布する。ポリマー膜32はグラフェン膜30の上面全面に形成される。
図4(d)のように、容器60に入ったエッチング液62に基板50を浸して、金属膜52をエッチング液62に溶かす。これにより、基板50とグラフェン膜30が分離し、基板50はエッチング液62の下に沈み、グラフェン膜30はエッチング液62の表面に浮く。グラフェン膜30の上面にポリマー膜32が設けられているため、グラフェン膜30を金属膜52から分離させても、グラフェン膜30が散開することが抑制される。
図5(a)のように、エッチング液62の表面に浮いたグラフェン膜30を別の基板(不図示)で掬った後、グラフェン膜30を洗浄し、最終的に容器64に入った純水66の表面にグラフェン膜30が浮いた状態とする。
図5(b)のように、純水66の表面に浮いたグラフェン膜30を基板10で掬う。これにより、図2(a)のように、基板10上に複数の導電パターン20を覆うグラフェン膜30が転写される。グラフェン膜30の上面にはポリマー膜32が設けられている。
図2(b)のように、ポリマー膜32が溶ける溶液が入った容器に基板10を浸す。これにより、グラフェン膜30の上面に設けられたポリマー膜32が溶けて除去される。その後、基板10およびグラフェン膜30を水洗した後に加熱機器68により加熱して、基板10とグラフェン膜30を乾燥させる。加熱機器68は例えばヒーターである。
図2(c)のように、基板10とグラフェン膜30を乾燥させることで、基板10上に、導電パターン20を覆うようにグラフェン膜30が転写されたグラフェン膜付き基板100が得られる。
[比較例]
図6(a)から図7(b)は、比較例に係るグラフェン膜付き基板の製造方法を示す断面図である。図6(a)のように、基板10上に、複数の開口部14を有するマスク層16を形成する。マスク層16は、上層16aと下層16bとを含む。
図6(b)のように、マスク層16をマスクとして、基板10上に例えば真空蒸着法を用いて導電膜18を成膜する。比較例においては、導電膜18の成膜の間、基板10の自転および揺動は行わない。このため、開口部14内に形成される導電膜18は、断面視にて矩形状の形状となる。
図6(c)のように、マスク層16と、マスク層16上に形成された導電膜18と、をリフトオフ法により除去する。これにより、基板10上に、断面視にて矩形状の形状をした複数の導電パターン20aが形成される。
図7(a)のように、基板10上に、複数の導電パターン20aを直接覆うようにグラフェン膜30を転写する。グラフェン膜30は、図4(a)から図5(b)に示した方法と同じ方法により基板10上に転写される。グラフェン膜30およびポリマー膜32の厚さに対して導電パターン20aの間隔が大きいことから、グラフェン膜30およびポリマー膜32は導電パターン20aによって湾曲するようになる。
図7(b)のように、ポリマー膜32が溶ける溶液が入った容器に基板10を浸す。これにより、グラフェン膜30の上面に設けられたポリマー膜32が溶けて除去される。その後、基板10およびグラフェン膜30を水洗した後に加熱機器68により加熱して、基板10とグラフェン膜30を乾燥させる。導電パターン20aが断面視にて矩形形状であるため、導電パターン20aの直角の角部においてグラフェン膜30に掛かる応力が大きくなる。このため、例えばポリマー膜32の除去および/またはポリマー膜32の除去後の加熱機器68による乾燥において、導電パターン20aの角部にてグラフェン膜30に亀裂が生じ、これに伴い皺が生じることがある。グラフェン膜30に皺が生じることで、皺内に洗浄時の水分などの異物34が残ってしまうことがある。
一方、実施例1によれば、図1(c)のように、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を形成する。そして、図2(a)から図2(c)のように、導電パターン20を覆うように基板10上にグラフェン膜30を転写する。このように、導電パターン20が上部に向かって傾斜した形状をしているため、導電パターン20を覆って形成されるグラフェン膜30に掛かる応力を低減することができる。よって、グラフェン膜30に亀裂が生じることや、皺が生じることを抑制できる。
また、実施例1では、図2(a)から図2(c)のように、導電パターン20を直接覆うように基板10上にグラフェン膜30を転写する。この場合、グラフェン膜30は導電パターン20の形状の影響を受けやすい。したがって、比較例のように導電パターン20aが矩形状であると、導電パターン20aの直角の角部においてグラフェン膜30に掛かる応力が大きくなり亀裂や皺が発生しやすくなる。しかしながら、実施例1のように、導電パターン20を下部よりも上部の幅が狭くなるように傾斜した形状とすることで、導電パターン20を直接覆うようにグラフェン膜30を転写した場合でも、グラフェン膜30に掛かる応力を低減できる。よって、グラフェン膜30に亀裂や皺が生じることを抑制できる。なお、実施例1において、グラフェン膜30は、導電パターン20の表面に沿って薄く形成された他の層を間に挟んで導電パターン20を覆うように転写されてもよい。
また、実施例1では、図1(c)のように、断面視にて上部が曲面状の導電パターン20を形成する。これにより、導電パターン20を覆って形成されるグラフェン膜30に掛かる応力を低減することができ、グラフェン膜30に亀裂や皺が生じることを抑制できる。
また、実施例1では、図1(b)のように、基板10上に形成された開口部14を有するマスク層16をマスクとし、蒸着法により導電膜18を成膜する。この際に、図3(a)および図3(b)のように、基板10を自転させつつ蒸着源44を中心として基板10を揺動させながら基板10に蒸着材料を蒸着させる。その後、図1(c)のように、マスク層16を除去することで、基板10上に導電パターン20を形成する。これにより、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を容易に形成することができる。
また、実施例1では、図5(b)のように、一方の面にポリマー膜32が設けられて純水66の表面に浮かんだグラフェン膜30を基板10で掬う。そして、図2(b)および図2(c)のように、ポリマー膜32を除去することで、基板10上にグラフェン膜30を転写する。この場合、比較例のように導電パターン20aが矩形状であると、導電パターン20aの直角の角部においてグラフェン膜30に掛かる応力が大きくなりやすい。しかしながら、実施例1のように、導電パターン20を下部よりも上部の幅が狭くなるように傾斜した形状とすることで、グラフェン膜30を基板10で掬った後にポリマー膜32を除去する場合でも、グラフェン膜30に掛かる応力を低減できる。よって、グラフェン膜30に亀裂や皺が生じることを抑制できる。
また、実施例1では、図2(b)のように、ポリマー膜32を除去した後に加熱機器68によりグラフェン膜30を乾燥させる。この場合、比較例のように導電パターン20aが矩形状であると、導電パターン20の直角の角部においてグラフェン膜30に掛かる応力が大きくなりやすい。しかしながら、実施例1のように、導電パターン20を下部よりも上部の幅が狭くなるように傾斜した形状とすることで、グラフェン膜30を加熱機器68により乾燥させた場合でも、グラフェン膜30に掛かる応力を低減できる。よって、グラフェン膜30に亀裂や皺が生じることを抑制できる。
なお、実施例1では、基板10上にグラフェン膜30を転写する方法として、純水66の表面に浮いたグラフェン膜30を基板10で掬い上げる方法を例に示したが、その他の方法を用いてもよい。例えば、粘着テープを用いて基板10上にグラフェン膜30を転写する方法でもよい。
実施例1では、基板10を自転させながら蒸着源44を中心に揺動させることで、基板10上に導電膜18を成膜した。これに対し、実施例2では、基板10を自転させながら蒸着源44に対して基板10を水平方向に往復移動させることで、基板10上に導電膜18を成膜する。実施例2のその他の製造工程については、実施例1と同じであるため説明を省略する。
図8(a)および図8(b)は、導電膜18を成膜する際の基板10の自転および水平移動を示す図である。図8(a)は、基板10の自転を示す平面図、図8(b)は、基板10の水平移動を示す側面図である。図8(a)のように、真空蒸着法による導電膜18の成膜の間、基板10の中心11を自転軸として矢印40のように基板10を自転させる。図8(b)のように、真空蒸着法により導電膜18の成膜の間、基板10の上方に位置する蒸着源44に対して矢印46のように水平方向に基板10を往復移動させる。
このように、基板10を自転させつつ蒸着源44に対して水平方向に往復移動させることで、実施例1と同様に、複数の開口部14各々において蒸着源44から出射される蒸着材料の一部がマスク層16に遮られて開口部14内に入射されなくなることが生じる。これにより、開口部14内に形成される導電膜18は、実施例1の図1(b)と同様に、断面視にて上部に向かって傾斜した形状となる。マスク層16を除去した後は、実施例1の図1(c)と同様に、基板10上に、断面視にて下部の幅よりも上部の幅が狭くなるように傾斜した形状の導電パターン20が形成される。導電パターン20の上部は、断面視にて例えば曲面状となる。
[シミュレーション1]
基板10を蒸着源44に対して水平方向に往復移動させながら金属膜を成膜したときに、マスク層16の開口部14内に形成される金属膜の形状についてシミュレーションした。図9(a)は、シミュレーションに用いたサンプルの断面図である。図9(a)のように、基板10上に開口部14を有するマスク層16が形成されたサンプルを用いた。マスク層16は単層構造とした。基板10の中心における垂線上に蒸着源44が位置するときを基準位置0とし、基準位置0から紙面上で右側を+方向、左側を-方向とした。シミュレーション条件は以下である。
蒸着源44から基板10までの最短距離L:17.3cm
開口部14の幅X:10μm
マスク層16の厚さT:1μm、2μm、4μm、8μm
基板10の水平方向の移動範囲:±5cm、±10cm、±15cm
図9(b)は、シミュレーションにおける基板10の往復移動の周期を示すグラフである。シミュレーションは、シミュレーション範囲の基板10上に1粒子が照射されるごとにその到達点を72000回計算することで行った。図9(b)に示すように、水平方向の移動範囲が±5cm、±10cm、±15cmのいずれの場合でも、往復移動の周期は36000(1粒子照射時間)とした。
図10(a)および図10(b)は、基板10を水平方向に往復移動させながら金属膜を成膜したときの金属膜の形状のシミュレーション結果である。図10(a)および図10(b)の横軸は、開口部14の中心を原点としたときの原点に対する座標であり、縦軸は堆積された金属膜の膜厚である。図10(a)は、マスク層16の厚さが4μmで、水平方向の移動範囲が±5cm、±10cm、または±15cmのときの金属膜の形状のシミュレーション結果である。図10(b)は、水平方向の移動範囲が±10cmで、マスク層16の厚さが1μm、2μm、4μm、または8μmのときの金属膜の形状のシミュレーション結果である。
図10(a)および図10(b)のように、基板10を蒸着源44に対して水平方向に往復移動させながら蒸着を行うことで、開口部14内に堆積される金属膜の形状が上部に向かって傾斜した形状となった。言い換えると、開口部14内に形成される金属膜の形状が下部よりも上部の幅が狭くなるように傾斜した形状となった。これは、基板10を蒸着源44に対して水平方向に往復移動させることで、蒸着源44から開口部14に向かう蒸着材料がマスク層16で遮られることが生じるためと考えられる。図10(a)のように、水平方向の移動範囲が大きくなるほど、蒸着源44からの蒸着材料がマスク層16で遮られる範囲が大きくなり、金属膜は上部の幅がより狭くなるように傾斜した形状となった。図10(b)のように、マスク層16の厚さが厚くなるほど、蒸着源44からの蒸着材料がマスク層16で遮られる範囲が大きくなり、金属膜は上部の幅がより狭くなるように傾斜した形状となった。
なお、図10(a)および図10(b)は、蒸着源44に対して基板10を水平方向に往復移動させたときのシミュレーション結果であるが、蒸着源44を中心として基板10を揺動させた場合も同様の結果が得られると考えられる。これは、基板10を揺動させた場合でも、蒸着源44から開口部14に向かう蒸着材料がマスク層16で遮られることが生じることは同じであるためである。
実施例2によれば、基板10上に形成された開口部14を有するマスク層16をマスクとし、蒸着法により導電膜18を成膜する。この際に、図8(a)および図8(b)のように、基板10を自転させつつ蒸着源44に対して水平方向に往復移動をさせながら基板10に蒸着材料を蒸着させる。その後、マスク層16を除去することで、基板10上に導電パターン20を形成する。これにより、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を容易に形成することができる。
なお、実施例1では、基板10を自転させつつ蒸着源44を中心として基板10を揺動させながら基板10に蒸着材料を蒸着させることで導電パターン20を形成した。実施例2では、基板10を自転させつつ蒸着源44に対して水平方向に往復移動をさせながら基板10に蒸着材料を蒸着させることで導電パターン20を形成した。しかしながら、これらの場合に限られず、基板10上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターン20を形成できれば、その他の方法によって導電パターン20を形成してもよい。
図11(a)から図11(d)は、実施例3に係るグラフェン膜付き基板の製造方法を示す断面図である。図11(a)のように、実施例1の図1(a)から図1(c)と同じ工程を行って、基板10上に導電パターン20を形成する。
図11(b)のように、導電パターン20に対してスパッタエッチングを行う。例えば、スパッタエッチング装置またはイオンミリング装置を用い、導電パターン20にアルゴン(Ar)イオンを照射することで、導電パターン20に対して物理的なエッチングを行う。これにより、導電パターン20は、エッジ部分が平坦化された形状となる。基板10の上面と導電パターン20の表面とがなす角度θは例えば10°~20°である。
図11(c)のように、基板10上に、複数の導電パターン20を覆うようにグラフェン膜30を転写する。グラフェン膜30は、実施例1の図4(a)から図5(b)に示した方法と同じ方法により基板10上に転写される。
図11(d)のように、ポリマー膜32が溶ける溶液が入った容器に基板10を浸す。これにより、グラフェン膜30の上面に設けられたポリマー膜32が溶けて除去される。その後、基板10およびグラフェン膜30を水洗した後に加熱機器68(図11では不図示)により加熱して、基板10とグラフェン膜30を乾燥させて、グラフェン膜付き基板200を得る。
[シミュレーション2]
上記のシミュレーション1のように基板10を蒸着源44に対して水平方向に往復移動させながら金属膜を成膜し、その後、金属膜に対してArイオンを照射してスパッタエッチングしたときの形状についてシミュレーションした。シミュレーション条件は以下である。
金属膜の成膜(図9(a)および図9(b)を参照)
蒸着源44から基板10までの最短距離L:17.3cm
開口部14の幅X:10μm
マスク層16の厚さT:4μm
基板10の水平方向の移動範囲:±10cm
金属膜のスパッタエッチング
Arイオンの入射方向:基板10に垂直に入射
エッチング量:エッチング後の金属膜の最小膜厚を5nmとする
図12は、金属膜にArイオンを照射してスパッタエッチングを行う前後における金属膜の形状のシミュレーション結果である。図12の横軸は、金属膜の中心を原点としたときの原点に対する座標であり、縦軸は金属膜の膜厚である。図12のように、金属膜にArイオンを照射してスパッタエッチングを行うことで、金属膜のエッジ部分は基板に対する角度が小さくなるように平坦化された形状となった。
実施例3によれば、グラフェン膜30を転写する前に、導電パターン20のエッジ部分を基板10に対する角度が小さくなるように平坦化する。これにより、グラフェン膜30に亀裂や皺が生じることを更に抑制できる。
また、実施例3では、導電パターン20に対して物理的なエッチングを行うことにより、導電パターン20のエッジ部分を基板10に対する角度が小さくなるように平坦化する。これにより、導電パターン20のエッジ部分の平坦化を容易に行うことができる。なお、導電パターン20のエッジ部分の平坦化は、物理的なエッチングによって行う場合に限られず、その他の方法によって行われてもよい。
なお、実施例3において、導電パターン20をスパッタエッチングする際、Arイオンを基板10に垂直に入射させてもよいし、基板10を傾けてArイオンを基板10に対して斜めから入射させてもよい。Arイオンを基板10に斜め方向から入射させる場合、Arイオンの入射方向が基板10内で偏らないように基板10を自転させながらArイオンを斜め方向から入射させることが好ましい。
実施例4では、基板上にグラフェン素子が形成される場合の例を示す。グラフェン素子として光センサの場合を例に示す。図13(a)から図14(d)は、実施例4に係るグラフェン膜付き基板の製造方法を示す図である。図13(a)、図13(c)、図14(a)、図14(c)は、実施例4に係るグラフェン膜付き基板の製造方法を示す平面図である。図13(b)、図13(d)、図14(b)、図14(d)は、図13(a)、図13(c)、図14(a)、図14(c)のA-A断面図である。
図13(a)および図13(b)のように、実施例1の図1(a)から図1(c)と同じ工程を行って、基板10上に導電パターンであるソース電極21aおよびドレイン電極21bを形成する。ソース電極21aおよびドレイン電極21bは、例えば金などの金属により形成される。
図13(c)および図13(d)のように、実施例1の図2(a)から図2(c)と同じ工程を行って、基板10上にソース電極21aおよびドレイン電極21bを覆うようにグラフェン膜30を転写する。
図14(a)および図14(b)のように。グラフェン膜30を、ソース電極21aとドレイン電極21bの間に設けられるチャネル形状に加工する。グラフェン膜30の加工は、例えばフォトリソグラフィ法およびエッチング法により行う。
図14(c)および図14(d)のように、基板10上に、グラフェン膜30の一端とソース電極21aとを接続するソース配線24aを形成する。基板10上に、グラフェン膜30の他端とドレイン電極21bとを接続するドレイン配線24bを形成する。ソース配線24aおよびドレイン配線24bは、例えば金または銅などの金属により形成される。ソース配線24aおよびドレイン配線24bは、例えばスパッタリング法などにより金属膜を堆積したのち、エッチング法などにより金属膜をパターニングすることにより形成される。ソース配線24aおよびドレイン配線24bはリフトオフ法により形成してもよい。
基板10にバックゲート電圧を印加し、ソース電極21aとドレイン電極21bとの間にソース-ドレイン電圧を印加する。これにより、グラフェン膜30に照射される光を検出することができる。
実施例4によれば、基板10上に、導電パターンであるソース電極21aおよびドレイン電極21bを形成する。ソース電極21aおよびドレイン電極21bを覆うように基板10上にグラフェン膜30を転写した後、グラフェン膜30をソース電極21aおよびドレイン電極21bとの間に位置するチャネル形状に加工する。実施例1に記載したように、グラフェン膜30には亀裂および皺が生じることが抑制されることから、良好な特性を有する光センサが得られる。
なお、実施例4では、基板10上に形成されるグラフェン素子が光センサである場合を例に示したが、この場合に限られるわけではない、グラフェン素子は、ガスセンサやトランジスタなど、その他の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
11 中心
12 絶縁膜
14 開口部
16 マスク層
16a 上層
16b 下層
18 導電膜
20、20a 導電パターン
21a ソース電極
21b ドレイン電極
24a ソース配線
24b ドレイン配線
30 グラフェン膜
32 ポリマー膜
34 異物
44 蒸着源
50 基板
52 金属膜
60 容器
62 エッチング液
64 容器
66 純水
100、200 グラフェン膜付き基板

Claims (10)

  1. 基板上に、断面視にて下部よりも上部の幅が狭くなるように傾斜した形状の導電パターンを形成する工程と、
    前記導電パターンを覆うように前記基板上にグラフェン膜を転写する工程と、を備えるグラフェン膜付き基板の製造方法。
  2. 前記グラフェン膜を転写する工程は、前記導電パターンを直接覆うように前記グラフェン膜を転写する、請求項1に記載のグラフェン膜付き基板の製造方法。
  3. 前記導電パターンを形成する工程は、断面視にて上部が曲面状の前記導電パターンを形成する、請求項1または2に記載のグラフェン膜付き基板の製造方法。
  4. 前記導電パターンを形成する工程は、前記基板上に形成された開口部を有するマスク層をマスクとして、前記基板を自転させつつ蒸着源を中心として前記基板を揺動させながら前記基板に蒸着材料を蒸着させた後、前記マスク層を除去することで前記導電パターンを形成する、請求項1または2に記載のグラフェン膜付き基板の製造方法。
  5. 前記導電パターンを形成する工程は、前記基板上に形成された開口部を有するマスク層をマスクとして、前記基板を自転させつつ蒸着源に対して前記基板を水平方向に往復移動させながら前記基板に蒸着材料を蒸着させた後、前記マスク層を除去することで前記導電パターンを形成する、請求項1または2に記載のグラフェン膜付き基板の製造方法。
  6. 前記導電パターンを形成する工程は、前記導電パターンのエッジ部分を前記基板に対する角度が小さくなるように平坦化する工程を含む、請求項4に記載のグラフェン膜付き基板の製造方法。
  7. 前記平坦化する工程は、前記導電パターンに対して物理的なエッチングを行うことにより前記導電パターンの前記エッジ部分を平坦化する、請求項6に記載のグラフェン膜付き基板の製造方法。
  8. 前記グラフェン膜を転写する工程は、一方の面にポリマー膜が設けられて液体表面に浮かんだ前記グラフェン膜を前記基板で掬った後、前記ポリマー膜を除去することで、前記基板上に前記グラフェン膜を転写する、請求項1または2に記載のグラフェン膜付き基板の製造方法。
  9. 前記グラフェン膜を転写する工程は、前記ポリマー膜を除去した後に加熱機器により前記グラフェン膜を乾燥させる工程を含む、請求項8に記載のグラフェン膜付き基板の製造方法。
  10. 前記導電パターンを形成する工程は、ソース電極およびドレイン電極である前記導電パターンを形成し、
    前記グラフェン膜を転写する工程の後、前記グラフェン膜を前記ソース電極と前記ドレイン電極の間に位置するチャネル形状に加工する工程を備える、請求項1または2に記載のグラフェン膜付き基板の製造方法。
JP2022116963A 2022-07-22 2022-07-22 グラフェン膜付き基板の製造方法 Pending JP2024014266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022116963A JP2024014266A (ja) 2022-07-22 2022-07-22 グラフェン膜付き基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022116963A JP2024014266A (ja) 2022-07-22 2022-07-22 グラフェン膜付き基板の製造方法

Publications (1)

Publication Number Publication Date
JP2024014266A true JP2024014266A (ja) 2024-02-01

Family

ID=89718609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022116963A Pending JP2024014266A (ja) 2022-07-22 2022-07-22 グラフェン膜付き基板の製造方法

Country Status (1)

Country Link
JP (1) JP2024014266A (ja)

Similar Documents

Publication Publication Date Title
US9984889B2 (en) Techniques for manipulating patterned features using ions
US8003300B2 (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
US20060160026A1 (en) Device and method of forming film
JP2002334973A5 (ja)
TW202035738A (zh) 使用非對稱物理氣相沉積來圖案化基板的方法和設備
JP2024014266A (ja) グラフェン膜付き基板の製造方法
CN110429030B (zh) 纳米栅及纳米栅器件的制备方法
CN109103100B (zh) 薄膜晶体管的制备方法
US8795772B2 (en) Method of forming nano-pads of catalytic metal for growth of single walled carbon nanotubes
US20100055577A1 (en) Process of patterning small scale devices
TWI588920B (zh) 通孔以及形成具有實質上平坦的上表面之通孔的方法以適用於奈米碳管的應用
US10879082B2 (en) Wavelike hard nanomask on a topographic feature and methods of making and using
KR102153931B1 (ko) 그래핀 나노 소자의 제조 방법
TWI668184B (zh) 奈米微結構的製備方法
US20080020569A1 (en) Method for Manufacturing Semiconductor Device
TW202108792A (zh) 使用不對稱物理氣相沉積來圖案化基板之方法及設備
KR101106003B1 (ko) 멀티층 제조방법
US8435875B1 (en) Method for forming T-shaped gate structure
CN112357878B (zh) 一种二维材料电子器件及其制备方法和应用
TWI667194B (zh) 奈米帶的製備方法
CN209216945U (zh) 一种用于形成狭缝结构的沟槽结构
KR960006707B1 (ko) 기판의 홈 내부에 증착층을 분리 형성하는 방법
JP3820449B2 (ja) 階段状多層薄膜の作製方法
JP4140440B2 (ja) 半導体装置の製造方法
CN110729358A (zh) 薄膜晶体管及其制造方法