JP2023169577A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023169577A JP2023169577A JP2022080777A JP2022080777A JP2023169577A JP 2023169577 A JP2023169577 A JP 2023169577A JP 2022080777 A JP2022080777 A JP 2022080777A JP 2022080777 A JP2022080777 A JP 2022080777A JP 2023169577 A JP2023169577 A JP 2023169577A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- spacer
- semiconductor chip
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 238000000926 separation method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【課題】スペーサを含有するはんだを接合層として用いた場合に、スペーサが偏って分散することを抑制し、接合される部材に傾きが発生することを抑制できる半導体装置を提供する。【解決手段】第１の部材と、第１の部材に接合される第２の部材と、第１の部材と第２の部材とを接合する接合層とを有する半導体装置において、第１の部材と第２の部材とのうちの一方は、半導体チップ１であり、接合層は、スペーサ４を含有するはんだ３であり、平面視したとき、半導体チップ１の１つの電極２に対して複数に分割された接合層により第１の部材と第２の部材とが接合されていることを特徴とする。【選択図】図１
Description
本発明は、半導体装置に関し、特に、スペーサを含有するはんだを接合層として用いた半導体装置に関する。
半導体装置において、半導体チップと他の部材とを接合する接合層としてはんだが用いられることが多い。ここで、接合層の厚さを所定の厚さに保ちたい場合に、スペーサを含有するはんだを接合層として用いることがある。
図５は、従来の半導体装置の平面図であり、図６は、従来の半導体装置の図５のＡ－Ａ線における断面図である。
図５および図６に示すように、従来の半導体装置は、電極２を有する半導体チップ１と、外部電極５とを、スペーサ４を含有するはんだ３で形成された接合層によって接合している。なお、図５では、スペーサ４の配置がわかるように、外部電極５を図示省略している。図５および図６に示すように、スペーサ４は、はんだ３の全体にわたってほぼ均等に分散して配置されていることが理想である。
他に、スペーサを含有するはんだを接合層として用いた従来技術としては、例えば、特許文献１の図２などが挙げられる。
しかしながら、従来の半導体装置では、スペーサ４が理想的な分散となっていない場合に、外部電極５が傾いてしまうという問題がある。
図７は、従来の半導体装置の課題を説明する平面図であり、図８は、従来の半導体装置の課題を説明する図７のＡ－Ａ線における断面図である。図７は図５に対応する図であり、図８は図６に対応する図である。
図７および図８に示すように、スペーサ４が偏って分散した場合は、外部電極５が傾いてしまう。
本発明が解決しようとする課題は、スペーサを含有するはんだを接合層として用いた場合に、スペーサが偏って分散することを抑制し、接合される部材に傾きが発生することを抑制できる半導体装置を提供することである。
上記課題を解決するために、本発明の半導体装置は、例えば、第１の部材と、前記第１の部材に接合される第２の部材と、前記第１の部材と前記第２の部材とを接合する接合層とを有する半導体装置において、前記第１の部材と前記第２の部材とのうちの一方は、半導体チップであり、前記接合層は、スペーサを含有するはんだであり、平面視したとき、前記半導体チップの１つの電極に対して複数に分割された前記接合層により前記第１の部材と前記第２の部材とが接合されていることを特徴とする。
本発明によれば、接合層が複数に分割されていることにより、スペーサが偏って分散することが抑制されるため、接合される部材に傾きが発生することを抑制できる。
以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。
図１は、実施例１の半導体装置の平面図であり、図２は、実施例１の半導体装置の図１のＡ－Ａ線における断面図である。図１は図５に対応する図であり、図２は図６に対応する図である。図１では、スペーサ４の配置がわかるように、外部電極５を図示省略している。
実施例１の半導体装置は、第１の部材である半導体チップ１と、第１の部材に接合される第２の部材である外部電極５と、第１の部材と第２の部材とを接合する接合層であるはんだ３とを有している。
はんだ３は、スペーサ４を含有するはんだ３である。スペーサ４としては、例えばニッケル（Ｎｉ）ボールなどの導電性の金属スペーサでもよいし、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）などの絶縁性の球状微粒子などでもよい。スペーサ４の形状は球状であることが望ましいが、これに限定されるものではない。
半導体チップ１は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子でもよいし、ダイオードなどでもよい。
半導体チップ１は、例えばニッケル、銅など、はんだ３の濡れ性がよい金属で形成された電極２を有している。
電極２の上には、はんだ３の濡れ性の悪い材料で形成されたはんだ分離層６が形成されている。はんだ分離層６は、例えば、アルミなどの金属で形成してもよいし、ポリイミド樹脂やポリアミドイミド樹脂などの樹脂で形成してもよい。このはんだ分離層６によって、溶融したはんだ３は濡れ性の悪いはんだ分離層６の上を避けることになるので、スペーサ４を含有するはんだ３が、複数に分割される。
このように、はんだ３が複数に分割されることで、スペーサ４が偏って分散することが抑制されるため、半導体チップ１に接合される部材である外部電極５に傾きが発生することを抑制できる。
図３は、実施例１の半導体装置の効果を説明する断面図である。図３は、実施例１の図２に対応する図であり、図１のＡ－Ａ線における断面図である。図４は、比較例の半導体装置の断面図である。
図３に示すように、互いに隣接する接合層であるはんだ３の間隔Ｌは、スペーサ４の大きさよりも大きいことが望ましい。仮に、図４に示すように互いに隣接する接合層であるはんだ３の間隔Ｌ’が、スペーサ４の大きさよりも小さい場合、スペーサ４が隣のはんだ３にも接触可能であるため、スペーサ４が移動してしまう可能性がある。これに対し、図３のように間隔Ｌがスペーサ４の大きさよりも大きい場合は、スペーサ４の移動は図３に示す位置で止まり、スペーサ４が隣のはんだ３に移動することが抑制されるため、スペーサ４が偏って分散することが効果的に抑制される。
また、傾きが発生することを抑制するためには、図１に示すように、複数に分割されたはんだ３のそれぞれが少なくとも１つのスペーサ４を有していればよいが、より安定性を保つためには、複数に分割されたはんだ３のそれぞれが２つ以上のスペーサ４を有することが望ましい。
図１では、平面視したとき、縦方向に２分割、横方向に２分割されている例を示したが、これに限られず、例えば、縦方向に２分割以上、横方向に２分割以上されている構成であってもよい。はんだ３の分割数および分割の形状は、半導体チップ１に接合される部材である外部電極５に傾きが発生することを抑制できる分割数および分割の形状であればよい。
以上説明した通り、実施例１の半導体装置によれば、平面視したとき、半導体チップ１の１つの電極２に対して複数に分割された接合層であるはんだ３により第１の部材である半導体チップ１と第２の部材である外部電極５とが接合されていることにより、スペーサ４が偏って分散することが抑制されるため、半導体チップ１に接合される部材である外部電極５に傾きが発生することを抑制できる。
実施例２は、実施例１の変形例である。
実施例１では、はんだ分離層６を半導体チップ１の電極２の上に形成した例を示したが、これに限られず、外部電極５の方にはんだ分離層６を形成してもよいし、両方に形成してもよい。すなわち、第１の部材と第２の部材とのうち少なくとも一方にはんだ分離層を有する構成としてもよい。
実施例１では、半導体チップ１に外部電極５を接合する例を示したが、例えば、外部電極５に半導体チップ１を接合する構成としてもよい。この場合は、半導体チップ１に傾きが発生することを抑制できる。
また、第２の部材は、外部電極５ではなく、例えば配線層が形成された絶縁基板などの基板や、リードフレームなどでもよいし、これら以外であってもよい。
したがって、例えば、第１の部材と、第１の部材に接合される第２の部材と、第１の部材と第２の部材とを接合する接合層とを有する半導体装置において、第１の部材と第２の部材とのうちの一方は、半導体チップ１であり、第１の部材と第２の部材とのうちの他方は、基板、リードフレーム、電極のうちの何れかである構成としてもよい。
以上、本発明の実施例を説明したが、本発明は実施例に記載された構成に限定されず、本発明の技術的思想の範囲内で種々の変更が可能である。また、各実施例で説明した構成の一部または全部を組み合わせて適用してもよい。
１ 半導体チップ（第１の部材）
２ 電極
３ はんだ（接合層）
４ スペーサ
５ 外部電極（第２の部材）
６ はんだ分離層
２ 電極
３ はんだ（接合層）
４ スペーサ
５ 外部電極（第２の部材）
６ はんだ分離層
Claims (6)
- 第１の部材と、前記第１の部材に接合される第２の部材と、前記第１の部材と前記第２の部材とを接合する接合層とを有する半導体装置において、
前記第１の部材と前記第２の部材とのうちの一方は、半導体チップであり、
前記接合層は、スペーサを含有するはんだであり、
平面視したとき、前記半導体チップの１つの電極に対して複数に分割された前記接合層により前記第１の部材と前記第２の部材とが接合されていることを特徴とする半導体装置。 - 請求項１において、
複数に分割された前記接合層は、平面視したとき、縦方向に２分割以上、横方向に２分割以上されていることを特徴とする半導体装置。 - 請求項１において、
複数に分割された前記接合層のそれぞれが、２つ以上の前記スペーサを有することを特徴とする半導体装置。 - 請求項１において、
互いに隣接する前記接合層の間隔は、前記スペーサの大きさよりも大きいことを特徴とする半導体装置。 - 請求項１において、
前記第１の部材と前記第２の部材とのうち少なくとも一方において、互いに隣接する前記接合層の間に、はんだの濡れ性の悪い材料で形成されたはんだ分離層を有することを特徴とする半導体装置。 - 請求項１において、
前記第１の部材と前記第２の部材とのうちの他方は、基板、リードフレーム、電極のうちの何れかであることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022080777A JP2023169577A (ja) | 2022-05-17 | 2022-05-17 | 半導体装置 |
| PCT/JP2023/005455 WO2023223616A1 (ja) | 2022-05-17 | 2023-02-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022080777A JP2023169577A (ja) | 2022-05-17 | 2022-05-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023169577A true JP2023169577A (ja) | 2023-11-30 |
Family
ID=88835203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022080777A Pending JP2023169577A (ja) | 2022-05-17 | 2022-05-17 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2023169577A (ja) |
| WO (1) | WO2023223616A1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575879Y2 (ja) * | 1977-03-14 | 1982-02-03 | ||
| JP2019009216A (ja) * | 2017-06-22 | 2019-01-17 | 愛三工業株式会社 | 半導体装置の製造方法および半導体装置 |
-
2022
- 2022-05-17 JP JP2022080777A patent/JP2023169577A/ja active Pending
-
2023
- 2023-02-16 WO PCT/JP2023/005455 patent/WO2023223616A1/ja unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023223616A1 (ja) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
| JP2019067949A (ja) | 半導体装置 | |
| JP7248133B2 (ja) | 半導体装置 | |
| US20180308833A1 (en) | Semiconductor device | |
| US11923266B2 (en) | Semiconductor module circuit structure | |
| KR20190095144A (ko) | 반도체 장치 | |
| JP4349364B2 (ja) | 半導体装置 | |
| JP7301124B2 (ja) | 半導体装置 | |
| JP6406996B2 (ja) | 半導体装置 | |
| WO2023223616A1 (ja) | 半導体装置 | |
| JPH0878620A (ja) | 電力用半導体装置 | |
| JP2018129388A (ja) | 半導体装置とその製造方法 | |
| JP7306248B2 (ja) | 半導体モジュール | |
| JP7491043B2 (ja) | 半導体モジュール | |
| US11652023B2 (en) | Semiconductor device including a semiconductor element with a gate electrode on only one surface | |
| US20210050286A1 (en) | Lead frame wiring structure and semiconductor module | |
| JP2022143295A (ja) | 半導体装置 | |
| JP7177961B2 (ja) | 半導体装置および半導体モジュール | |
| WO2022209346A1 (ja) | 半導体装置および半導体モジュール | |
| WO2023136078A1 (ja) | 半導体装置 | |
| US20170309599A1 (en) | Semiconductor device | |
| JP7080392B2 (ja) | 圧接型半導体装置 | |
| US20200266130A1 (en) | Semiconductor device | |
| WO2021251128A1 (ja) | 半導体素子、および、半導体装置 | |
| US11600541B2 (en) | Semiconductor module |