JP2023106646A - 画像表示装置及び電子機器 - Google Patents
画像表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2023106646A JP2023106646A JP2020103304A JP2020103304A JP2023106646A JP 2023106646 A JP2023106646 A JP 2023106646A JP 2020103304 A JP2020103304 A JP 2020103304A JP 2020103304 A JP2020103304 A JP 2020103304A JP 2023106646 A JP2023106646 A JP 2023106646A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- light
- self
- luminous element
- emitting region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002834 transmittance Methods 0.000 claims description 33
- 238000005070 sampling Methods 0.000 claims description 29
- 238000003384 imaging method Methods 0.000 claims description 15
- 238000005259 measurement Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 167
- 238000010586 diagram Methods 0.000 description 72
- 230000004048 modification Effects 0.000 description 22
- 238000012986 modification Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000006059 cover glass Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 1
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
- H10K59/65—OLEDs integrated with inorganic image sensors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
- G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
Landscapes
- Engineering & Computer Science (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示面を通して受光又は投光される光の減衰や変調を防止する。
【解決手段】画像表示装置は、二次元状に配置される複数の画素を備える。複数の画素のうち一部の画素を含む第1画素領域内の画素は、第1発光領域と、第1発光領域よりも可視光透過率が高い第2発光領域と、第1発光領域から発光する第1自発光素子と、第2発光領域から発光する第2自発光素子と、第1自発光素子および第2自発光素子の発光および消灯を制御する画素回路と、を有する。複数の画素のうち第1画素領域以外の第2画素領域内の画素は、第2発光領域よりも可視光透過率が低い第3発光領域と、第3発光領域から発光する第3自発光素子と、を有する。
【選択図】図10B
【解決手段】画像表示装置は、二次元状に配置される複数の画素を備える。複数の画素のうち一部の画素を含む第1画素領域内の画素は、第1発光領域と、第1発光領域よりも可視光透過率が高い第2発光領域と、第1発光領域から発光する第1自発光素子と、第2発光領域から発光する第2自発光素子と、第1自発光素子および第2自発光素子の発光および消灯を制御する画素回路と、を有する。複数の画素のうち第1画素領域以外の第2画素領域内の画素は、第2発光領域よりも可視光透過率が低い第3発光領域と、第3発光領域から発光する第3自発光素子と、を有する。
【選択図】図10B
Description
本開示は、画像表示装置及び電子機器に関する。
最近のスマートフォンや携帯電話、PC(Personal Computer)などの電子機器では、表示パネルの額縁(ベゼル)に、カメラなどの種々のセンサを搭載している。搭載されるセンサも増える傾向にあり、カメラの他に、顔認証用のセンサや赤外線センサ、動体検出センサなどがある。その一方で、デザイン上の観点や軽薄短小化の傾向から、画面サイズに影響を与えずに電子機器の外形サイズをできるだけコンパクトにすることが求められており、ベゼル幅は狭まる傾向にある。このような背景から、表示パネルの真下にカメラモジュールを配置して、表示パネルを通過した被写体光をカメラモジュールで撮影する技術が提案されている。表示パネルの真下にカメラモジュールを配置するには、表示パネルを透明化する必要がある(特許文献1参照)。
しかしながら、表示パネルは複数層からなり、一部の層は可視光透過率が低い。このため、表示パネルを通過した被写体光をカメラモジュールで撮影すると、撮影画像が暗くなったり、全体的にぼやけた画像になったりする。また、被写体光が表示パネルを通過する際に、フレアや回折の影響を受けて、撮影画像の画質が低下するおそれもある。カメラモジュール以外のセンサを表示パネルの直下に配置する場合も事情は同じであり、表示パネルを通過する間に光が減衰したり変調したりするため、センサで受光される光又はセンサから投光される光の信頼性が低下するおそれがある。
そこで、本開示では、表示面を通して受光又は投光される光の減衰や変調を防止できる画像表示装置及び電子機器を提供するものである。
上記の課題を解決するために、本開示に係る画像表示装置は、二次元状に配置される複数の画素を備える。複数の画素のうち一部の画素を含む第1画素領域内の画素は、第1発光領域と、第1発光領域よりも可視光透過率が高い第2発光領域と、第1発光領域から発光する第1自発光素子と、第2発光領域から発光する第2自発光素子と、第1自発光素子および第2自発光素子の発光および消灯を制御する画素回路と、を有する。複数の画素のうち第1画素領域以外の第2画素領域内の画素は、第2発光領域よりも可視光透過率が低い第3発光領域と、第3発光領域から発光する第3自発光素子と、を有する。
前記画素回路は、前記第1自発光素子及び前記第2自発光素子を共に発光させるか、前記第1自発光素子を発光させて前記第2自発光素子を消灯させるかを切り替えてもよい。
前記画素回路は、前記第1画素領域を通過した光が入射される受光装置が動作を行う期間中は、前記第1自発光素子を発光させて前記第2自発光素子を消灯させ、前記受光装置が動作を行わない期間中は、前記第1自発光素子及び前記第2自発光素子を共に発光させてもよい。
前記画素回路は、前記第1自発光素子と前記第2自発光素子との間に接続される第1スイッチを有し、
前記第1自発光素子及び前記第2自発光素子を共に発光させるときに前記第1スイッチはオンし、前記第1自発光素子は発光させて前記第2自発光素子を消灯させるときに前記第1スイッチはオフしてもよい。
前記第1自発光素子及び前記第2自発光素子を共に発光させるときに前記第1スイッチはオンし、前記第1自発光素子は発光させて前記第2自発光素子を消灯させるときに前記第1スイッチはオフしてもよい。
前記画素回路は、前記第2自発光素子に並列に接続される第2スイッチも有し、
前記第1スイッチがオンするときに前記第2スイッチはオフし、前記第1スイッチがオフするときに前記第2スイッチはオンしてもよい。
前記第1スイッチがオンするときに前記第2スイッチはオフし、前記第1スイッチがオフするときに前記第2スイッチはオンしてもよい。
前記第1スイッチは、前記第1自発光素子と前記第2自発光素子との間にカスコード接続される複数のトランジスタを有し、前記複数のトランジスタのゲートは互いに接続されて連携してオン又はオフしてもよい。
前記第1スイッチは、N型トランジスタであり、前記N型トランジスタのゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に接続されてもよい。
前記第1スイッチは、N型トランジスタであり、
前記第2スイッチは、P型トランジスであり、
前記N型トランジスタおよび前記P型トランジスタの各々のゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に共通に接続されてもよい。
前記第2スイッチは、P型トランジスであり、
前記N型トランジスタおよび前記P型トランジスタの各々のゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に共通に接続されてもよい。
前記第1画素領域内で一方向に配置された複数の前記N型トランジスタのゲートが、前記リセット信号線に共通に接続されてもよい。
前記第1画素領域内に配置されたすべての前記N型トランジスタのゲートが、前記リセット信号線に共通に接続されてもよい。
前記画素回路は、前記第1自発光素子の発光および消灯を制御する第1画素回路と、前記第だ2自発光素子の発光および消灯を制御する第2画素回路と、を有してもよい。
前記第1画素回路および前記第2画素回路が、同じ回路構成であってもよい。
前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは同じ走査線に共通に接続され、ドレインは別個の信号線に接続されていてもよい。
前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは別個の走査線に共通に接続され、ドレインは同じ信号線に共通に接続されていてもよい。
また、本開示に係る電子機器は、二次元状に配置される複数の画素を有する画像表示装置と、画像表示装置を通して入射される光を受光する受光装置と、を備える。複数の画素のうち一部の画素を含む第1画素領域内の画素は、第1発光領域と、第1発光領域よりも可視光透過率が高い第2発光領域と、第1発光領域から発光する第1自発光素子と、
第2発光領域から発光する第2自発光素子と、第1自発光素子および第2自発光素子の発光および消灯を制御する画素回路と、を有する。複数の画素のうち第1画素領域以外の第2画素領域内の画素は、第2発光領域よりも可視光透過率が低い第3発光領域と、第3発光領域から発光する第3自発光素子と、を有する。
第2発光領域から発光する第2自発光素子と、第1自発光素子および第2自発光素子の発光および消灯を制御する画素回路と、を有する。複数の画素のうち第1画素領域以外の第2画素領域内の画素は、第2発光領域よりも可視光透過率が低い第3発光領域と、第3発光領域から発光する第3自発光素子と、を有する。
前記受光装置は、前記第2発光領域を通して入射された光を光電変換する撮像センサと、前記第2発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第2発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含んでいてもよい。
以下、図面を参照して、画像表示装置及び電子機器の実施形態について説明する。以下では、画像表示装置及び電子機器の主要な構成部分を中心に説明するが、画像表示装置及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
図1Aは、本開示の一実施形態による画像表示装置1の概略的な平面図である。図1Aに示すように、本実施形態による画像表示装置1は、表示パネル2を備えている。表示パネル2には、例えばフレキシブル・プリント基板(FPC:Flexible Printed Circuits)3が接続されている。表示パネル2は、例えばガラス基板又は透明フィルム上に複数の層を積層したものであり、表示面2zには縦横に複数の画素が配置されている。FPC3の上には、表示パネル2の駆動回路の少なくとも一部を内蔵するチップ(COF:Chip On Film)4が実装されている。なお、駆動回路をCOG(Chip On Glass)として表示パネル2に積層してもよい。
本実施形態による画像表示装置1は、表示パネル2の直下に、表示パネル2を通して光を受光する各種のセンサを配置可能としている。本明細書では、画像表示装置1とセンサを備えた構成を電子機器と呼ぶ。電子機器内に設けられるセンサの種類は特に問わないが、例えば、表示パネル2を通して入射された光を光電変換する撮像センサ、表示パネル2を通して光を投光するとともに、対象物で反射された光を、表示パネル2を通して受光して、対象物までの距離を計測する距離計測センサ、表示パネル2を通して入射された光に基づいて温度を計測する温度センサなどである。このように、表示パネル2の直下に配置されるセンサは、光を受光する受光装置の機能を少なくとも備えている。なお、センサは、表示パネル2を通して光を投光する発光装置の機能を備えていてもよい。
図1Aは、表示パネル2の直下に配置されるセンサの具体的な場所の一例を破線で示している。図1Aのように、センサは、表示パネル2の四隅2aの少なくとも一つに配置される。なお、四隅2a以外の場所にセンサを配置してもよい。後述するように、センサは、表示パネル2を通して光を投光したり、受光したりするため、表示パネル2上のセンサは可視光透過率を高くする必要がある。このため、表示パネル2に画像を表示させたときに、表示パネル2上のセンサの直上の画素領域がそれ以外の画素領域と比べて、色合いや輝度が変化するおそれがある。図1Aのように、センサの直上の画素領域が表示パネル2の四隅2aであれば、色合いや輝度が他の画素領域と多少異なっていても、外見上あまり目立たなくなる。
市販されているスマートフォンやタブレット、PC等では、表示パネル2の上端側ベゼルの中央部にカメラモジュールを配置していることが多い。よって、本実施形態においても、図1Bの破線枠2aに示すように、表示パネル2の上端側中央部付近にセンサを配置してもよい。本明細書では、表示パネル2内で、センサが直下に配置されていない画素領域を画素領域(第2画素領域)2Aと呼び、センサが直下に配置されている画素領域を画素領域(第1画素領域)2Bと呼ぶ。
図1C及び図1Dは、表示パネル2の一部の画素領域2B、2Aの拡大図である。図1Cはセンサが直下に配置されている画素領域2Bを示し、図1Dはセンサが直下に配置されていない画素領域2Aを示している。本実施形態による画像表示装置1は、各画素が自発光素子を有しており、バックライトを不要としている。自発光素子の代表例は、有機EL(Electroluminescence)素子(以下では、OLED:Organic Light Emitting Diodeとも呼ぶ)である。自発光素子は、バックライトを省略できるため、少なくとも一部を透明化することができる。以下では、自発光素子としてOLEDを用いる例を主に説明する。
図1Cの画素領域2Bの少なくとも一部は、表示パネル2の表示面側から平面視したときに、表示パネル2を通して入射される光を受光する受光装置に重なるように配置される。図1Cの画素領域2Bは、画素ごとに、第1発光領域2B1と第2発光領域2B2を有する。第1発光領域2B1とは、OLEDの光を発光させる領域である。発光領域2B1の大半は、可視光帯域(約360~830nmの波長範囲)の光を透過させることができない領域であり、より具体的な一例としては可視光透過率が50%未満の領域を指す。第2発光領域2B2も、OLEDの光を発光させる領域である。さらに、第2発光領域2B2の大半は上述した可視光帯域の光を透過させることができる領域であり、より具体的な一例としては可視光透過率が50%以上の領域を指す。すなわち、第2発光領域2B2は、第1発光領域2B1より可視光透過率が高い領域である。
図1Cの各画素は、例えば赤(R)画素、緑(G)画素及び青(B)画素の3つの色画素を含んでいる。各画素が赤緑青以外の色画素を含む場合もありうるが、本実施形態では主に各画素が赤緑青の3つの色画素を含む例を説明する。
画素領域2B内の各色画素は、上述した第1発光領域2B1と第2発光領域2B2を有する。第1発光領域2B1と第2発光領域2B2の面積比は任意である。OLEDが発光した光を第1発光領域2B1のみが射出する場合には、第1発光領域2B1の面積が大きい方が輝度を高くできる。図1Cに示すように、各画素の第1発光領域2B1と第2発光領域2B2は隣接して配置されている。
一方、図1Dの画素領域2Aは、各画素内に第3発光領域2A1を有する。各第3発光領域2A1は、OLEDの光を発光させる領域である。第3発光領域2A1は、第2発光領域2B2より可視光透過率が低い領域である。第3発光領域2A1は、入射された可視光を透過させずに反射させる領域を含んでいる。すなわち、画素領域2A内の各画素は大部分が発光する。
このように、本実施形態による画像表示装置1は、画素領域2Aと画素領域2Bを備えている。画素領域2A内の画素は、第3発光領域2A1とOLED(第3自発光素子)を有する。このOLEDは、第3発光領域2A1から発光する。画素領域2B内の画素は、第1発光領域2B1と、第2発光領域2B2と、2つのOLED(第1自発光素子、第2自発光素子)を有する。一方のOLED(第1自発光素子)は、第1発光領域2B1から発光する。他方のOLED(第2自発光素子)は、第2発光領域2B2から発光する。
図2は、OLED5とドライブトランジスタQ1との接続関係を示す回路図である。図2ではドライブトランジスタQ1のゲート-ソース間電圧をVgs、ドライブトランジスタQ1の閾値電圧をVth、ドライブトランジスタQ1のドレイン-ソース間電流をIds、ドライブトランジスタQ1のゲート幅をW、ゲート長をL、移動度をμ、ゲート酸化膜容量をCoxとすると、ドライブトランジスタQ1のドレイン-ソース間電流Idsは、以下の式(1)で表される。
式(1)からわかるように、ドライブトランジスタQ1のゲート-ソース間電圧Vgsが大きくなるほど、OLED5に流れる電流Idsは増大する。OLED5に流れる電流Idsが増大するほど、OLED5の発光輝度は高くなる。
図3は、OLED5を流れる電流と発光輝度との相関関係を示す特性図である。図3の実線w1はOLED5の初期状態の特性を示し、破線w2は劣化後のOLED5の特性を示す。図示のように、OLED5は電流を流す量を増やすほど発光輝度が高くなる傾向にあるが、劣化が進むと電流を流しても発光輝度は高くならなくなる。また、OLED5の単位面積あたりの電流量が大きいほど、OLED5の劣化時の発光輝度の低下量が大きくなる。よって、OLED5の長寿命化のためには、OLED5の発光面積をより大きくして、単位面積あたりの電流量を抑制するのが望ましい。
図4は、図1AのA-A線方向の模式的な断面図である。図4は、表示パネル2の上端側の両隅部の直下に第1撮像部6aを有する撮像センサ6bと第2撮像部6cを有する撮像センサ6dを配置した例を示している。画像表示装置1と撮像センサ6b、6dを備えた電子機器の代表的な例は、スマートフォンなどである。撮像センサ6b、6dのそれぞれは、例えば焦点距離が互いに相違する単焦点レンズ6e、6fを備えていてもよい。なお、表示パネル2の直下に撮像センサ6b、6d以外のセンサを配置してもよいが、以下では、撮像センサ6b、6dを配置する例を説明する。
図4に示すように、表示パネル2は、第1撮像部6a及び第2撮像部6cが配置される側から順に、透明フィルム2b、ガラス基板2c、TFT層42、表示層2d、バリア層2e、タッチセンサ層2f、粘着層2g、円偏光板2h、光学粘着シート(OCA:Optical Clear Adhesive)2i、及びカバーガラス2jを順に配置した積層体である。
透明フィルム2bは省略してもよい。表示層2dは、OLED5を構成する層であり、例えば図5のような積層構造である。バリア層2eは、表示層2dに酸素や水分が侵入するのを防止する層である。タッチセンサ層2fには、タッチセンサが組み込まれている。タッチセンサには、静電容量型や抵抗膜型など、種々の方式があるが、いずれの方式が採用されてもよい。また、タッチセンサ層2fと表示層2dを一体化したインセル構造にしてもよい。粘着層2gは、円偏光板2hとタッチセンサ層2fとを接着するために設けられている。粘着層2gには、可視光透過率が高い材料が用いられる。円偏光板2hは、ギラツキを低減したり、明るい環境下でも表示面2zの視認性を高めたりするために設けられている。光学粘着シート2iは、円偏光板2hとカバーガラス2jとの密着性を高めるために設けられている。光学粘着シート2iは、可視光透過率が高い材料が用いられる。カバーガラス2jは、表示層2d等を保護するために設けられている。
TFT層42は、後述するように、画素回路を構成するドライブトランジスタQ1等が形成される層であり、実際には複数層から形成される場合もある。表示層2dは、図5に示すように、ガラス基板2c側から積層順に、陽極2m、正孔注入層2n、正孔輸送層2p、発光層2q、電子輸送層2r、電子注入層2s、及び陰極2tを配置した積層構造である。陽極2mは、アノード電極とも呼ばれる。正孔注入層2nは、アノード電極2mからの正孔が注入される層である。正孔輸送層2pは、正孔を発光層2qに効率よく運ぶ層である。発光層2qは、正孔と電子を再結合させて励起子を生成し、励起子が基底状態に戻る際に発光する。陰極2tは、カソード電極とも呼ばれる。電子注入層2sは、カソード電極2tからの電子が注入される層である。電子輸送層2rは、電子を発光層2qに効率よく運ぶ層である。発光層2qは有機物を含んでいる。
図6Aはセンサが直下に配置されている画素領域2Bの模式的な断面図、図6Bはセンサが直下に配置されていない画素領域2Aの模式的な断面図である。図6Aと図6Bでは、OLED5からの光が発光される場所及び方向を矢印で示している。
図6Aの左側断面図は、カメラが直下に配置されている画素領域2Bにおいて、各画素内の一部に設けられる第1発光領域2B1からOLED5を発光させる例を示している。一方、図6Aの右側断面図は、第2発光領域2B2を発光させるためのOLED5aを設ける例を示している。OLED5aの光は、表示面2z側だけでなく、その反対側からも射出される。よって、表示面2z側に射出される光量は、OLED5aが発光する光量の略1/2になる。第1発光領域2B1は、後述するように、OLED5のアノード電極層を広げて反射層として使用するため、OLED5から発光された光のほぼすべてを表示面2z側から射出させることができる。一方、画素領域2Aでは、図6Bに示すように、各画素の全域で発光される。
図7A、図7B及び図7Cは、表示パネル2上のセンサが直下に配置されていない画素領域2Aと、センサが直下に配置されている画素領域2Bとで、画素輝度が同じになるようにする例を示す図である。図7Aは表示パネル2上の画素領域2Aと2Bの位置関係を示している。図7Bは画素領域2Aと2Bの画素輝度を示す図である。図7Cは画素領域2Aと2B内の各画素のOLED5に流れる単位面積あたりの電流を示す図である。
図7Bのように画素領域2Aと2Bで画素輝度を等しくするには、図7Cのように画素領域2B内の各画素のOLED5に流れる電流を、画素領域2A内の各画素のOLED5に流れる電流よりも多くする必要がある。これは、画素領域2Bにおける各画素内でOLED5の発光する第1発光領域2B1の面積が画素領域2Aにおける各画素内の第3発光領域2A1の面積よりも小さいためである。図7Cは、画素領域2Bの第1発光領域2B1の面積が画素領域2Aの第3発光領域2A1の面積の1/2の例を示している。この場合、画素領域2B内の各画素のOLED5に流れる電流を、画素領域2A内の各画素のOLED5に流れる電流の2倍にすれば、画素領域2Aと2Bの画素輝度をほぼ同じにすることができる。OLED5に流れる電流が多くなるほど、OLED5の劣化が促進されるため、画素領域2B内の各画素のOLED5は、画素領域2A内の各画素のOLED5よりも早く劣化してしまい、残像が視認される焼き付き等の不具合が生じやすくなる。
これに対し、本実施形態では図6Aに示すように、第1発光領域2B1と第2発光領域2B2の面積が等しい場合、第1発光領域2B1から射出される光量を0.5とすると、第2発光領域2B2から表示面2z側に射出される光量は0.25になる。よって、図6Aの右側断面図の例だと、画素領域2A内の画素輝度を1とすると、画素領域2B内の画素輝度は0.5+0.25=0.75になり、画素領域2B内の各画素のOLED5に流れる電流を増やさなくても、輝度差を抑制できる。
図8Aは、画素領域2Aの画素回路8の基本構成を示す回路図である。図8Aの画素回路8は、上述した画素領域2A内の各画素に設けられる。この画素回路8は、OLED5の他に、ドライブトランジスタQ1と、サンプリングトランジスタQ2と、画素容量Csとを備えている。サンプリングトランジスタQ2は、信号線SigとドライブトランジスタQ1のゲートとの間に接続されている。サンプリングトランジスタQ2のゲートには、走査線Gateが接続されている。画素容量Csは、ドライブトランジスタQ1のゲートとOLED5のアノード電極との間に接続されている。
走査線Gateがハイ電位になると、サンプリングトランジスタQ2は、信号線電圧に応じた電圧をドライブトランジスタQ1に供給する。ドライブトランジスタQ1は、信号線電圧に応じた電圧により、OLED5に流れる電流を制御する。OLED5は、電流に応じた発光輝度で発光する。OLED5が発光すると、その光は第3発光領域2A1を通して射出される。
図8Bは、画素領域2Bの画素回路8の回路図である。図8Bの画素回路8は、カメラが直下に配置される画素領域2B内の各画素に設けられる。図8Bの画素回路8は、図6Aの右側断面図に準拠したものである。図8Bの画素回路8は、図8Aの画素回路8に新たなOLED5aを追加している。OLED5aは、第2発光領域2B2を発光するためのものであり、第1発光領域2B1を発光するためのOLED5に並列接続されており、画素領域2B内の各画素の第2発光領域2B2内の表示層2dに設けられる。OLED5aから発光された光は、各画素内の第2発光領域2B2から射出される。なお、OLED5aを発光制御する画素回路8の大部分は、第1発光領域2B1の内部に配置されている。これにより、第2発光領域2B2の開口率を上げることができ、可視光透過率の低下を抑制できる。
図8Bの画素回路8を設けることで、図6Aの右側断面図に示すように、第1発光領域2B1と第2発光領域2B2の双方から表示面2z側に光を射出でき、画素領域2Aと2Bの画素輝度の違いを低減できる。
図9Aは、画素領域2Aの各画素が図8Aの画素回路8を有し、画素領域2B内の各画素が図8Bの画素回路8を有する場合の表示パネル2の画素輝度を示す図である。また、図9Bは、画素領域2Aと図9Aの画素領域2Bの各画素に流れる単位面積あたりの電流を示す図である。
図9A及び図9Bに示す例では、画素領域2Aと画素領域2Bの各画素のOLED5の発光輝度を基本的には等しくし、例外的に、画素領域2A内の画素領域2Bに近接した画素領域内の画素領域2Bに近い画素ほど、OLED5の発光輝度を低くしている。これにより、画素領域2B内の各画素のOLED5に流れる電流を増やさなくても、画素領域2Aと2Bの画素輝度の違いを低減でき、表示パネル2面内輝度差をグラデーションさせてつなぐことで、目立たなくしている。また、単位面積当たりの電流量MAXを画素領域2Aと画素領域2Bでそろえることで、画素領域2B領域のOLED素子劣化が早くなることを防いでいる。の輝度ばらつきが目立たなくなる。
画素領域2Bでは、画素領域2Bの直下に配置されるセンサの動作期間中は、画素領域2Bからの発光を停止するのが望ましい。画素領域2Bが発光している状態で、その直下のセンサで撮像等を行うと、センサの検出信号に、OLED5aによる発光成分が含まれてしまい、センサの検出信号の信頼性が低下するためである。そのため、図8Bに示す画素回路8では、センサの動作期間中は、ドライブトランジスタQ1をオフにする。これにより、OLED5およびOLED5aへの電流供給が停止されて、画素領域2Bが消灯する。また、画素領域2Bのうち、第2発光領域2B2に設けられたOLED5aのみ消灯する場合には、図10Aおよび図10Bのような画素回路8が考えられる。
図10A及び図10Bは、図8BにスイッチトランジスタQ3(第1スイッチ)を追加した回路図である。図10Aは、スイッチトランジスタQ3がオンの場合の電流の流れを矢印で示している。図10Bは、スイッチトランジスタQ3がオフの場合の電流の流れを矢印で示している。また、図11Aは、スイッチトランジスタQ3がオンの場合の電流の流れを矢印で示した断面図である。図11Bは、スイッチトランジスタQ3がオフの場合の電流の流れを矢印で示した断面図である。
スイッチトランジスタQ3は、2つのOLED5、5aのアノード電極同士を導通するか否かを切り替える。スイッチトランジスタQ3のゲートにはリセット信号線RSTが接続されている。ドレインはOLED5のアノード電極に接続され、ソースはOLED5aのアノード電極に接続される。リセット信号線RSTがハイ電位になると、スイッチトランジスタQ3がオンして、2つのOLED5、5aのアノード電極同士が導通する。
リセット信号線RSTは、画素領域2Bの直下に配置されたセンサを動作させるタイミングに合わせて、ロー電位になる。これにより、センサの動作中は、スイッチトランジスタQ3をオフさせて、第2発光領域2B2用のOLED5aの発光を停止させて、第2発光領域2B2から光が射出されないようにすることができる。
スイッチトランジスタQ3がオンの場合は、図10Aの回路図及び図11Aの断面図に示すように、画素領域2B内の第1発光領域2B1と第2発光領域2B2の双方が、OLED5、5aで発光された光を射出する。第1発光領域2B1と第2発光領域2B2の面積が等しい場合、第1発光領域2B1の画素輝度を0.5とすると、第2発光領域2B2の表示面2z側の画素輝度は0.25になる。
スイッチトランジスタQ3がオフの場合は、ドライブトランジスタQ1のドレイン-ソース間電流がすべてOLED5に流れるため、OLED5に流れる電流量は、スイッチトランジスタQ3がオンの場合の略2倍になる。よって、図10Bの回路図及び図11Bの断面図に示すように、画素領域2B内の第2発光領域2B2からは光が射出されなくなる代わりに、第1発光領域2B1からは、図10Aの2倍の輝度の光が射出される。図11Aでは、各画素の第1発光領域2B1と第2発光領域2B2を合わせた画素輝度が0.5+0.25=0.75であったのに対し、図11Bでは、各画素の画素機度は0.5×2=1.0となる。
このように、スイッチトランジスタQ3がオンかオフかにより、画素領域2B内の第1発光領域2B1の画素輝度が若干変化する。ただし、表示パネル2内の各画素の平均輝度をどの程度の輝度に設定するかは、図10A等の信号線電圧により調整することができる。また、1フレーム期間内の各画素の表示期間や1フレーム期間内のセンサの動作期間を調整することでも、表示パネル2の平均輝度を調整できる。なお、センサの動作期間は、フリッカを抑制する観点では、1フレーム期間内の一部期間に設定するのが望ましいが、場合によっては、複数フレームにまたがる期間内にセンサを動作させてもよい。
画素領域2B内の各画素内に、第2発光領域2B2を発光させるためのOLED5aを設ける画素回路8は、図8Bや図10Aの画素回路8以外の回路構成も考えられる。
図12Aは、画素領域2B内の画素回路8の第1変形例の回路図である。図12Aの画素回路8は、第1発光領域2B1を発光および消灯させるための第1画素回路8aと、第2発光領域2B2を発光および消灯させるための第2画素回路8bとを有する。第1画素回路8aと第2画素回路8bは同じ回路構成である。各画素回路は、OLED5またはOLED5aに直列に接続されるドライブトランジスタQ1と、ドライブトランジスタQ1のゲートに接続されるサンプリングトランジスタQ2と、画素容量Csとを有する。
第1画素回路8aは、静止画表示の際には100%デューティでOLED5を発光させる。第2画素回路8bは、センサの非動作期間中に、OLED5aを発光させるようにして、OLED5aの劣化を抑制する。
図12Aの画素回路8は、任意のタイミングで第2発光領域2B2を発光させることができる。また、第2発光領域2B2の発光又は消灯により、第1発光領域2B1の第1画素回路8a内のOLED5に流れる電流は影響を受けなくなる。
図12Bは、画素領域2B内の画素回路8の第2変形例の回路図である。図10AのスイッチトランジスタQ3がオフすると、ドライブトランジスタQ1のドレイン-ソース間電流は、第2発光領域2B2用のOLED5aには流れなくなり、すべての電流が第1発光領域2B1用のOLED5に流れる。ところが、スイッチトランジスタQ3のドレイン-ソース間にリーク電流が流れると、リーク電流の量に応じて、第2発光領域2B2用のOLED5aにも電流が流れ、場合によっては、第2発光領域2B2用のOLED5aが発光して、第2発光領域2B2から光が漏れ出すおそれがある。
そこで、図12Bの画素回路8は、スイッチトランジスタQ3のゲートと接地ノード(カソード電極と同電位)との間に導電型がスイッチトランジスタQ3とは反対のスイッチトランジスタQ3a(第2スイッチ)を追加で配置する。スイッチトランジスタQ3aのゲートには、リセット信号線RSTが入力される。これにより、2つのスイッチトランジスタQ3、Q3aのいずれか一方のみがオンするようになる。よって、スイッチトランジスタQ3がオフするときは、第2発光領域2B2用のOLED5aのアノード電極がカソード電極と短絡され、このOLED5aを確実に消灯させることができる。
図12Cは、画素領域2B内の画素回路8の第3変形例の回路図である。図12Cの画素回路8は、図10AのスイッチトランジスタQ3を、カスコード接続された2つのスイッチトランジスタQ3b、Q3cで構成する点で図10Aの画素回路8と異なる。2つのスイッチトランジスタQ3b、Q3cのゲートは同じリセット信号線RSTに共通に接続される。
図12Cのように、スイッチトランジスタQ3をダブルゲート構造にすることで、これらスイッチトランジスタQ3b、Q3cがオフのときに、これらスイッチトランジスタQ3b、Q3cにリーク電流が流れるおそれがなくなり、リーク電流により第1発光領域2B1用のOLED5が発光するという不具合が起きなくなる。
センサが撮像センサの場合、図10AのスイッチトランジスタQ3や図12CのスイッチトランジスタQ3b、Q3cでリーク電流が生じた欠陥画素を検出して、リーク電流が生じたことが検出されると、撮像センサの撮像画像を補正することができる。
図13は、欠陥画素の検出と画像補正を行う処理手順を示すフローチャートである。図13のフローチャートは、例えば、本実施形態による画像表示装置1を製造後の検査工程で実施される。あるいは、本実施形態による画像表示装置1を出荷後にユーザサイドで図13のフローチャートを実施してもよい。
まず、画素領域2B内の各画素のスイッチトランジスタQ3をオンさせた状態で、表示パネル2の全画素を表示させる(ステップS1)。次に、スイッチトランジスタQ3をオフにして(ステップS2)、画素領域2B内の第2発光領域2B2の発光を停止させた状態で、撮像センサにて撮像を行う(ステップS3)。次に、撮像画像に基づいて、リーク電流が生じたスイッチトランジスタQ3を有する欠陥画素を検出し(ステップS4)、欠陥画素の座標位置と発光特性を画像表示装置1内の信号処理チップに書き込む(ステップS5)。その後、撮像センサで撮像する際には、信号処理チップに書き込んだ情報を読み出して撮像画像の補正処理を行う(ステップS6)。例えば、リーク電流が流れるスイッチトランジスタQ3を有する画素については、撮像時に消灯できないため、撮像画像の画劣化につながる。あらかじめ、検査工程でこのような不良画素を見つけて、スイッチトランジスタQ3をレーザーでカット(断線させることで常時オフ)し、透過部が発光しないようにすることができる。またレーザーでカットしない場合は、この画素の書き込みは黒電位~低階調になるように画像を補正処理することで、撮影画像への影響が低下し、撮影画質が改善する。
図14は、各画素の画素回路8の具体的な構成を示す回路図である。図14の画素回路8は、図10Aに示したドライブトランジスタQ1、サンプリングトランジスタQ2及びスイッチトランジスタQ3の他に、3つのトランジスタQ4~Q6を有する。トランジスタQ4のドレインはドライブトランジスタQ1のゲートに接続され、トランジスタQ4のソースは電圧V1に設定され、トランジスタQ4のゲートにはゲート信号Gate1が入力される。トランジスタQ5のドレインはOLED5のアノード電極に接続され、トランジスタQ5のソースは電圧V2に設定され、トランジスタQ5のゲートにはゲート信号Gate2が入力される。
トランジスタQ1~Q5はN型トランジスタであるのに対して、トランジスタQ6はP型トランジスタである。トランジスタQ6のソースは電源線Vccpに設定され、トランジスタQ6のドレインはドライブトランジスタQ1のドレインに接続され、トランジスタQ6のゲートにはゲート信号Gate3が入力される。
図15は、図14の画素回路8内の各部の電圧波形図である。以下、図15の電圧波形図を参照して、図14の画素回路8の動作を説明する。
初期状態(時刻t0)では、トランジスタQ2、Q4~Q5はオフ状態であり、ドライブトランジスタQ1のゲート電圧は不定である。
その後、時刻t1でゲート信号Gate2がハイ電位になる。これにより、トランジスタQ5がオンし、ドライブトランジスタQ1のソースに繋がるノードSが電圧V2まで急激に低下する。これにより、ドライブトランジスタQ1のゲート電圧Gも、画素容量Csを介して電圧VFまで急激に低下する。
その後、時刻t2でゲート信号Gate1がハイ電位になる。これにより、トランジスタQ4がオンし、ドライブトランジスのゲート電圧Gは、電圧V1に上昇する。この時点では、ノードSは電圧V2であり、ドライブトランジスタQ1のゲート-ソース間電圧Vgs=V1-v2>Vthである。ただし、ノードSの電圧V2は、OLED5の閾値電圧VthELよりも小さいことから、OLED5は逆バイアス状態であり、発光しない。
その後、時刻t3では、ゲート信号Gate2がロー電位になり、ゲート信号Gate3もロー電位になる。これにより、トランジスタQ5がオフし、トランジスタQ6がオンする。よって、トランジスタQ6のソース-ドレイン間電流は、ドライブトランジスタQ1のドレイン-ソース間を経由して画素容量Csに流れ、画素容量Csに電荷が蓄積される。これにより、ドライブトランジスタQ1のVthの補正動作が開始される。この時点では、ドライブトランジスタQ1のゲート電圧はV1であり、電荷蓄積量が多くなるに従って、ノードSの電圧が上昇し、ドライブトランジスタQ1のVgsが低下することから、やがてドライブトランジスタQ1はカットオフし、ノードSの電圧はV1-Vthになる。
ドライブトランジスタQ1がカットオフすると、ドライブトランジスタQ1にはドレイン-ソース間電流が流れなくなる。その後、時刻t4で、ゲート信号Gate3がハイ電位になり、トランジスタQ6はオフする。また、ゲート信号Gate1もロー電位になり、トランジスタQ4がオフする。これにより、画素容量CsにVthに応じた電荷が保持される。このように、時刻t3~t4は、ドライブトランジスタQ1の閾値電圧Vthを検出して補正する期間である。
その後、時刻t5で走査線に繋がるゲート信号Gate4をハイ電位にすると、サンプリングトランジスタQ2がオンして、信号線電圧Vsigに応じた電荷が画素容量Csに蓄積される。これにより、ドライブトランジスタQ1のゲート-ソース間電圧Vgsは、Vsig-V1+Vthになる。説明の簡略化のために、V1=0とすると、Vgs=Vsig+Vthになる。
サンプリング期間が終了する時刻t7より前の時刻t6でゲート信号Gate3がロー電位になり、トランジスタQ6がオンする。これにより、ドライブトランジスタQ1のドレイン電圧が電源電圧Vccになり、画素回路8は非発光期間から発光期間に遷移する。サンプリングトランジスタQ2がまだオンの間(時刻t6~t7)にドライブトランジスタQ1の移動度補正が行われる。時刻t6~t7の期間内は、ドライブトランジスタQ1のゲートが信号線電圧Vsigに保持された状態で、ドライブトランジスタQ1のドレイン-ソース間電流が流れる。ここで、V1-Vth<VthELと設定しておくことで、OLED5は逆バイアス状態になり、整流特性の代わりに単純な容量特性を示すようになる。よって、ドライブトランジスタQ1のドレイン-ソース間電流Idsは、画素容量CsとOLED5の等価容量に流れ、ドライブトランジスタQ1のソース電圧が上昇していく。図15では、ソース電圧の上昇分をΔVとしている。この上昇分ΔVは、画素容量Csに保持されたドライブトランジスタQ1のVgsから差し引かれるため、負帰還をかけたことになる。
このように、ドライブトランジスタQ1のドレイン-ソース間電流Idsを、ドライブトランジスタQ1のVgsに負帰還することで、ドライブトランジスタQ1の移動度μを補正することができる。なお、負帰還量ΔVは、時刻t6~t7の時間幅を調整することで、最適化可能である。
時刻t7で、ゲート信号Gate4がロー電位になると、サンプリングトランジスタQ2がオフする。これにより、ドライブトランジスタQ1のゲートは信号線から切り離され、ドライブトランジスタQ1のゲートは電圧(Vsig-ΔV+Vth)を保持する。
ドライブトラジスタのソース電圧は徐々に上昇して、OLED5の逆バイアス状態は解消され、発光を開始する。このとき、OLED5に流れる電流は、上述した式(1)で表される。
図14の画素回路8は、トランジスタQ1~Q5をN型トランジスタとし、トランジスタQ6をP型トランジスタとする例を示したが、図16のように、全てのトランジスタQ1a~Q6aをP型トランジスタで構成してもよい。図16の画素回路8も、動作原理は図13の画素回路8と同様であり、詳細な動作説明は割愛する。
図17は、図14及び図16とは異なる構成の画素回路8の回路図である。図17の画素回路8は、P型トランジスタQ11~Q16と、N型トランジスタQ17と、画素容量Csとを有する。トランジスタQ13はドライブトランジスタ、トランジスタQ12はサンプリングトランジスタである。
まず、トランジスタQ15をオンして、ドライブトランジスタQ13のゲートに初期化電圧Vintが供給される。初期化電圧Vintは、信号線電圧よりも低い電圧であり、ドライブトランジスタQ13はオンバイアス状態に設定される。
次に、トランジスタQ12とQ17がオンする。トランジスタQ17がオンすると、ドライブトランジスタQ13はゲートとドレインが短絡し、ダイオードとして機能する。その後、トランジスタQ11とQ14がオンすると、信号線電圧に応じた電荷が画素容量Csに蓄積されるととともに、トランジスタQ12とQ14の接続ノードSの電位が次第に上昇し、トランジスタQ11のソース電圧がOLED5の閾値電圧を超えると、OLED5が発光を開始する。図17の各トランジスタの導電型は逆にしてもよい。
図14、図16及び図17に示すように、画素回路8の回路構成には、種々の変形例が考えられ、本実施形態では、任意の回路構成の画素回路8を適用可能である。
図18は、本実施形態による画像表示装置1の概略構成を示すブロック図である。図示のように、画像表示装置1は、表示パネル2を備えており、表示パネル2には、FPC3等を介してドライバIC11が接続されている。ドライバIC11は、例えば図1Aに示したように、FPC3上に実装されたCOF4であってもよい。この場合、表示パネル2とドライバIC11との信号の送受は、FPC3内の配線を介して行われる。あるいは、ドライバIC11に内蔵される少なくとも一部の回路を表示パネル2に積層したCOG構成にしてもよい。また、ドライバIC11は、表示パネル2の額縁部分(ベゼル)に実装してもよい。
図18では、簡略化のために、1つのドライバIC11を図示しているが、複数のドライバIC11が表示パネル2と信号の送受を行ってもよい。
表示パネル2は、画素アレイ部12と、シフトレジスタ(ゲートドライバ)13と、セレクタスイッチ14とを有する。画素アレイ部12は、上述したように、縦横に配置される複数の画素を有し、一部の画素領域(画素領域2B)の直下には、センサが配置されている。画素領域2B内の各画素は、図10A等に示した画素回路8を有し、画素領域2A内の各画素は、図8A等に示した画素回路8を有する。画素回路8には、アノード電極などの可視光透過率が低い部材が含まれるため、センサが直下に配置されている画素領域2Bにおける各画素の画素回路8の大半は、第1発光領域2B1内に配置されている。
シフトレジスタ13は、複数の走査線に接続されており、各走査線に順次にゲートパルス信号を供給する。シフトレジスタ13は、走査線駆動回路やゲートドライバとも呼ばれる。図18では、480本の走査線を有する例を示しているが、走査線の数に制限はない。
セレクタスイッチ14は、複数の信号線に接続されており、各信号線に順次に信号線電圧を供給する。表示パネル2の横方向に640画素がある場合、各画素が3つの色画素を有するため、信号線の本数は、640×3=1920本となる。図18では、一つのセレクタスイッチ14から1920本の信号線を出力する例を示しているが、複数のセレクタスイッチ14を設けて、各セレクタスイッチ14に接続される信号線の数を減らしてもよい。
ドライバIC11は、インタフェース(I/F)回路15と、データラッチ回路16と、DAC17と、タイミングジェネレータ18と、フレームメモリ19と、電源回路20とを有する。I/F回路15は、画像表示装置1の外部に設けられるホストプロセッサ21等からの映像データ、制御データ、電源電圧等を受信する。データラッチ回路16は、映像データを所定のタイミングでラッチする。DAC17は、データラッチ回路16でラッチされた映像データをアナログ画素電圧に変換する。タイミングジェネレータ18は、I/F回路15で受信された制御データに基づいて、データラッチ回路16のラッチタイミングやDAC17でD/A変換するタイミングを制御する。フレームメモリ19は、例えば、表示パネル2に表示される1フレーム分の映像データを保存するメモリ容量を有する。表示パネル2は、1秒間に60回程度、表示を更新するが、その都度、ホストプロセッサ21からの映像データを受信して表示するのは、消費電力が増えるため、望ましくない。そこで、表示パネル2に同一の静止画を表示する場合には、フレームメモリ19から読み出して表示することで、消費電力の削減を図ることができる。
図19は、図18の画素アレイ部12の基本的な構成を示す回路図である。画素アレイ部12は、縦横に配置された複数の走査線と複数の信号線とを有し、走査線と信号線の各交差部分に画素回路8が設けられている。図19では、簡略化のために、各画素回路8がサンプリングトランジスタQ2と、ドライブトランジスタQ1と、画素容量Csと、OLED5とを有する例を示しているが、実際には、図14等の回路構成を有する。複数の走査線には、ゲートドライバ(シフトレジスタ)13からゲートパルス信号が線順次に出力される。
図20は、画素アレイ部12内の各走査線と各信号線の駆動タイミングを示すタイミング図である。図20に示すように、各走査線は、線順次に駆動され、ゲートパルス信号が順に出力される。また、各走査線にゲートパルス信号が供給されるタイミングに合わせて、各信号線に信号線電圧が供給される。各画素は3つの色画素で構成されるが、各色画素の信号線電圧は同タイミングで対応する信号線に供給される。
図21は、本実施形態による画素アレイ部12の具体的な構成を示す回路図である。図21の画素アレイ部12のうち、破線枠で囲んだ領域が、センサが直下に配置される画素領域2Bであり、それ以外が画素領域2Aである。画素領域2Bは、第1発光領域2B1を発光させるための第1画素回路8aと、第2発光領域2B2を発光させるための第2画素回路8bとを有する。一方、画素領域2B以外の画素領域2Aは、センサが直下に配置されていないことから、第1画素回路8aのみを有する。
画素領域2Bにおける第1画素回路8aと第2画素回路8bは、図12Aに示した回路構成と同じである。実際には、画素領域2B内の各画素が3つの色画素を有するため、色画素ごとに、第1画素回路8aと第2画素回路8bが設けられる。色画素ごとに設けられる第1画素回路8aと第2画素回路8b内のドライブトランジスタQ1のドレインはいずれも、共通の電源線Vccpに接続されている。同一色画素内の第1画素回路8aと第2画素回路8bは、横(水平)方向に隣接して配置されている。また、サンプリングトランジスタQ2のゲートは、同じ走査線Gateに共通に接続されている一方で、ドレインは別個の信号線Sigに接続されている。そのため、画素領域2B内の画素ごとの信号線Sigの本数は、画素領域2A内の画素ごとの信号線の本数の2倍多く設けられている。画素領域2B内の第2発光領域2B2を発光させるか否かは、対応する信号線に信号線電圧を供給するか否かで切り替えることができる。
画素領域2Bでは、センサを動作させない場合は、各画素(色画素)内の横(水平)方向に隣接して配置された第1発光領域2B1と第2発光領域2B2がともに発光する。一方、センサの動作期間中は、各画素(色画素)内の横(水平)方向に隣接して配置された第1発光領域2B1は発光するものの、第2発光領域2B2は発光しない。よって、センサは、第2発光領域2B2の発光の影響を受けることなく、第2発光領域2B2を通して入射された光を受光したり、第2発光領域2B2を通して光を投光したりすることができる。
画素領域2Bにおける第1画素回路8aと第2画素回路8bは、光を反射する部材で主に形成されているため、第1発光領域2B1の内部に配置される。これにより、第2画素回路8bを設けたとしても、第2発光領域2B2の面積を確保でき、画素領域2Bにおける各画素の輝度低下を抑制できる。
図22は、本実施形態による画素アレイ部12の第1変形例を示す回路図である。図22の画素アレイ部12のうち、破線枠で囲んだ領域が、センサが直下に配置される画素領域2Bであり、それ以外が画素領域2Aである。図22の画素アレイ部12における画素領域2Bでは、画素(色画素)内の縦(垂直)方向に第1発光領域2B1と第2発光領域2B2を隣接して配置している。また、サンプリングトランジスタQ2のゲートは、別個の走査線Gateに接続されている一方で、ドレインは同じ信号線Sigに共通に接続されている。このため、画素領域2Bでは、画素ごとに2本ずつ走査線Gateが設けられている。一方、画素領域2Aでは、画素ごとに2本ずつ走査線Gateが設けられているものの、そのうちの1本のみに画素回路8が接続されている。画素領域2B内の第2発光領域2B2を発光させるか否かは、対応する走査線Gateにゲートパルス信号を供給するか否かで切り替えることができる。
画素領域2Bでは、センサを動作させない場合は、各画素(色画素)内の縦(垂直)方向に隣接して配置された第1発光領域2B1と第2発光領域2B2がともに発光する。一方、センサの動作期間中は、各画素(色画素)内の縦(垂直)方向に隣接して配置された第1発光領域2B1は発光するものの、第2発光領域2B2は発光しない。よって、センサは、第2発光領域2B2の発光の影響を受けることなく、第2発光領域2B2を通して入射された光を受光したり、第2発光領域2B2を通して光を投光したりすることができる。
図23は、本実施形態による画素アレイ部12の第2変形例を示す回路図である。図23の画素アレイ部12のうち、破線枠で囲んだ領域が、センサが直下に配置される画素領域2Bであり、それ以外が画素領域2Aである。図23の画素アレイ部12は、縦(垂直)方向に隣接する2画素のうち、1画素を第1発光領域2B1として利用し、他の1画素を第2発光領域2B2として利用する。センサを動作させない場合は、画素領域内の全画素を発光させる。センサの動作期間中は、例えば、画素領域2B内の奇数行の画素は発光させ、偶数行の画素は発光させないようにする。偶数行の画素については、各画素の走査線の駆動タイミングにおいて、信号線電圧をゼロにする。これにより、画素領域2B内の偶数行の画素は発光しなくなり、偶数行の画素を第2発光領域2B2として利用して、センサにて光を受光することができる。
図24は、本実施形態による画素アレイ部12の第3変形例を示す回路図である。図24の画素アレイ部12のうち、破線枠で囲んだ領域が、センサが直下に配置されている画素領域2Bであり、それ以外が画素領域2Aである。画素領域2B内の各画素(色画素)には、図10Aおよび図10Bと同様の回路構成の画素回路8が設けられている。各画素回路8は、2つのOLED5、5aのアノード電極を導通するか否かを切り替えるスイッチトランジスタQ3を有する。画素領域2B内の横(水平)方向に配置された各行の画素群ごとに、共通のリセット信号線RSTが設けられており、各行の画素群に含まれる全スイッチトランジスタQ3は、同じタイミングでオン又はオフする。画素回路8には、各行のリセット信号線RSTをハイにするタイミングを各行ごとに個別に制御するリセットドライバ(RSTドライバ)22が設けられている。
図24の画素アレイ部12では、画素領域2B内の各行ごとに、各画素の第2発光領域2B2を発光させるか否かを任意のタイミングで切り替えることができる。なお、本変形例では、画素領域2B内に、図12Bまたは図12と同様の回路構成の画素回路8が設けられていてもよい。
図25は、本実施形態による画素アレイ部12の第4変形例を示す回路図である。図25の画素アレイ部12のうち、破線枠で囲んだ領域が、センサが直下に配置されている画素領域2Bであり、それ以外が画素領域2Aである。図25の画素アレイ部12は、画素領域2B内に図10Bと同様の回路構成の画素回路8を設けた点では図24と共通するが、各画素回路8内のスイッチトランジスタQ3のゲートに入力されるリセット信号線RSTをすべて共通に接続した点で、図24とは異なっている。
図25の画素回路8は、任意のタイミングで、画素領域2B内の全画素の第2発光領域2B2を発光させるか否かを切り替えることができる。図25の画素アレイ部12は、図24のリセットドライバ22が不要であり、図24よりも回路構成を簡略化できる。なお、本変形例でも、画素領域2B内に、図12Bまたは図12と同様の回路構成の画素回路8が設けられていてもよい。
図26は、図24の画素回路8を有する画素領域2Bの駆動タイミング図である。図26は、画素領域2B内に3本の走査線Gate0~2に接続された3行分の画素群が存在する例を示している。また、図26では、行ごとに設けられる3つのリセット信号線RST0~2が時間をずらして順次にハイ電位からロー電位に変化する例を示している。各行の各画素の第1発光領域2B1は、信号線電圧を書き込む期間以外は、常に発光している。一方、各行の各画素の第2発光領域2B2は、リセット信号線RSTがハイ電位の期間だけ発光し、ロー電位の期間は消灯する。このため、各行ごとに、画素領域2B内の画素群が消灯する期間がずれる。画素領域2Bの直下に位置するセンサは、各行の画素群がいずれも消灯する期間のみ駆動することができる。図26では、3行分の画素分のいずれもが消灯する期間を矢印線y1で図示している。矢印線y1がセンサの動作期間である。矢印線y1の長さからわかるように、画素領域2B内の各行ごとに第2発光領域2B2が消灯するタイミングがずれている場合には、センサの動作期間が短くなる。
図27は、図25の画素回路8を有する画素領域2Bの駆動タイミング図である。図25の画素回路8は、画素領域2B内の3行分の画素群に対応する3つのリセット信号線RSTが同じタイミングで変化するため、各行の各画素の第2発光領域2B2が消灯するタイミングが同じになる。よって、センサを動作させることが可能な期間は、各行の各画素の第2発光領域2B2が消灯する期間であり、図26よりもセンサの動作期間を長くできる。
図28は、一般的な画像表示装置1の基本的な画素配置を示す図である。図示のように、各画素は、赤緑青の3つの色画素を有し、これら色画素が順繰りに縦横に配置されている。
図29は、画像表示装置1の全画素が一部に第2発光領域2B2を有する例を示す図であり、いわゆる透明ディスプレイの画素配置を示している。各画素は3つの色画素を含み、各色画素は、第1発光領域2B1と第2発光領域2B2を有する。各色画素の第1発光領域2B1は、各フレームの表示期間内は、対応する色の光を常時発光している。これに対して、各色画素の第2発光領域2B2は、入射光を透過させることはできるものの、発光はしない。図29では、第1発光領域2B1を「非」と表記し、第2発光領域2B2を「窓」と表記している。
図29の画像表示装置1は、表示パネル2上の全画素が第1発光領域2B1と第2発光領域2B2を有するため、表示パネル2のどの画素領域の直下にセンサを配置しても、第2発光領域2B2を通して光を入射又は射出でき、センサによるセンシングの信頼性を向上できる。ただし、全画素が第2発光領域2B2を有することから、表示パネル2の全体的な輝度は低下する。第2発光領域2B2を有していない通常の表示パネル2と同等の輝度を得るには、各画素のOLED5の発光輝度を高くしなければならず、OLED5の寿命が短くなる。
図30は、画像表示装置1の全画素が第1発光領域2B1と第2発光領域2B2とを有し、両領域2B1、2B2とも発光する例を示す図である。この場合、図8Bに示すように、全画素(全色画素)に2個ずつOLED5、5aを配置しなければならない。図30では、第1発光領域2B1を「非」と表記し、第2発光領域2B2を「透」と表記している。
図30における第1発光領域2B1の発光輝度は、図6A等で説明したように低下するため、表示パネル2の全体的な輝度が図29ほど低下するわけではないが、通常の表示パネル2よりも低くなる。通常の表示パネル2と同程度の輝度にするには、OLED5aの発光輝度を上げなければならず、OLED5aの寿命が短くなる。
図31は、本実施形態による画像表示装置1の画素配置の第1例を示す図である。図31の破線枠が、センサが直下に配置される画素領域2Bであり、それ以外はセンサが直下に配置されない画素領域2Aである。画素領域2Bでは、図30と同様に、各画素(色画素)が第1発光領域2B1と第2発光領域2B2を有し、第1発光領域2B1と第2発光領域2B2の双方ともに発光可能である。第1発光領域2B1は、表示パネル2の表示期間中は常時発光するのに対し、第2発光領域2B2はセンサが動作しない期間のみ発光し、センサの動作期間中は消灯する。各画素(色画素)の画素回路8は、例えば図10Aの回路構成である。
図32は、本実施形態による画像表示装置1の画素配置の第2例を示す図である。図32の破線枠が、センサが直下に配置される画素領域2Bであり、それ以外はセンサが直下に配置されない画素領域2Aである。上述した図31の画素領域2Bは、画素領域2B内のすべての色画素が第1発光領域2B1と第2発光領域2B2を有しているのに対し、図32の画素領域2Bは、縦(垂直)方向に配置された画素のうち、奇数行の画素は第1発光領域2B1のみを有し、偶数行の画素は第2発光領域2B2のみを有する。奇数行の第1発光領域2B1と偶数行の第2発光領域2B2はいずれも、OLED5から発光する。図32の各色画素の画素回路8は、1個のOLED5を有していればよく、図31の画像表示装置1の画素回路8よりも、回路構成を簡略化できる。ただし、偶数行の各画素(色画素)の画素回路8は、センサを動作させる際には第2発光領域2B2の発光を停止しなければならないため、発光停止のためのスイッチトランジスタQ3等が必要になる。
なお、図32では、奇数行の画素が第1発光領域2B1を有し、偶数行の画素が第2発光領域2B2を有するが、逆にしてもよい。すなわち、奇数行の画素が第2発光領域2B2を有し、偶数行の画素が第1発光領域2B1を有していてもよい。また、複数の画素行単位で、各画素に第1発光領域2B1を持たせるか、第2発光領域2B2を持たせるかを切り替えてもよい。
図33は本実施形態による画像表示装置1の画素配置の第3例を示す図である。図33の破線枠が、センサが直下に配置される画素領域2Bであり、それ以外はセンサが直下に配置されない画素領域2Aである。画素領域2B内の各色画素が第1発光領域2B1又は第2発光領域2B2のいずれか一方だけを有する点では図32と共通する。ただし、図33では、画素領域2B内の複数の画素に含まれる複数の色画素のうち、第2発光領域2B2を有する色画素が千鳥状に配置され、同様に、第1発光領域2B1を有する色画素も千鳥状に配置されている。上述したように、第2発光領域2B2の発光輝度は、第1発光領域2B1の発光輝度よりも低くなるが、第2発光領域2B2を有する色画素を画素領域2B内で均等に分散させることで、輝度低下や輝度ばらつきが目立ちにくくなる。
図34は、本実施形態による画像表示装置1の画素配置の第4例を示す図である。図34の破線枠が、センサが直下に配置される画素領域2Bであり、それ以外はセンサが直下に配置されていない画素領域2Aである。図34は図31及び図36の変形例であり、図36の第2発光領域2B2を発光可能としたものである。より具体的には、センサを動作させていない期間は第2発光領域2B2を発光させ、センサの動作期間中は第2発光領域2B2を発光させないようにする。一部の色画素(例えば青色画素)については、第2発光領域2B2を設けないことで、画素の長寿命化を図ることができる。
図35は、各画素が赤緑青白の4つの色画素を有する画像表示装置1の画素配置を示す図である。これら4つの色画素の配置順序や面積は任意であり、図35は一例にすぎない。なお、白色以外の色画素を設けてもよい。
図36は、本実施形態による画像表示装置1の第5例を示す図である。図36の破線枠が、センサが直下に配置される画素領域2Bであり、それ以外はセンサが直下に配置されていない画素領域2Aである。図36の画像表示装置1は、各画素の白画素を第2発光領域2B2にし、第2発光領域2B2をOLED5の光で発光させる。白画素は、センサを動作させないときは発光し、センサを動作させるときは消灯する。
次に、本実施形態による画像表示装置1の画素アレイ部12の構造をより詳細に説明する。図37は、画素アレイ部12内のセンサが直下に配置される画素領域2Bの画素回路8の回路図である。図37の回路図は、簡略化したものであり、実際には、図14等の回路で構成される場合もある。図37の画素回路8は、ドライブトランジスタQ1と、サンプリングトランジスタQ2と、画素容量Csと、スイッチトランジスタQ3と、2つのOLED5、5aとを備えている。
図38は、図37の画素回路8を有する複数の色画素の平面図である。図38には、横に2つの色画素と、縦に2つの色画素の計4つの色画素の平面レイアウトが図示されている。各色画素は、縦方向に隣接して配置された第1発光領域2B1と第2発光領域2B2を有する。図38の左側の平面レイアウト図PV1は、画素回路8の各回路素子のレイアウト配置を示しており、図38の右側の平面レイアウト図PV2は第1発光領域2B1と第2発光領域2B2の位置関係を示している。図38の左側と右側の平面レイアウト図PV1,PV2は同じ画素領域を示している。
図38の左側に示すように、図37に示す画素回路8内の各回路素子は、第1発光領域2B1の内部に配置されている。例えば、電源線Vccp、走査線Gate、リセット信号線RSTは、第1発光領域2B1の上端側を通って横(水平)方向に略平行に配置されている。回路面積が比較的大きい画素容量Csの電極は、第1発光領域2B1の下端側に配置されている。2つのOLED5、5aとスイッチトランジスタQ3は、第1発光領域2B1の右下隅に配置されている。なお、図38の各回路素子の配置は一例であり、種々の配置変更が可能である。
図39は図38のA-A’線断面図である。図39の断面図は、画像表示装置1の画素領域2Bにおける積層構造を示している。図39は、図4の断面構造の中の表示層2dの周辺の一部の断面構造を詳細に図示したものである。具体的には、図39には、図37の2つのOLED5、5aとスイッチトランジスタQ3の周辺の断面構造が図示されている。
図39の上面は表示パネル2の表示面2z側であり、図39の底面はセンサが配置される側である。図39の底面側から上面側にかけて、第1透明基板31と、第1絶縁層32と、第1配線層33と、第2絶縁層34と、第2配線層35と、第3絶縁層36と、アノード電極層38と、第4絶縁層37と、表示層2dと、カソード電極層39と、第5絶縁層40と、第2透明基板41とを有する。
第1透明基板31と第2透明基板41は、例えば、可視光透過性に優れた石英ガラス等で形成されている。あるいは第1透明基板31と第2透明基板41の少なくとも一方を、透明フィルムで形成してもよい。第1透明基板31の上に、画素回路8内の各回路素子を接続するための第1配線層(M1)33が配置されている。
第1透明基板31の上には、第1配線層33を覆うように第1絶縁層32が配置されている。第1絶縁層32は、例えば、可視光透過性に優れたシリコン窒化層とシリコン酸化層の積層構造である。第1絶縁層32の上には、画素回路8内の各トランジスタが配置されるTFT層42が配置されている。図39は、TFT層42内に形成されるスイッチトランジスタQ3の断面構造を模式的に図示しているが、他のトランジスタも同一層に配置されており、不図示のコンタクトにより第1配線層33に接続されている。
第1絶縁層32の上には、トランジスタ等を覆うように第2絶縁層34が配置されている。第2絶縁層34は、例えば、可視光透過性に優れたシリコン酸化層、シリコン窒化層及びシリコン酸化層の積層構造である。第2絶縁層34の一部にはトレンチ34aが形成されて、トレンチ34a内にコンタクト部材34bを充填することにより、各トランジスタのソースやドレイン等に接続される第2配線層(M2)35が形成されている。図37には、スイッチトランジスタQ3と2つのOLED5、5aのアノード電極とを接続するための2つの第2配線層35が図示されているが、他の回路素子に接続される第2配線層35も同じ層に配置されている。
第2絶縁層34の上には、第2配線層35を覆って表面を平坦化するための第3絶縁層36が配置されている。第3絶縁層36は、アクリル樹脂等の樹脂材料で形成されている。第3絶縁層36の膜厚は、第1~第2絶縁層32,34の膜厚よりも大きくしている。
第3絶縁層36の上面の一部にはトレンチ36aが形成されて、トレンチ36a内にコンタクト部材36bを充填して第2配線層35との導通を図るとともに、コンタクト部材36bを第3絶縁層36の上面側まで延在させてアノード電極層38を形成している。アノード電極層38は積層構造であり、金属材料層を含んでいる。金属材料層は、一般には可視光透過率が低く、光を反射させる反射層として機能する。具体的な金属材料としては、例えばAlNdやAgを適用可能である。
アノード電極層38の最下層は、トレンチ36aに接する部分であり、断線しやすいことから、少なくともトレンチ36aの角部は例えばAlNdなどの金属材料で形成される場合がある。アノード電極層38の最上層は、ITO(Indium Tin Oxide)などの透明導電層で形成されている。あるいは、アノード電極層38を、例えば、ITO/Ag/ITOの積層構造にしてもよい。Agは本来的には不透明であるが、膜厚を薄くすることで、可視光透過率が向上する。Agを薄くすると強度が弱くなるため、両面にITOを配置した積層構造にすることで、透明導電層として機能させることができる。
第3絶縁層36の上には、アノード電極層38を覆うように第4絶縁層37が配置されている。第4絶縁層37も、第3絶縁層36と同様にアクリル樹脂等の樹脂材料で形成されている。第4絶縁層37は、OLED5の配置場所に合わせてパターニングされて、凹部37aが形成されている。
第4絶縁層37の凹部37aの底面及び側面を含むように表示層2dが配置されている。表示層2dは、図5に示したような積層構造を有する。表示層2dの上には、カソード電極層39が配置されている。カソード電極層39は、アノード電極層38と同様に透明導電層で形成されている。透明導電層は、例えばITO/Ag/ITOで形成される。
カソード電極層39の上には第5絶縁層40が配置されている。第5絶縁層40は、上面を平坦化するとともに耐湿性に優れた絶縁材料で形成される。第5絶縁層40の上には、第2透明基板41が配置されている。
図39に示すように、第1発光領域2B1にはアノード電極層38が広がっているため、可視光を透過させない反射膜として機能するのに対し、第2発光領域2B2内のアノード電極層38は薄膜化しており、入射された可視光を透過させることができるようにしている。あるいは、第2発光領域2B2内のアノード電極層38をOLED5aの近傍で終端させて、さらに可視光透過率を向上させてもよい。
図40は、センサが直下に配置されない画素領域2Aの画素回路8の回路図である。画素領域2Aの各画素(色画素)は、第3発光領域2A1を備えているものの、第2発光領域2B2は備えていない。よって、図40の画素回路8は、ドライブトランジスタQ1と、サンプリングトランジスタQ2と、画素容量Csと、1つのOLED5とを有し、OLED5により第3発光領域2A1を発光させる。
図41は、図40の画素回路8を有する複数の色画素の平面図である。図41には、横に2つの色画素と、縦に2つの色画素の計4つの色画素の平面レイアウトが図示されている。各色画素は、縦長の第3発光領域2A1を有する。図41の左側の平面レイアウト図PV3は、画素回路8の各回路素子のレイアウト配置を示しており、実際には、図41の左側と右側の平面レイアウト図PV3、PV4は同一の画素領域を示している。第3発光領域2A1の略全域が反射膜として作用するアノード電極層38で覆われている。このため、OLED5で発光された光は、画素の略全域から射出され、画素の輝度を向上できる。
図42は、図41のB-B’線断面図である。図42の層構成は、図39と同じであり、第1透明基板31の上に第1~第3絶縁層36を順に積層し、第3絶縁層36の上にアノード電極層38を配置し、その上に第4絶縁層37を配置し、その上に表示層2dとカソード電極層39を積層し、その上に第2透明基板41を配置している。図42には、ドライブトランジスタQ1の周辺の断面構造が図示されている。ドライブトランジスタQ1のソースは、第2配線層35を介してOLED5のアノード電極層38に接続されている。アノード電極層38は、積層構造であり、そのうちの不透明な金属層(例えばAlNd層)は色画素の大部分に広がっており、これにより、第3発光領域2A1は不透明になる。
アノード電極層38の上には、表示層2dを挟んでカソード電極層39が配置されており、OLED5が形成されている。このように、図40~図42に示す画素領域2Aでは、各色画素内に広がるアノード電極層38とカソード電極層39を有し、アノード電極層38は光を反射する反射層として機能するため、色画素の全域を第3発光領域2A1にすることができる。
図40~図42では、センサが直下に配置されていない画素領域2A内の各色画素が第3発光領域2A1のみを有する例を示したが、図43~図45に示すように、画素領域2A内に第3発光領域2A1と第4発光領域2A2を設けて、第3発光領域2A1と第4発光領域2A2をともに発光させてもよい。第3発光領域2A1の大半は、入射された可視光を透過させないのに対し、第4発光領域2A2の大半は、入射された可視光を透過させることができる。すなわち、第4発光領域2A2は、第3発光領域2A1よりも可視光透過率が高い。
図43は、画素領域2Bの画素回路8の回路図である。図43の画素回路8は、図37の画素回路8からスイッチトランジスタQ3を省略した構成である。
図44は、図43の画素回路8を有する複数の色画素の平面図である。図44の平面図は、図38の平面図からスイッチトランジスタQ3を省略した平面レイアウトになっている。図44の左側の平面レイアウト図PV5は、右側の平面レイアウト図PV6と同じ画素領域を示している。
図45は、図44のC-C’線断面図である。図45はドライブトランジスタQ1の周辺の断面構造を示している。ドライブトランジスタQ1には、第2配線層35が接続されており、第2配線層35は、アノード電極層38に接続されている。アノード電極層38内の不透明な金属層は、第3発光領域2A1と第4発光領域2A2の境界付近まで広がっている。一方、アノード電極層38における透明導電層は、第3発光領域2A1から第4発光領域2A2にかけて広がっている。このように、第4発光領域2A2には、アノード電極層38における不透明な金属層が配置されていないため、第4発光領域2A2における可視光透過率を向上できる。
図39では、スイッチトランジスタQ3とOLED5のアノード電極との接続のために、第3絶縁層36に形成したトレンチ36aの表面に、ITO-Ag-ITO等の積層膜を形成して、トレンチ36aの角部でのアノード電極層38の断線を防止している。アノード電極層38の断線を防止するには、積層膜を用いたり、あるいは透明導電層の膜厚を厚くしたりする手法があるが、可視光透過率が低下するおそれがある。この点で、アノード電極層38はできるだけ膜厚を薄くするのが望ましい。アノード電極層38の膜厚を薄くしても断線を防止するための一手法として、トレンチ36aのテーパ角度を調整する手法がある。
図46は、図39の断面構造の第1変形例を示す断面図である。図46では、第3絶縁層36に形成するトレンチ36aの基板深さ(積層)方向に対するテーパ角度を図39よりも大きくしている。これにより、40nm程度の膜厚の透明導電層(例えば、ITO)をトレンチ36aの表面に形成しても、トレンチ36aの角部で断線するおそれが低くなる。図46によれば、アノード電極層38を薄いITOだけで形成できる。このため、コンタクト部のみに積層膜構造が不要になることで、レイヤ37の開口寸法をコンタクト近傍まで広げることができる。
アノード電極層38の断線は、トレンチ36aの角部で発生する可能性が高いため、トレンチ36aのテーパ角度をトレンチ36aの角部付近でのみ調整する手法も考えられる。
図47は、図39の断面構造の第2変形例を示す断面図である。図47では、第3絶縁層36に図46よりも径が一様なトレンチ36aを形成し、トレンチ36aの上端付近のみ径を広げる。そして、トレンチ36aの表面に40nm程度の透明導電層(例えば、ITO)を形成する。図47の場合、トレンチ36aの胴体部は表示面2zの法線方向に沿って急峻な角度で形成されるが、角部は緩やかな曲面形状である。このため、薄いITOを形成しても、トレンチ36aの角部での断線は起きにくくなる。図47のような形状のトレンチ36aは、例えばハーフトーンマスクを用いることで比較的容易に形成可能である。1回目の露光で第3絶縁層36に急峻なトレンチ36aの胴体部を形成し、2回目の露光でトレンチ36a上端部に緩やかな曲面を形成できる。
図47のトレンチ36aは、図46のトレンチ36aよりも、胴体部分の径が小さいため、横(水平)方向の長さを抑制でき、その分、OLED5の面積を広げることができる。
このように、本実施形態による画像表示装置1では、表示パネル2の直下にセンサを配置した場合でも、センサの直上の画素領域2B内に第2発光領域2B2を設けるため、表示パネル2の表示に影響されることなく、センサにて光を受光することができ、センサによるセンシングの信頼性を向上できる。よって、例えば、電子機器の表示部のベゼルにセンサを配置しなくて済むことから、電子機器の意匠デザインの自由度をより広げることができる。
このように、本実施形態によれば、スマートフォン等の電子機器の表示部を、筐体サイズまで最大化できることから、表示部のサイズをより大きくできるだけでなく、筐体をより小型化できる。
また、本実施形態では、直下にセンサが配置される画素領域2B内に第1発光領域2B1と第2発光領域2B2を設け、第1発光領域2B1を発光させるOLED5とは別個に、第2発光領域2B2を発光させるOLED5aを設けることで、第2発光領域2B2の輝度を向上でき、画素領域2Aと2Bの輝度差を低減できる。
また、本実施形態では、画素領域2Bについては、センサを動作させていない期間内は第2発光領域2B2を発光させ、センサの動作期間中は第2発光領域2B2の発光を停止させる制御を行うことで、表示パネル2の輝度ばらつきを抑制しつつ、センサによるセンシングの信頼性を向上できる。
また、本実施形態では、通常は反射膜として機能するアノード電極層38を、ITO-Ag-ITOなどの積層膜で形成し、Ag等の金属材料層の膜厚を薄くすることで、第2発光領域2B2内のアノード電極層38の可視光透過率を高くすることできる。また、アノード電極層38と第2配線層35との導通を図る際に、第3絶縁層36にトレンチ36aを形成して、トレンチ36aの側壁部分のテーパ角度を調整することで、トレンチ36a角部でのアノード電極層38の断線が起きにくくする。これにより、アノード電極層38の膜厚を小さくでき、この結果、アノード電極層38の可視光透過率をより向上できる。あるいは、トレンチ36aのテーパ角度をトレンチ36aの胴体部では急峻にし、トレンチ36aの角部では緩やかな曲面にすることで、トレンチ36aの径を小さくしつつ、トレンチ36aの角部でのアノード電極層38の断線防止を図ることができる。
なお、本技術は以下のような構成を取ることができる。
(1) 二次元状に配置される複数の画素を備え、
前記複数の画素のうち一部の画素を含む第1画素領域内の画素は、
第1発光領域と、
前記第1発光領域よりも可視光透過率が高い第2発光領域と、
前記第1発光領域から発光する第1自発光素子と、
前記第2発光領域から発光する第2自発光素子と、
前記第1自発光素子および前記第2自発光素子の発光および消灯を制御する画素回路と、を有し、
前記複数の画素のうち前記第1画素領域以外の第2画素領域内の画素は、
前記第2発光領域よりも可視光透過率が低い第3発光領域と、
前記第3発光領域から発光する第3自発光素子と、を有する、画像表示装置。
(2)前記画素回路は、前記第1自発光素子及び前記第2自発光素子を共に発光させるか、前記第1自発光素子を発光させて前記第2自発光素子を消灯させるかを切り替える、(1)に記載の画像表示装置。
(3)前記画素回路は、前記第1画素領域を通過した光が入射される受光装置が動作を行う期間中は、前記第1自発光素子を発光させて前記第2自発光素子を消灯させ、前記受光装置が動作を行わない期間中は、前記第1自発光素子及び前記第2自発光素子を共に発光させる、(2)に記載の画像表示装置。
(4)前記画素回路は、前記第1自発光素子と前記第2自発光素子との間に接続される第1スイッチを有し、
前記第1自発光素子及び前記第2自発光素子を共に発光させるときに前記第1スイッチはオンし、前記第1自発光素子は発光させて前記第2自発光素子を消灯させるときに前記第1スイッチはオフする、(3)に記載の画像表示装置。
(5)前記画素回路は、前記第2自発光素子に並列に接続される第2スイッチも有し、
前記第1スイッチがオンするときに前記第2スイッチはオフし、前記第1スイッチがオフするときに前記第2スイッチはオンする、(4)に記載の画像表示装置。
(6)前記第1スイッチは、前記第1自発光素子と前記第2自発光素子との間にカスコード接続される複数のトランジスタを有し、前記複数のトランジスタのゲートは互いに接続されて連携してオン又はオフする、(4)に記載の画像表示装置。
(7)前記第1スイッチは、N型トランジスタであり、前記N型トランジスタのゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に接続される、(4)または(6)に記載の画像表示装置。
前記第1スイッチは、N型トランジスタであり、
前記第2スイッチは、P型トランジスであり、
前記N型トランジスタおよび前記P型トランジスタの各々のゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に共通に接続される、(5)に記載の画像表示装置。
(9)前記第1画素領域内で一方向に配置された複数の前記N型トランジスタのゲートが、前記リセット信号線に共通に接続される、(7)または(8)に記載の画像表示装置。
(10)前記第1画素領域内に配置されたすべての前記N型トランジスタのゲートが、前記リセット信号線に共通に接続される、(7)または(8)に記載の画像表示装置。
(11)前記画素回路は、前記第1自発光素子の発光および消灯を制御する第1画素回路と、前記第だ2自発光素子の発光および消灯を制御する第2画素回路と、を有する、(3)に記載の画像表示装置。
(12) 前記第1画素回路および前記第2画素回路が、同じ回路構成である、(11)に記載の画像表示装置。
(13)前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは同じ走査線に共通に接続され、ドレインは別個の信号線に接続されている、(12)に記載の画像表示装置。
(14) 前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは別個の走査線に共通に接続され、ドレインは同じ信号線に共通に接続されている、(12)に記載の画像表示装置。
(15) 二次元状に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記複数の画素のうち一部の画素を含む第1画素領域内の画素は、
第1発光領域と、
前記第1発光領域よりも可視光透過率が高い第2発光領域と、
前記第1発光領域から発光する第1自発光素子と、
前記第2発光領域から発光する第2自発光素子と、
前記第1自発光素子および前記第2自発光素子の発光および消灯を制御する画素回路と、を有し、
前記複数の画素のうち前記第1画素領域以外の第2画素領域内の画素は、
前記第2発光領域よりも可視光透過率が低い第3発光領域と、
前記第3発光領域から発光する第3自発光素子と、を有する、電子機器。
(16)前記受光装置は、前記第2発光領域を通して入射された光を光電変換する撮像センサと、前記第2発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第2発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、(15)に記載の電子機器。
(1) 二次元状に配置される複数の画素を備え、
前記複数の画素のうち一部の画素を含む第1画素領域内の画素は、
第1発光領域と、
前記第1発光領域よりも可視光透過率が高い第2発光領域と、
前記第1発光領域から発光する第1自発光素子と、
前記第2発光領域から発光する第2自発光素子と、
前記第1自発光素子および前記第2自発光素子の発光および消灯を制御する画素回路と、を有し、
前記複数の画素のうち前記第1画素領域以外の第2画素領域内の画素は、
前記第2発光領域よりも可視光透過率が低い第3発光領域と、
前記第3発光領域から発光する第3自発光素子と、を有する、画像表示装置。
(2)前記画素回路は、前記第1自発光素子及び前記第2自発光素子を共に発光させるか、前記第1自発光素子を発光させて前記第2自発光素子を消灯させるかを切り替える、(1)に記載の画像表示装置。
(3)前記画素回路は、前記第1画素領域を通過した光が入射される受光装置が動作を行う期間中は、前記第1自発光素子を発光させて前記第2自発光素子を消灯させ、前記受光装置が動作を行わない期間中は、前記第1自発光素子及び前記第2自発光素子を共に発光させる、(2)に記載の画像表示装置。
(4)前記画素回路は、前記第1自発光素子と前記第2自発光素子との間に接続される第1スイッチを有し、
前記第1自発光素子及び前記第2自発光素子を共に発光させるときに前記第1スイッチはオンし、前記第1自発光素子は発光させて前記第2自発光素子を消灯させるときに前記第1スイッチはオフする、(3)に記載の画像表示装置。
(5)前記画素回路は、前記第2自発光素子に並列に接続される第2スイッチも有し、
前記第1スイッチがオンするときに前記第2スイッチはオフし、前記第1スイッチがオフするときに前記第2スイッチはオンする、(4)に記載の画像表示装置。
(6)前記第1スイッチは、前記第1自発光素子と前記第2自発光素子との間にカスコード接続される複数のトランジスタを有し、前記複数のトランジスタのゲートは互いに接続されて連携してオン又はオフする、(4)に記載の画像表示装置。
(7)前記第1スイッチは、N型トランジスタであり、前記N型トランジスタのゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に接続される、(4)または(6)に記載の画像表示装置。
前記第1スイッチは、N型トランジスタであり、
前記第2スイッチは、P型トランジスであり、
前記N型トランジスタおよび前記P型トランジスタの各々のゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に共通に接続される、(5)に記載の画像表示装置。
(9)前記第1画素領域内で一方向に配置された複数の前記N型トランジスタのゲートが、前記リセット信号線に共通に接続される、(7)または(8)に記載の画像表示装置。
(10)前記第1画素領域内に配置されたすべての前記N型トランジスタのゲートが、前記リセット信号線に共通に接続される、(7)または(8)に記載の画像表示装置。
(11)前記画素回路は、前記第1自発光素子の発光および消灯を制御する第1画素回路と、前記第だ2自発光素子の発光および消灯を制御する第2画素回路と、を有する、(3)に記載の画像表示装置。
(12) 前記第1画素回路および前記第2画素回路が、同じ回路構成である、(11)に記載の画像表示装置。
(13)前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは同じ走査線に共通に接続され、ドレインは別個の信号線に接続されている、(12)に記載の画像表示装置。
(14) 前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは別個の走査線に共通に接続され、ドレインは同じ信号線に共通に接続されている、(12)に記載の画像表示装置。
(15) 二次元状に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記複数の画素のうち一部の画素を含む第1画素領域内の画素は、
第1発光領域と、
前記第1発光領域よりも可視光透過率が高い第2発光領域と、
前記第1発光領域から発光する第1自発光素子と、
前記第2発光領域から発光する第2自発光素子と、
前記第1自発光素子および前記第2自発光素子の発光および消灯を制御する画素回路と、を有し、
前記複数の画素のうち前記第1画素領域以外の第2画素領域内の画素は、
前記第2発光領域よりも可視光透過率が低い第3発光領域と、
前記第3発光領域から発光する第3自発光素子と、を有する、電子機器。
(16)前記受光装置は、前記第2発光領域を通して入射された光を光電変換する撮像センサと、前記第2発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第2発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、(15)に記載の電子機器。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1:画像表示装置
2A、2B:画素領域
2A1:第3発光領域
2B1:第1発光領域
2B2:第2発光領域
5、5a:OLED
6b、6d:撮像センサ
8:画素回路
8a:第1画素回路
8b:第2画素回路
Gate:走査線
Q1:ドライブトランジスタ
Q2:サンプリングトランジスタ
Q3、Q3a:スイッチトランジスタ
RST:リセット信号線
Sig:信号線
2A、2B:画素領域
2A1:第3発光領域
2B1:第1発光領域
2B2:第2発光領域
5、5a:OLED
6b、6d:撮像センサ
8:画素回路
8a:第1画素回路
8b:第2画素回路
Gate:走査線
Q1:ドライブトランジスタ
Q2:サンプリングトランジスタ
Q3、Q3a:スイッチトランジスタ
RST:リセット信号線
Sig:信号線
Claims (16)
- 二次元状に配置される複数の画素を備え、
前記複数の画素のうち一部の画素を含む第1画素領域内の画素は、
第1発光領域と、
前記第1発光領域よりも可視光透過率が高い第2発光領域と、
前記第1発光領域から発光する第1自発光素子と、
前記第2発光領域から発光する第2自発光素子と、
前記第1自発光素子および前記第2自発光素子の発光および消灯を制御する画素回路と、を有し、
前記複数の画素のうち前記第1画素領域以外の第2画素領域内の画素は、
前記第2発光領域よりも可視光透過率が低い第3発光領域と、
前記第3発光領域から発光する第3自発光素子と、を有する、画像表示装置。 - 前記画素回路は、前記第1自発光素子及び前記第2自発光素子を共に発光させるか、前記第1自発光素子を発光させて前記第2自発光素子を消灯させるかを切り替える、請求項1に記載の画像表示装置。
- 前記画素回路は、前記第1画素領域を通過した光が入射される受光装置が動作を行う期間中は、前記第1自発光素子を発光させて前記第2自発光素子を消灯させ、前記受光装置が動作を行わない期間中は、前記第1自発光素子及び前記第2自発光素子を共に発光させる、請求項2に記載の画像表示装置。
- 前記画素回路は、前記第1自発光素子と前記第2自発光素子との間に接続される第1スイッチを有し、
前記第1自発光素子及び前記第2自発光素子を共に発光させるときに前記第1スイッチはオンし、前記第1自発光素子は発光させて前記第2自発光素子を消灯させるときに前記第1スイッチはオフする、請求項3に記載の画像表示装置。 - 前記画素回路は、前記第2自発光素子に並列に接続される第2スイッチも有し、
前記第1スイッチがオンするときに前記第2スイッチはオフし、前記第1スイッチがオフするときに前記第2スイッチはオンする、請求項4に記載の画像表示装置。 - 前記第1スイッチは、前記第1自発光素子と前記第2自発光素子との間にカスコード接続される複数のトランジスタを有し、前記複数のトランジスタのゲートは互いに接続されて連携してオン又はオフする、請求項4に記載の画像表示装置。
- 前記第1スイッチは、N型トランジスタであり、前記N型トランジスタのゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に接続される、請求項4に記載の画像表示装置。
- 前記第1スイッチは、N型トランジスタであり、
前記第2スイッチは、P型トランジスであり、
前記N型トランジスタおよび前記P型トランジスタの各々のゲートは、前記受光装置の動作のタイミングに合わせて電位が変化するリセット信号線に共通に接続される、請求項5に記載の画像表示装置。 - 前記第1画素領域内で一方向に配置された複数の前記N型トランジスタのゲートが、前記リセット信号線に共通に接続される、請求項7に記載の画像表示装置。
- 前記第1画素領域内に配置されたすべての前記N型トランジスタのゲートが、前記リセット信号線に共通に接続される、請求項7に記載の画像表示装置。
- 前記画素回路は、前記第1自発光素子の発光および消灯を制御する第1画素回路と、前記第だ2自発光素子の発光および消灯を制御する第2画素回路と、を有する、請求項3に記載の画像表示装置。
- 前記第1画素回路および前記第2画素回路が、同じ回路構成である、請求項11に記載の画像表示装置。
- 前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは同じ走査線に共通に接続され、ドレインは別個の信号線に接続されている、請求項12に記載の画像表示装置。
- 前記第1画素回路および前記第2画素回路の各々は、前記第1自発光素子または前記第2自発光素子と直列に接続されるドライブトランジスタと、前記ドライブトランジスタのゲートに接続されるサンプリングトランジスタと、を有し、前記サンプリングトランジスタのゲートは別個の走査線に共通に接続され、ドレインは同じ信号線に共通に接続されている、請求項12に記載の画像表示装置。
- 二次元状に配置される複数の画素を有する画像表示装置と、
前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
前記複数の画素のうち一部の画素を含む第1画素領域内の画素は、
第1発光領域と、
前記第1発光領域よりも可視光透過率が高い第2発光領域と、
前記第1発光領域から発光する第1自発光素子と、
前記第2発光領域から発光する第2自発光素子と、
前記第1自発光素子および前記第2自発光素子の発光および消灯を制御する画素回路と、を有し、
前記複数の画素のうち前記第1画素領域以外の第2画素領域内の画素は、
前記第2発光領域よりも可視光透過率が低い第3発光領域と、
前記第3発光領域から発光する第3自発光素子と、を有する、電子機器。 - 前記受光装置は、前記第2発光領域を通して入射された光を光電変換する撮像センサと、前記第2発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第2発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、請求項15に記載の電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020103304A JP2023106646A (ja) | 2020-06-15 | 2020-06-15 | 画像表示装置及び電子機器 |
US18/008,550 US20230217710A1 (en) | 2020-06-15 | 2021-05-25 | Image display device and electronic apparatus |
DE112021003293.3T DE112021003293T5 (de) | 2020-06-15 | 2021-05-25 | Bildanzeigevorrichtung und elektronische einrichtung |
PCT/JP2021/019695 WO2021256185A1 (ja) | 2020-06-15 | 2021-05-25 | 画像表示装置及び電子機器 |
CN202180043153.2A CN115943459A (zh) | 2020-06-15 | 2021-05-25 | 图像显示装置和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020103304A JP2023106646A (ja) | 2020-06-15 | 2020-06-15 | 画像表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023106646A true JP2023106646A (ja) | 2023-08-02 |
Family
ID=79267860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020103304A Pending JP2023106646A (ja) | 2020-06-15 | 2020-06-15 | 画像表示装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230217710A1 (ja) |
JP (1) | JP2023106646A (ja) |
CN (1) | CN115943459A (ja) |
DE (1) | DE112021003293T5 (ja) |
WO (1) | WO2021256185A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230148892A (ko) * | 2022-04-18 | 2023-10-26 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 표시 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101084198B1 (ko) | 2010-02-24 | 2011-11-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
KR102465379B1 (ko) * | 2015-12-02 | 2022-11-10 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
TWI626738B (zh) * | 2017-04-06 | 2018-06-11 | 宏碁股份有限公司 | 顯示裝置及其製造方法 |
KR20200060588A (ko) * | 2018-11-21 | 2020-06-01 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2020
- 2020-06-15 JP JP2020103304A patent/JP2023106646A/ja active Pending
-
2021
- 2021-05-25 WO PCT/JP2021/019695 patent/WO2021256185A1/ja active Application Filing
- 2021-05-25 DE DE112021003293.3T patent/DE112021003293T5/de active Pending
- 2021-05-25 CN CN202180043153.2A patent/CN115943459A/zh active Pending
- 2021-05-25 US US18/008,550 patent/US20230217710A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
DE112021003293T5 (de) | 2023-04-20 |
WO2021256185A1 (ja) | 2021-12-23 |
US20230217710A1 (en) | 2023-07-06 |
CN115943459A (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI755990B (zh) | 有機發光顯示設備 | |
US9495031B2 (en) | Display panel, display device and electronic apparatus | |
KR101562068B1 (ko) | 표시 장치, 표시 장치의 구동 방법 및 전자 기기 | |
JP5481902B2 (ja) | 表示パネルおよび表示装置 | |
US20110273397A1 (en) | Organic el display device and method for detecting touch | |
TWI829365B (zh) | 顯示裝置、電源供應裝置以及像素 | |
CN112017549A (zh) | 显示装置及其控制方法 | |
JP2023106644A (ja) | 画像表示装置及び電子機器 | |
CN111653582B (zh) | 显示面板及显示装置 | |
WO2021256185A1 (ja) | 画像表示装置及び電子機器 | |
JP5617319B2 (ja) | 表示装置および電子機器 | |
WO2021256194A1 (ja) | 画像表示装置及び電子機器 | |
CN116390596A (zh) | 显示面板和显示装置 | |
CN115497419A (zh) | 显示装置 | |
US11869448B2 (en) | Display device and display driving method | |
US11740720B2 (en) | Touch display device | |
US11367768B2 (en) | Display device | |
US20230157072A1 (en) | Display device and display panel | |
US20230419871A1 (en) | Display device and driving method thereof | |
US20240257689A1 (en) | Display device, gamma correction circuit and display driving method | |
US20240215375A1 (en) | Display Device and Display Panel | |
US20240185788A1 (en) | Light emitting device, display device, photoelectric conversion device, electronic apparatus, and wearable device | |
CN115775514A (zh) | 显示装置和操作显示装置的方法 | |
KR20230091373A (ko) | 표시장치 및 그의 구동방법 | |
CN116343672A (zh) | 用于改善显示质量的显示装置及其显示面板 |