KR101562068B1 - 표시 장치, 표시 장치의 구동 방법 및 전자 기기 - Google Patents

표시 장치, 표시 장치의 구동 방법 및 전자 기기 Download PDF

Info

Publication number
KR101562068B1
KR101562068B1 KR1020090122222A KR20090122222A KR101562068B1 KR 101562068 B1 KR101562068 B1 KR 101562068B1 KR 1020090122222 A KR1020090122222 A KR 1020090122222A KR 20090122222 A KR20090122222 A KR 20090122222A KR 101562068 B1 KR101562068 B1 KR 101562068B1
Authority
KR
South Korea
Prior art keywords
electrode
driving transistor
potential
storage capacitor
pixel
Prior art date
Application number
KR1020090122222A
Other languages
English (en)
Other versions
KR20100067624A (ko
Inventor
유키히토 이이다
미츠루 아사노
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008315467A external-priority patent/JP5168116B2/ja
Priority claimed from JP2008316551A external-priority patent/JP5309946B2/ja
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100067624A publication Critical patent/KR20100067624A/ko
Application granted granted Critical
Publication of KR101562068B1 publication Critical patent/KR101562068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는: 유기 EL 소자의 애노드 전극과 구동 트랜지스터의 소스 전극이 접속되고, 상기 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 상기 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되는 회로 구성을 포함하는 화소가 행렬형상으로 배치된 화소 어레이 유닛과; 화소행에 대한 주사선 및 전원 공급선과; 화소열에 대한 신호선을 포함한다. 전단의 화소행의 구동 기간 내에서 상기 주사선에 주사 신호가 제공되는 동안, 상기 신호선에 영상 신호 기준 전위가 제공된다. 자체화소에서의 상기 구동 트랜지스터의 임계치 보정을 행함에 있어서, 상기 영상 신호 기준 전위와 상기 유기 EL 소자의 캐소드 전극의 전위는 동전위이다.

Description

표시 장치, 표시 장치의 구동 방법 및 전자 기기{DISPLAY DEVICE, METHOD FOR DRIVING THE SAME, AND ELECTRONIC APPARATUS}
본 발명은, 표시 장치, 표시 장치의 구동 방법 및 전자 기기에 관한 것이다. 상세하게는, 전기광학 소자를 포함하는 화소가 행렬형상(매트릭스형상)으로 배치되어 이루어지는 평면형(플랫 패널형)의 표시 장치, 그 표시 장치의 구동 방법 및 전자 기기에 관한 것이다.
근래, 화상 표시를 행하는 표시 장치의 분야에서는, 발광 소자를 포함하는 화소(화소 회로)가 행렬형상으로 배치되어 이루어지는 평면형의 표시 장치가 급속하게 보급되어 있다. 평면형의 표시 장치로서는, 예를 들면 유기 박막에 전계를 인가하면 발광하는 현상을 이용하는 유기 EL(Electro Luminescence) 소자를 포함하는유기 EL 표시 장치가 개발되고, 상품화가 진행되어 있다.
유기 EL 소자는, 10V 이하의 인가 전압으로 구동할 수 있기 때문에 저소비 전력이고, 또한 자발광 소자이기 때문에, 액정 표시 장치에 필수인 광원(백라이트)이 불필요하다는 특징이 있다. 또한, 유기 EL 소자의 응답 속도가 수μsec 정도로 매우 고속이기 때문에 동화 표시시의 잔상이 발생하지 않는다.
유기 EL 표시 장치에서는, 액정 표시 장치와 마찬가지로, 그 구동 방식으로서 단순(패시브)매트릭스 방식과 액티브 매트릭스 방식을 채택할 수 있다. 근래에는, 화소 회로 내에 능동 소자, 예를 들면 절연 게이트형 전계 효과 트랜지스터(일반적으로는, TFT(Thin Film Transistor ; 박막 트랜지스터))를 마련한 액티브 매트릭스 방식의 표시 장치의 개발이 왕성하게 행하여지고 있다.
그런데, 일반적으로, 유기 EL 소자의 I-V 특성(전류-전압 특성)은, 시간이 경과하면 열화(이른바, 경시 열화)하는 것이 알려져 있다. 또한, 구동 트랜지스터의 임계치 전압(Vth)이나, 구동 트랜지스터의 채널을 구성하는 반도체 박막의 이동도(이하, 「구동 트랜지스터의 이동도」라고 기술한다)(μ)가 경시적으로 변화하거나, 제조 프로세스의 편차에 의해 화소마다 다르거나 한다.
그래서, 이들의 영향을 받는 일 없이, 유기 EL 소자의 발광 휘도를 일정하게 유지하도록 하기 위해, 유기 EL 소자의 특성 변동에 대한 보상 기능, 나아가서는 구동 트랜지스터의 임계치 전압(Vth)의 변동에 대한 보정(이하, 「임계치 보정」이라고 기술한다)이나, 구동 트랜지스터의 이동도(μ)의 변동에 대한 보정(이하, 「이동도 보정」이라고 기술한다)의 각 보정 기능을 화소 회로의 각각에 갖게 하는 구성을 채택하고 있다(예를 들면, 일본 특개2006-133542호 공보 참조).
그러나, 종래의 화소 회로에서의 전위 설정에서는, 구동용 트랜지스터의 게이트와 캐소드가 화소 내에서 쇼트한 경우에 결함 화소가 비발광이 될 뿐이 아니라, 그 전송 전단(前段) 몇화소에서 휘도 변동 에어리어가 선형상으로 시인된다는 문제점이 생긴다. 시인성의 관점에서, 비발광 화소는 표시 영역 내의 개수에 의한 규격을 마련하는 것이, 휘도 변동, 특히 휘도 상승은 예를 들어 1화소라도 허용되지 않는다. 특히 표시 영역에서 발생한 경우에는 선형상으로 시인된다는 문제가 생긴다.
또한, 종래의 화소 회로에서는, 보존 용량과 보조 용량이 인접하여 배치되고, 이들의 용량에 접속되는 배선이 동일층에 마련되어 있다. 여기서, 동일층의 배선 사이에서는, 제조 공정중에 더스트 등의 부착으로 쇼트할 위험성이 있다. 이 배선 사이의 쇼트는, 이들과 도통하는 구동용 트랜지스터의 게이트와 유기 EL 소자의 캐소드의 쇼트의 원인이 된다. 구동 트랜지스터의 게이트와 유기 EL 소자의 캐소드의 쇼트는, 쇼트가 발생한 결함 화소가 비발광이 될 뿐이 아니라, 그 전송 전단(前段) 몇화소에서 휘도 변동 에어리어가 선형상으로 시인된다는 문제점이 생긴다. 시인성의 관점에서, 비발광 화소는 표시 영역 내의 개수에 의한 규격을 마련하는 것이, 휘도 변동, 특히 휘도 상승은 예를 들어 1화소라도 허용되지 않는다. 특히 표시 영역에서 발생한 경우에는 선형상으로 시인된다는 문제가 생긴다.
본 발명은, 구동용 트랜지스터의 게이트와 캐소드가 화소 내에서 전기적으로 쇼트한 경우라도, 결함 화소가 비발광이 될 뿐으로 멈추고, 휘도 변동 에어리어가 선형상의 결함으로서 시인되지 않도록 하는 것을 목적으로 한다.
본 발명은, 구동용 트랜지스터의 게이트 전극과 캐소드 전극이 전기적으로 쇼트하는 것을 방지하고, 이 쇼트에 의한 비발광 화소와 휘도 변동 에어리어가 선형상의 결함으로서 시인되지 않도록 하는 것을 목적으로 한다.
본 발명의 일 실시 형태는 표시 장치를 제공하는데, 상기 표시 장치는: 유기 EL(Electro Luminescence) 소자, 구동 트랜지스터, 기록 트랜지스터 및 보존 용량을 포함하며, 상기 유기 EL 소자의 애노드 전극과 구동 트랜지스터의 소스 전극이 접속되고, 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되는 회로 구성을 포함하는 화소가 행렬형상으로 배치된 화소 어레이 유닛과; 화소 어레이 유닛의 화소행마다 배선되고, 기록 트랜지스터의 게이트 전극에 대해 주사 신호를 제공하는 주사선과; 화소 어레이 유닛의 화소행마다 배선되고, 구동 트랜지스터의 드레인 전극에 대해 제 1 전위와 해당 제 1 전위보다 낮은 제 2 전위를 선택적으로 제공하는 전원 공급선과; 화소 어레이 유닛의 화소열마다 배치되고, 기록 트랜지스터의 드레인 전극 또는 소스 전극에 대해 영상 신호와 영상 신호 기준 전위를 선택적으로 제공하는 신호선을 포함하고, 전단의 화소행의 구동 기간 내에서 주사선에 주사 신호가 주어지는 동안, 신호선에 영상 신호 기준 전위를 제공하고, 자체화소에서의 구동 트랜지스터의 임계치 보정을 행함에 있어서, 영상 신호 기준 전위와 유기 EL 소자의 캐소드 전극의 전위가 동전위이다.
또한, 영상 신호 기준 전위와 유기 EL 소자의 캐소드 전극의 전위를 동전위로 하는 표시 장치의 구동 방법이 제공된다.
또한, 이 표시 장치를 하우징 내에 마련한 전자 기기가 제공된다.
이와 같은 본 발명에서는, 영상 신호 기준 전위와 캐소드 전극의 전위를 동전위로 설정함에 의해, 구동용 트랜지스터의 게이트 전극과 캐소드 전극이 화소 내에서 전기적으로 쇼트한 경우라도, 전단의 화소행의 화소의 기준 전위를 일정하게 할 수 있다.
또한, 본 발명의 다른 실시 형태는 표시 장치를 제공하는데, 상기 표시 장치는: 전기광학 소자, 구동 트랜지스터, 기록 트랜지스터, 보존 용량 및 보조 용량을 포함하며, 상기 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 행렬형상으로 배치된 화소 어레이부를 포함한다. 상기 보존 용량과 보조 용량은 서로 인접하여 배치된다. 상기 보존 용량의 구동 트랜지스터의 게이트 전극과 도통하는 배선과, 보조 용량의 전기광학 소자의 제 2 전극과 도통하는 배선은 다른 층에 마련된다.
또한, 이 표시 장치를 하우징 내에 마련한 전자 기기가 제공된다.
이와 같은 본 발명에서는, 보존 용량의 구동 트랜지스터의 게이트 전극과 도 통하는 배선과, 보조 용량의 전기광학 소자의 제 2 전극과 도통하는 배선이 다른 층에 마련되어 있기 때문에, 이들의 배선 사이에서의 쇼트를 효과적으로 회피할 수 있게 된다.
여기서, 전기광학 소자는, 주로 유기 EL 소자이고, 제 1 전극은 애노드 전극, 제 2 전극은 캐소드 전극이다. 또한, 상기 다른 층에 마련되는 배선이란, 기판상 및 기판상의 절연막상의 평면에 따라 마련되는 주된 배선이고, 층 사이에 마련되는 콘택트 등은 포함하지 않는다.
본 발명의 일 실시 형태에 의하면, 구동 트랜지스터의 게이트 전극과 캐소드 전극이 전기적으로 쇼트한 경우에도, 결함 화소가 비발광이 될 뿐, 휘도 변동 에어리어가 선형상으로 시인되는 것을 방지하는 것이 가능해진다.
본 발명의 다른 실시 형태에 의하면, 구동 트랜지스터의 게이트 전극과 전기광학 소자의 제 2 전극 사이의 전기적인 쇼트를 효과적으로 회피할 수 있고, 결함 화소가 비발광이 되더라도, 휘도 변동 에어리어가 선형상으로 시인되는 것을 방지하는 것이 가능해진다.
이하, 본 발명을 실시하기 위한 최선의 형태(이하, 「실시 형태」라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 실시 형태에 따른 표시 장치(시스템 구성, 화소 회로, 회로 동작)
2. 구동 트랜지스터의 게이트-캐소드 사이가 쇼트한 경우의 문제점(등가 회 로, 타이밍 파형도)
3. 본 실시 형태의 구성예(화소 회로, 시스템 구성, 구동 방법)
4. 적용예(전자 기기에의 각종 적용예)
5. 본 실시 형태의 구성예(화소 회로, 시스템 구성, 배선 구조, 구동 방법)
<1. 본 실시 형태의 표시 장치>
[시스템 구성]
도 1은, 본 실시 형태의 액티브 매트릭스형 표시 장치의 구성의 개략을 도시하는 시스템 구성도이다.
여기서는, 한 예로서, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자, 예를 들면 유기 EL 소자(유기 전계 발광 소자)를 화소(화소 회로)의 발광 소자로서 이용하는 액티브 매트릭스형 유기 EL 표시 장치의 경우를 예로 들어 설명하는 것으로 한다.
도 1에 도시하는 바와 같이, 유기 EL 표시 장치(100)는, 화소(PXLC)(101)가 행렬형상(매트릭스형상)으로 2차원 배치되어 이루어지는 화소 어레이 유닛(102)과, 해당 화소 어레이 유닛(102)의 주변에 배치되고, 각 화소(101)를 구동하는 구동 유닛을 갖는 구성으로 되어 있다. 화소(101)를 구동하는 구동 유닛으로서는, 예를 들면, 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)가 마련되어 있다.
화소 어레이 유닛(102)은, m행n열의 화소 배열에 대해, 주사선(WSL-1 내지 WSL-m), 전원 공급선(DSL-1 내지 DSL-m) 및 신호선(DTL-1 내지 DTL-n)을 구비한다. 주사선(WSL-1 내지 WSL-m)과 전원 공급선(DSL-1 내지 DSL-m)은 각각의 행에 대해 배선되고, 화소열마다 신호선(DTL-1 내지 DTL-n)이 배선되어 있다.
화소 어레이 유닛(102)에는, 통상, 유리 기판 등의 투명 절연 기판상에 형성되고, 평면형(플랫형)의 패널 구조로 되어 있다. 화소 어레이 유닛(102)의 각 화소(101)는, 어모퍼스 실리콘 TFT(Thin Film Transistor ; 박막 트랜지스터) 또는 저온 폴리실리콘 TFT를 이용하여 형성할 수 있다. 저온 폴리실리콘 TFT를 이용하는 경우에는, 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)가, 화소 어레이 유닛(102)을 형성한 표시 패널(기판) 위에 실장될 수 있다.
기록 주사 회로(104)는, 클록 펄스(ck)에 동기하여 스타트 펄스(sp)를 차례로 시프트(전송)하는 시프트 레지스터 등에 의해 구성되고, 화소 어레이 유닛(102)의 각 화소(101)에의 영상 신호의 기록에 즈음하여, 주사선(WSL-1 내지 WSL-m)에 순차적으로 기록 펄스(주사 신호)(WS1 내지 WSm)를 공급함에 의해 화소 어레이 유닛(102)의 각 화소(101)를 행 단위로 순번대로 주사(선순차 주사)한다.
전원 공급 주사 회로(105)는, 클록 펄스(ck)에 동기하여 스타트 펄스(sp)를 차례로 시프트하는 시프트 레지스터 등에 의해 구성된다. 전원 공급 주사 회로(105)는, 기록 주사 회로(104)에 의한 선순차 주사에 동기하여, 제 1 전위(Vcc_H)와 해당 제 1 전위(Vcc_H)보다 낮은 제 2 전위(Vcc_L)로 전환되는 전원 공급선 전위(DS1 내지 DSm)를 전원 공급선(DSL-1 내지 DSL-m)에 선택적으로 공급한다. 이로써, 화소(101)의 발광/비발광의 제어를 행한다.
수평 구동 회로(103)는, 신호 공급원(도시 생략)으로부터 공급되는 휘도 정보에 응한 영상 신호의 신호 전압(이하, 단지 「신호 전압」이라고 기술하는 경우도 있다)(Vsig)과 신호선 기준 전위(Vo)의 어느 한쪽을 적절히 선택하고, 신호선(DTL-1 내지 DTL-n)을 통하여 화소 어레이 유닛(102)의 각 화소(101)에 대해 예를 들면 행 단위로 기록한다. 즉, 수평 구동 회로(103)는, 영상 신호의 신호 전압(Vin)을 행(라인) 단위로 기록하는 선순차 기록의 구동 형태를 채택하고 있다.
여기서, 신호선 기준 전위(Vo)는, 영상 신호의 신호 전압(Vin)의 기준이 되는 전압(예를 들면, 흑레벨에 상당하는 전압)이다. 또한, 제 2 전위(Vcc_L)는, 신호선 기준 전위(Vo)보다 낮은 전위, 예를 들면, 구동 트랜지스터의 임계치 전압을 Vth라고 할 때 Vo-Vth보다 낮은 전위, 바람직하게는 Vo-Vth보다 충분히 낮은 전위로 설정된다.
[화소 회로]
도 2는, 화소(화소 회로)의 구체적인 구성예를 도시하는 회로도이다.
도 2에 도시하는 바와 같이, 화소(101)는, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자, 예를 들면 유기 EL 소자(1D)를 발광 소자로서 가지며, 해당 유기 EL 소자(1D)에 더하여, 구동 트랜지스터(1B), 기록 트랜지스터(1A) 및 보존 용량(1C)을 갖는 화소 구성, 즉 2개의 트랜지스터(Tr)와 하나의 용량 소자(C)로 이루어지는 2Tr/1C의 화소 구성으로 되어 있다.
이러한 구성의 화소(101)에서는, 구동 트랜지스터(1B) 및 기록 트랜지스 터(1A)로서 N채널형의 TFT를 이용하고 있다. 단, 여기서의 구동 트랜지스터(1B) 및 기록 트랜지스터(1A)의 도전형의 조합은 한 예에 지나지 않고, 임의의 다른 조합의 트랜지스터가 채용될 수도 있다.
유기 EL 소자(1D)는, 모든 화소(101)에 대해 공통으로 배선된 공통 전원 공급선(1H)에 캐소드 전극이 접속되어 있다. 구동 트랜지스터(1B)는, 소스 전극이 유기 EL 소자(1D)의 애노드 전극에 접속되고, 드레인 전극이 전원 공급선(DSL)(DSL-1 내지 DSL-m)에 접속되어 있다.
기록 트랜지스터(1A)는, 게이트 전극이 주사선(WSL)(WSL-1 내지 WSL-m)에 접속되고, 한쪽의 전극(소스 전극/드레인 전극)이 신호선(DTL)(DTL-1 내지 DTL-n)에 접속되고, 다른쪽의 전극(드레인 전극/소스 전극)이 구동 트랜지스터(1B)의 게이트 전극에 접속되어 있다.
보존 용량(1C)은, 한쪽의 전극이 구동 트랜지스터(1B)의 게이트 전극에 접속되고, 다른쪽의 전극이 구동 트랜지스터(1B)의 소스 전극(유기 EL 소자(1D)의 애노드 전극)에 접속되어 있다.
2Tr/1C의 화소 구성의 화소(101)에 있어서, 기록 트랜지스터(1A)는, 기록 주사 회로(104)로부터 주사선(WSL)을 통하여 게이트 전극에 인가되는 주사 신호(WS)에 응답하여 도통 상태가 됨에 의해, 신호선(DTL)을 통하여 수평 구동 회로(103)로부터 공급되는 휘도 정보에 응한 영상 신호의 신호 전압(Vin) 또는 신호선 기준 전위(Vo)를 샘플링하여 화소(101) 내에 기록한다.
이 기록된 신호 전압(Vin) 또는 신호선 기준 전위(Vo)는, 구동 트랜지스 터(1B)의 게이트 전극에 인가됨과 함께 보존 용량(1C)에 보존된다. 구동 트랜지스터(1B)는, 전원 공급선(DSL)(DSL-1 내지 DSL-m)의 전위(DS)가 제 1 전위(Vcc_H)에 있을 때에, 전원 공급선(DSL)으로부터 전류의 공급을 받아서, 보존 용량(1C)에 보존된 신호 전압(Vin)의 전압치에 응한 전류치의 구동 전류를 유기 EL 소자(1D)에 공급하고, 해당 유기 EL 소자(1D)를 전류 구동함에 의해 발광시킨다.
[유기 EL 표시 장치의 회로 동작]
다음에, 상기 구성의 유기 EL 표시 장치(100)의 회로 동작에 관해, 도 3의 타이밍 파형도를 기초로, 도 4 내지 도 6의 동작 설명도를 이용하여 설명한다. 또한, 도 4 내지 도 6의 동작 설명도에서는, 도면의 간략화를 위해, 기록 트랜지스터(1A)를 스위치의 심볼로 도시하고 있다. 또한, 유기 EL 소자(1D)는 용량 성분을 갖고 있기 때문에, 해당 EL 용량(1I)에 대해서도 도시하고 있다.
도 3의 타이밍 파형도에서는, 주사선(WSL)(WSL-1 내지 WSL-m)의 전위(기록 펄스)(WS)의 변화, 전원 공급선(DSL)(DSL-1 내지 DSL-m)의 전위(DS)(Vcc_H/Vcc_L)의 변화, 구동 트랜지스터(1B)의 게이트 전위(Vg) 및 소스 전위(Vs)의 변화를 나타내고 있다.
(발광 기간)
도 3의 타이밍 파형도에서, 시각(t1) 이전은 유기 EL 소자(1D)가 발광 상태에 있다(발광 기간). 이 발광 기간에서는, 전원 공급선(DSL)의 전위(DS)가 제 1 전위(Vcc_H)에 있고, 또한, 기록 트랜지스터(1A)가 비도통 상태에 있다.
이때, 구동 트랜지스터(1B)는 포화 영역에서 동작하도록 설정되어 있기 때문 에, 도 4의 A에 도시하는 바와 같이, 전원 공급선(DSL)으로부터 구동 트랜지스터(1B)를 통하여 해당 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)에 응한 구동 전류(드레인-소스 사이 전류)(Ids)가 유기 EL 소자(1D)에 공급된다. 따라서, 유기 EL 소자(1D)가 구동 전류(Ids)의 전류치에 응한 휘도로 발광한다.
(임계치 보정 준비 기간)
그리고, 시각(t1)이 되면, 선순차 주사가 새로운 필드에 들어가고, 도 4의 B에 도시하는 바와 같이, 전원 공급선(DSL)의 전위(DS)가 제 1 전위(이하, 「고전위」라고 기술한다)(Vcc_H)로부터, 신호선(DTL)의 신호선 기준 전위(Vo-Vth)보다 충분히 낮은 제 2 전위(이하, 「저전위」라고 기술한다)(Vcc_L)로 전환된다.
여기서, 유기 EL 소자(1D)의 임계치 전압을 Vel, 공통 전원 공급선(1H)의 전위를 Vcath라고 할 때, 저전위(Vcc_L)를 Vcc_L<Vel+Vcath라고 하면, 구동 트랜지스터(1B)의 소스 전위(Vs)가 저전위(Vcc_L)와 거의 동등하게 되기 때문에, 유기 EL 소자(1D)는 역바이어스 상태가 되어 소광(消光)한다.
다음에, 시각(t2)에서 주사선(WSL)의 전위(WS)가 저전위측으로부터 고전위측으로 천이함으로써, 도 4의 C에 도시하는 바와 같이, 기록 트랜지스터(1A)가 도통 상태가 된다. 이때, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 신호선 기준 전위(Vo)가 공급되고 있기 때문에, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 신호선 기준 전위(Vo)가 된다. 또한, 구동 트랜지스터(1B)의 소스 전위(Vs)는, 신호선 기준 전위(Vo)보다 충분히 낮은 전위(Vcc_L)에 있다.
이때, 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)은 Vo-Vcc_L이 된 다. 여기서, Vo-Vcc_L이 구동 트랜지스터(1B)의 임계치 전압(Vth)보다 크지 않으면, 후술하는 임계치 보정 동작을 행할 수가 없기 때문에, Vo-Vcc_L>Vth라는 전위 관계로 설정할 필요가 있다. 이와 같이, 구동 트랜지스터(1B)의 게이트 전위(Vg)를 신호선 기준 전위(Vo)에, 소스 전위(Vs)를 저전위(Vcc_L)에 각각 고정하여(확정시켜서) 초기화하는 동작이 임계치 보정 준비의 동작이다.
(1회째의 임계치 보정 기간)
다음에, 시각(t3)에서, 도 4의 D에 도시하는 바와 같이, 전원 공급선(DSL)의 전위(DS)가 저전위(Vcc_L)로부터 고전위(Vcc_H)로 전환되면, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 시작하고, 1회째의 임계치 보정 기간에 들어간다. 이 1회째의 임계치 보정 기간에서, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승함에 의해 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)이 소정의 전위(Vx1)가 되고, 이 전위(Vx1)가 보존 용량(1C)에 보존된다.
계속해서, 이 수평 기간(1H)의 후반에 들어간 시각(t4)에서, 도 5의 A에 도시하는 바와 같이, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 영상 신호의 신호 전압(Vin)이 공급됨에 의해, 신호선(DTL)의 전위가 신호선 기준 전위(Vo)로부터 신호 전압(Vin)으로 천이한다. 이 기간에서는, 다른 행의 화소에 대한 신호 전압(Vin)의 기록이 행하여진다.
이때, 자체행의 화소에 대해 신호 전압(Vin)의 기록이 행하여지지 않도록 하기 위해, 주사선(WSL)의 전위(WS)를 고전위측으로부터 저전위측으로 천이시키고, 기록 트랜지스터(1A)를 비도통 상태로 한다. 이로써, 구동 트랜지스터(1B)의 게이 트 전극은 신호선(DTL)으로부터 분리되어 플로팅 상태가 된다.
여기서, 구동 트랜지스터(1B)의 게이트 전극이 플로팅 상태에 있을 때는, 구동 트랜지스터(1B)의 게이트-소스 사이에 보존 용량(1C)이 접속되어 있음에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)가 변동하면, 해당 소스 전위(Vs)의 변동에 연동하여(추종하여) 구동 트랜지스터(1B)의 게이트 전위(Vg)도 변동한다. 이것이 보존 용량(1C)에 의한 부트스트랩 동작이다.
시각(t4) 이후에도, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 계속하고, Va1만큼 상승한다(Vs=Vo-Vx1+Va1). 이때, 부트스트랩 동작에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)의 상승에 연동하여, 게이트 전위(Vg)도 Va1만큼 상승한다(Vg=Vo+Va1).
(2회째의 임계치 보정 기간)
시각(t5)에서 다음의 수평 기간에 들어가, 도 5의 B에 도시하는 바와 같이, 주사선(WSL)의 전위(WS)가 저전위측으로부터 고전위측으로 천이하고, 기록 트랜지스터(1A)가 도통 상태가 되는 동시에, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 신호 전압(Vin)에 대신하여 신호선 기준 전위(Vo)가 공급되고, 2회째의 임계치 보정 기간에 들어간다.
이 2회째의 임계치 보정 기간에서는, 기록 트랜지스터(1A)가 도통 상태가 됨으로써 신호선 기준 전위(Vo)가 기록되기 때문에, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 재차 신호선 기준 전위(Vo)로 초기화된다. 이때의 게이트 전위(Vg)의 저하에 연동하여 소스 전위(Vs)도 저하된다. 그리고 재차, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 시작한다.
그리고, 이 2회째의 임계치 보정 기간에서, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승함에 의해 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)이 소정의 전위(Vx2)가 되고, 이 전위(Vx2)가 보존 용량(1C)에 보존된다.
계속해서, 이 수평 기간의 후반에 들어간 시각(t6)에서, 도 5의 C에 도시하는 바와 같이, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 영상 신호의 신호 전압(Vin)이 공급됨에 의해, 신호선(DTL)의 전위가 오프셋 전압(Vo)으로부터 신호 전압(Vin)으로 천이한다. 이 기간에서는, 다른 행(전회의 기록 행의 다음의 행)의 화소에 대한 신호 전압(Vin)의 기록이 행하여진다.
이때, 자체행의 화소에 대해 신호 전압(Vin)의 기록이 행하여지지 않도록 하기 위해, 주사선(WSL)의 전위(WS)를 고전위측으로부터 저전위측으로 천이시키고, 기록 트랜지스터(1A)를 비도통 상태로 한다. 이로써, 구동 트랜지스터(1B)의 게이트 전극은 신호선(DTL)으로부터 분리되어 플로팅 상태가 된다.
시각(t6) 이후에도, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 계속하고, Va2만큼 상승한다(Vs=Vo-Vx1+Va2). 이때, 부트스트랩 동작에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)의 상승에 연동하여, 게이트 전위(Vg)도 Va2만큼 상승한다(Vg=Vo+Va2).
(3회째의 임계치 보정 기간)
시각(t7)에서 다음의 수평 기간에 들어가, 도 5의 D에 도시하는 바와 같이, 주사선(WSL)의 전위(WS)가 저전위측으로부터 고전위측으로 천이하고, 기록 트랜지 스터(1A)가 도통 상태가 되는 동시에, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 신호 전압(Vin)에 대신하여 신호선 기준 전위(Vo)가 공급되고, 3회째의 임계치 보정 기간에 들어간다.
이 3회째의 임계치 보정 기간에서는, 기록 트랜지스터(1A)가 도통 상태가 됨으로써 신호선 기준 전위(Vo)가 기록되기 때문에, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 재차 신호선 기준 전위(Vo)로 초기화된다. 이때의 게이트 전위(Vg)의 저하에 연동하여 소스 전위(Vs)도 저하된다. 그리고 재차, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 시작한다.
구동 트랜지스터(1B)의 소스 전위(Vs)가 상승하고, 이윽고, 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)이 해당 구동 트랜지스터(1B)의 임계치 전압(Vth)에 수속함에 의해, 해당 임계치 전압(Vth)에 상당하는 전압이 보존 용량(1C)에 보존된다.
상술한 3회의 임계치 보정 동작에 의해, 화소 개개의 구동 트랜지스터(1B)의 임계치 전압(Vth)이 검출되어 해당 임계치 전압(Vth)에 상당하는 전압이 보존 용량(1C)에 보존되게 된다. 또한, 3회의 임계치 보정 기간에서, 전류가 오로지 보존 용량(1C)측에 흐르고, 유기 EL 소자(1D)측에는 흐르지 않도록 하기 위해, 유기 EL 소자(1D)가 컷오프 상태가 되도록 공통 전원 공급선(1H)의 전위(Vcath)를 설정하여 두는 것으로 한다.
(신호 기록 기간&이동도 보정 기간)
다음에, 시각(t8)에서 주사선(WSL)의 전위(WS)가 저전위측으로 천이함으로 써, 도 6의 A에 도시하는 바와 같이, 기록 트랜지스터(1A)가 비도통 상태가 되고, 동시에, 신호선(DTL)의 전위가 오프셋 전압(Vo)으로부터 영상 신호의 신호 전압(Vin)으로 전환된다.
기록 트랜지스터(1A)가 비도통 상태가 됨으로써, 구동 트랜지스터(1B)의 게이트 전극이 플로팅 상태가 되지만, 게이트-소스 사이 전압(Vgs)이 구동 트랜지스터(1B)의 임계치 전압(Vth)과 동등하기 때문에, 해당 구동 트랜지스터(1B)는 컷오프 상태에 있다. 따라서 구동 트랜지스터(1B)에 드레인-소스 사이 전류(Ids)는 흐르지 않는다.
계속해서, 시각(t9)에서, 주사선(WSL)의 전위(WS)가 고전위측으로 천이함으로써, 도 6의 B에 도시하는 바와 같이, 기록 트랜지스터(1A)가 도통 상태가 되어 영상 신호의 신호 전압(Vin)을 샘플링하여 화소(101) 내에 기록한다. 이 기록 트랜지스터(1A)에 의한 신호 전압(Vin)의 기록에 의해, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 신호 전압(Vin)이 된다.
그리고, 영상 신호의 신호 전압(Vin)에 의한 구동 트랜지스터(1B)의 구동에 즈음하여, 해당 구동 트랜지스터(1B)의 임계치 전압(Vth)이 보존 용량(1C)에 보존된 임계치 전압(Vth)에 상당하는 전압과 상쇄됨에 의해 임계치 보정이 행하여진다. 임계치 보정의 원리에 관해서는 후술한다.
이때, 유기 EL 소자(1D)는 처음에 컷오프 상태(하이 임피던스 상태)에 있기 때문에, 영상 신호의 신호 전압(Vin)에 응하여 전원 공급선(DSL)으로부터 구동 트랜지스터(1B)에 흐르는 전류(드레인-소스 사이 전류(Ids))는 유기 EL 소자(1D)의 EL 용량(1I)에 흘러 들어가고, 따라서 해당 EL 용량(1I)의 충전이 시작된다.
이 EL 용량(1I)의 충전에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)가 시간의 경과와 함께 상승하여 간다. 이때 이미, 구동 트랜지스터(1B)의 임계치 전압(Vth)의 편차는 보정(임계치 보정)되어 있고, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)는 해당 구동 트랜지스터(1B)의 이동도(μ)에 의존하는 것이 된다.
이윽고, 구동 트랜지스터(1B)의 소스 전위(Vs)가 Vo-Vth+△V의 전위까지 상승하면, 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)은 Vin+Vth-△V가 된다. 즉, 소스 전위(Vs)의 상승분(△V)은, 보존 용량(1C)에 보존된 전압(Vin+Vth-△V)으로부터 공제되도록, 환언하면, 보존 용량(1C)의 충전 전하를 방전하도록 작용하고, 부귀환이 걸린 것이 된다. 따라서 소스 전위(Vs)의 상승분(△V)은 부귀환의 귀환량이 된다.
이와 같이, 구동 트랜지스터(1B)에 흐르는 드레인-소스 사이 전류(Ids)를 해당 구동 트랜지스터(1B)의 게이트 입력에, 즉 게이트-소스 사이 전압(Vgs)으로 부귀환함에 의해, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)의 이동도(μ)에 대한 의존성을 지우는, 즉 이동도(μ)의 화소마다의 편차를 보정하는 이동도 보정이 행하여진다.
보다 구체적으로는, 영상 신호의 신호 전압(Vin)이 높을수록 드레인-소스 사이 전류(Ids)가 커지기 때문에, 부귀환의 귀환량(보정량)(△V)의 절대치도 커진다. 따라서 발광 휘도 레벨에 응한 이동도 보정이 행하여진다. 또한, 영상 신호의 신호 전압(Vin)을 일정하게 한 경우, 구동 트랜지스터(1B)의 이동도(μ)가 클수록 부귀환의 귀환량(△V)의 절대치도 커지기 때문에, 화소마다의 이동도(μ)의 편차를 제거할 수 있다. 이동도 보정의 원리에 관해서는 후술한다.
(발광 기간)
다음에, 시각(t10)에서 주사선(WSL)의 전위(WS)가 저전위측으로 천이함으로써, 도 6의 C에 도시하는 바와 같이, 기록 트랜지스터(1A)가 비도통 상태가 된다. 이로써, 구동 트랜지스터(1B)의 게이트 전극은 신호선(DTL)으로부터 분리되어 플로팅 상태가 된다.
구동 트랜지스터(1B)의 게이트 전극이 플로팅 상태가 되고, 그와 동시에, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)가 유기 EL 소자(1D)에 흐르기 시작함에 의해, 유기 EL 소자(1D)의 애노드 전위는, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)에 응하여 상승한다.
유기 EL 소자(1D)의 애노드 전위의 상승은, 즉 구동 트랜지스터(1B)의 소스 전위(Vs)의 상승과 다름없다. 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승하면, 보존 용량(1C)의 부트스트랩 동작에 의해, 구동 트랜지스터(1B)의 게이트 전위(Vg)도 연동하여 상승한다.
이때, 부트스트랩 게인이 1(이상치)이라고 가정한 경우, 게이트 전위(Vg)의 상승량은 소스 전위(Vs)의 상승량과 동등하게 된다. 고로, 발광 기간중 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)은 Vin+Vth-△V로 일정하게 유지된다. 그리고, 시각(t11)에서 신호선(DTL)의 전위가 영상 신호의 신호 전압(Vin)으로부터 신호선 기준 전위(Vo)로 전환된다.
이상의 동작 설명으로부터 분명한 바와 같이, 본 예에서는, 신호 기록 및 이동도 보정이 행하여지는 1H기간과, 해당 1H기간에 선행하는 2H기간의, 합계 3H기간에 걸쳐서 임계치 보정 기간을 마련하고 있다. 이로써, 임계치 보정 기간으로서 충분한 시간을 확보할 수 있기 때문에, 구동 트랜지스터(1B)의 임계치 전압(Vth)을 확실하게 검출하여 보존 용량(1C)에 보존하고, 임계치 보정 동작을 확실하게 행할 수 있다.
또한, 임계치 보정 기간을 3H기간에 걸쳐서 마련한다고 하였지만, 이것은 한 예에 지나지 않고, 신호 기록 및 이동도 보정이 행하여지는 1H기간에 임계치 보정 기간으로서 충분한 시간을 확보할 수 있는 것이면, 선행하는 수평 기간에 걸쳐서 임계치 보정 기간을 설정할 필요는 없고, 또한, 고정밀화에 수반하여 1H기간이 짧아지고, 임계치 보정 기간을 3H기간에 걸쳐서 마련하여도 충분한 시간을 확보할 수가 없는 것이면, 4H기간 이상에 걸쳐서 임계치 보정 기간을 설정하는 것도 가능하다.
<2. 구동 트랜지스터의 게이트-캐소드 사이가 쇼트한 경우의 문제점>
[등가 회로]
도 7의 A는, 도 2에 도시한 화소 회로에 있어서 구동 트랜지스터(1B)의 게이트(g)와 캐소드(1H)가 전기적으로 쇼트한 경우의 등가 회로를 도시하는 것이다. 또한, 동작 타이밍으로서는, 도 4의 D, 도 5의 B, 도 5의 D와 같이 영상 신호 기준 전위(Vo)가 기록되어 있는 상태를 예로 하고 있다.
이와 같이 구동 트랜지스터(1B)의 게이트(g)가 저임피던스로 배선된 캐소드(1H)와 전기적으로 쇼트하고 있으면, 기록 트랜지스터(1A)가 온 상태일 때에, 영상 신호선(DTL)과 구동 트랜지스터(1B)의 게이트(g)와 캐소드(1H)가 동통(同通) 상태가 된다. 따라서 영상 신호선(DTL)에 공급되고 있는 영상 신호 기준 전위(Vo)는 캐소드 전위(Vcath)로 인입(引入)된다.
도 7의 B는, 도 7의 A의 결함이 생긴 때의 표시 상태를 도시하는 모식도이다. 결함 화소, 즉 도 7의 A에 도시하는 바와 같이 구동 트랜지스터(1B)의 게이트(g)와 캐소드(1H)가 전기적으로 쇼트하고 있는 화소는 비발광이 된다. 또한, 전송 전단(前段)의 몇화소가 휘도 변동 에어리어가 된다. 휘도 변동 에어리어는 전송 방향에 의존하고, 반드시 전송 전단측에 발생한다.
[타이밍 파형도]
도 8은, 도 7의 A의 결함이 생긴 때의 타이밍 파형도이다. 또한, 도 7에서는, Vo>Vcath의 관계에 있는 것을 예로 하고 있다. 이 타이밍 파형도에서는, Vn-6 내지 Vn+2가 주사 라인 번호에서의 주사선의 타이밍을 나타내고 있고, 결함 화소가 Vn에 상당하고 있다. 또한, DTL에 영상 신호 전위의 전환을 나타내고 있다. 도 8의 의 A 내지 L의 각 기간은 1수평 기간(1H)에 대응하고 있다.
도 7의 A에 도시하는 바와 같이, 구동 트랜지스터(1B)의 게이트(g)와 캐소드(1H)가 전기적으로 쇼트하고 있으면, 도 8의 F 내지 J의 기간에 문제가 생긴다. 즉, 이 기간에 결함 화소(Vn)의 주사선(WSL)이 고전위측으로 천이하면, 그 타이밍에서 영상 신호선(DTL)에 공급되고 있는 전위가 캐소드 전위(Vcath)로 인입된다.
그 결과, 화소(Vn-4 내지 Vn-1)에서는, 영상 신호 전위 샘플링 직전의 영상 신호 기준 전위(Vo)가 Vcath로 인입된다. 이로써, 구동 트랜지스터(1B)의 게이트(g)에의 입력 진폭은 Vin=Vsig-Vo가 아니라 Vin'=Vsig-Vcath가 된다.
도 8에서는, Vo>Vcath로 하고 있기 때문에, 화소(Vn-4 내지 Vn-1)에는 등가적으로 영상 신호 기준 전위(Vo)를 기준으로 한 경우에 비하여 고진폭이 기록되게 된다. 따라서 Vn-4 내지 Vn-1의 기간은 휘도 상승이 발생한다. 그 결과, 결함 화소보다 전단의 몇화소분에 휘도 상승이 발생하여 선형상의 휘도 상승 에어리어로서 시인된다. 결함 화소(Vn)에 관해서는 영상 신호 전위(Vsig)도 캐소드 전위(Vcath)로 인입되기 때문에 비발광이 된다.
<3. 본 실시 형태의 구성예>
[화소 회로]
도 9는, 본 실시 형태의 한 예를 도시하는 화소 전위 설정을 설명하기 위한 회로도이다. 화소 회로는, 유기 EL 소자(1D), 구동 트랜지스터(1B), 기록 트랜지스터(1A) 및 보존 용량(1C)을 갖는다.
구체적으로는, 유기 EL 소자(1D)의 애노드 전극과 구동 트랜지스터(1B)의 소스 전극이 접속되고, 구동 트랜지스터(1B)의 게이트 전극과 기록 트랜지스터(1A)의 소스 전극 또는 드레인 전극이 접속되어 있다. 또한, 구동 트랜지스터(1B)의 게이트-소스 전극 사이에 보존 용량(1C)이 접속된다.
신호선(DTL)은, 기록 트랜지스터(1A)의 드레인 전극 또는 소스 전극에 접속되어 있다. 또한, 기록 트랜지스터(1A)의 게이트 전극에는, 도시하지 않은 주사선 이 접속되고, 소정의 타이밍이 주어진다. 전원 공급선(DSL)은, 구동 트랜지스터(1B)의 드레인 전극에 접속되어 있다.
이와 같은 화소 회로의 구성에 있어서, 본 실시 형태에서는, 신호선(DTL)에 제공되는 영상 신호 기준 전위(Vo)와, 유기 EL 소자(1D)의 캐소드 전극의 전위(캐소드 전위)(Vcath)를 동전위인 전위(Va)로 하고 있다. 이로써, 도 8의 F 내지 J의 기간에서도 영상 신호 기준 전위(Vo)가 Va보다 고전위 또는 저전위로 인입되는 일은 없어지고, 전단의 화소에 대해 휘도 변동 에어리어의 발생을 방지하는 것이 가능해진다.
여기서, 영상 신호 기준 전위 및 캐소드 전위는 다른 구동 전위에 대해 임의로 설정할 수 있는 값이 아니라, 도 3에서 도시한 임계치 보정 동작 등의 구동 조건을 충족시켜야 한다. 영상 신호 기준 전위와 캐소드 전위를 동전위로 하는데는, 영상 신호 기준 전위를 캐소드 전위에 맞추는 경우 외에, 캐소드 전위를 영상 신호 기준 전위에 맞추도록 하여도 좋다. 또한, 이들 이외의 일정 전위에 맞추도록 하여도 좋다. 또한, 바람직하게는, Va는 종래의 설정 전위인 Vo 또는 Vcath로 설정함에 의해, 도 3에 도시하는 구동 조건을 충족시키게 된다.
[시스템 구성]
도 10은, 본 실시 형태의 한 예를 도시하는 시스템 구성도이다. 도 10에 도시하는 바와 같이, 유기 EL 표시 장치(100)는, 화소(PXLC)(101)가 행렬형상(매트릭스형상)으로 2차원 배치되어 이루어지는 화소 어레이 유닛(102)과, 해당 화소 어레이 유닛(102)의 주변에 배치되고, 각 화소(101)를 구동하는 구동 유닛을 갖는 구성 으로 되어 있다. 화소(101)를 구동하는 구동 유닛으로서는, 예를 들면, 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)가 마련되어 있다.
화소 어레이 유닛(102)은, m행n열의 화소 배열에 대해, 주사선(WSL-1 내지 WSL-m), 전원 공급선(DSL-1 내지 DSL-m) 및 신호선(DTL-1 내지 DTL-n)을 구비한다. 주사선(WSL-1 내지 WSL-m)과 전원 공급선(DSL-1 내지 DSL-m)은 각각의 행에 대해 배선되고, 화소열마다 신호선(DTL-1 내지 DTL-n)이 배선되어 있다. 이들의 구성은 도 1에 도시하는 시스템 구성과 같다.
본 실시 형태에서는, 각 화소(101)에 대해 신호선(DTL-1 내지 ETL-n)으로부터 제공하는 영상 신호 기준 전위(Vo)와, 각 화소(101)의 유기 EL 소자의 캐소드 전극에 전위(캐소드 전위)를 동전위인 Va로 하고 있다.
여기서, 캐소드 전위는, 각 화소(101)의 유기 EL 소자에 대해 공통 전위로서 주어진다. 따라서 각 화소(101)의 유기 EL 소자의 캐소드 전극과 도통하는 공통 배선(COM)에 전위(Va)를 준다.
한편, 신호선(DTL-1 내지 ETL-n)으로부터 제공하는 영상 신호 기준 전위(Vo)도 전위(Va)로 설정한다. 수평 구동 회로(103)는, 신호선(DTL-1 내지 ETL-n)에 대해 신호 전위(Vin)와 영상 신호 기준 전위(Vo)를 선택적으로 준다. 따라서 영상 신호 기준 전위(Vo)를 선택한 때, 전위(Va)를 주도록 제어한다.
이로써, 전단의 화소행의 구동 기간 내에서 주사선에 주사 신호가 주어지는 동안, 신호선에 영상 신호 기준 전위를 주고, 자체화소에서의 구동 트랜지스터의 임계치 보정을 행하는 기간, 영상 신호 기준 전위가 Va보다 고전위 또는 저전위로 인입되는 일이 없어진다. 즉, 구동 트랜지스터의 게이트와 유기 EL 소자의 캐소드가 전기적으로 쇼트하고 있는 경우에도, 전단의 화소에 대해 휘도 변동 에어리어의 발생을 방지하는 것이 가능해진다.
[구동 방법]
도 11은, 본 실시 형태에 관한 표시 장치의 구동 방법을 설명하는 타이밍 파형도이다. 도 11에 도시하는 타이밍 파형도는, 도 3에 도시하는 타이밍 파형도와 마찬가지로 발광 기간, 임계치 보정 기간, 샘플링 기간&이동도 보정 기간을 반복하고 있지만, 신호선에 주어지는 영상 신호 기준 전위가 캐소드 전위와 동전위인 Va가 되어 있는 점에서 상위하다.
영상 신호선 전위(DTL)는, 영상 신호(Vin)와 영상 신호 기준 전위(Va)가 선택적으로 전환된다. 이때, 영상 신호 기준 전위가 Va가 됨으로써, 구동 트랜지스터의 게이트 전위(Vg)는 임계치 보정 기간에 전위(Va)로 설정된다. 모든 화소에 관해 같은 전위(Va)가 기준이 되기 때문에, 휘도의 균일성은 잃어버리지 않는다.
도 12는, 도 9에 도시하는 본 실시 형태의 화소 구성에 있어서, 구동 트랜지스터(1B)의 게이트(g)와 캐소드(1H)가 전기적으로 쇼트한 결함이 생긴 때의 타이밍 파형도이다. 이 타이밍 파형도에서는, Vn-6 내지 Vn+2가 주사 라인 번호에서의 주사선의 타이밍을 나타내고 있고, 결함 화소가 Vn에 상당하고 있다. 또한, DTL에 영상 신호 전위의 전환을 나타내고 있다. 도 12의 A 내지 L의 각 기간은 1수평 기간(1H)에 대응하고 있다.
도 9의 A에 도시하는 바와 같이, 구동 트랜지스터(1B)의 게이트(g)와 캐소 드(1H)가 전기적으로 쇼트하고 있으면, 종래의 구성에서는 도 8의 F 내지 J의 기간에 문제가 생긴다. 즉, 이 기간에 결함 화소(Vn)의 주사선(WSL)이 고전위측으로 천이하면, 그 타이밍에서 영상 신호선(DTL)에 공급되고 있는 전위가 캐소드 전위(Vcath)로 인입된다(도 12중 파선 참조).
한편, 본 실시 형태의 구성에서는, DTL에 인가되는 영상 신호 기준 전위(Vo)가 Vo=Va이고, 캐소드 전위(Vcath)가 Vcath=Va이다. 즉, 영상 신호 기준 전위(Vo)=캐소드 전위(Vcath)=Va라는 바와 같이 동전위가 되는 제어를 행한다.
그 결과, 화소(Vn-4 내지 Vn-1)에서는, 영상 신호 전위 샘플링 직전의 영상 신호 기준 전위가 Va가 되고, 다른 화소와 같은 기준이 된다. 이로써, 구동 트랜지스터(1B)의 게이트(g)에의 입력 진폭은 Vin=Vsig-Va가 되고, 결함 화소(Vn)보다 전단의 몇화소의 휘도가 상승하지 않는다.
또한, 상기 실시 형태에서는, 화소(101)의 전기광학 소자로서, 유기 EL 소자를 이용한 유기 EL 표시 장치에 적용한 경우를 예로 들어 설명하였지만, 본 발명은 이 적용예로 한정되는 것이 아니고, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자(발광 소자)를 이용한 표시 장치 전반에 대해 적용 가능하다.
또한, 화소(101)의 구성으로서, 2개의 트랜지스터(Tr)와 하나의 용량 소자(C)로 이루어지는 2Tr/1C의 화소 구성의 경우를 예로 하였지만, 본 발명은 이것으로 한정되지 않는다. 예를 들면4개의 트랜지스터(Tr)와 하나의 용량 소자(C)로 이루어지는 4Tr/1C의 화소 구성 등, 다른 화소 구성이라도 적용 가능하다.
<4. 적용예>
이상 설명한 본 실시 형태에 관한 표시 장치는, 한 예로서, 도 13 내지 도 17에 도시하는 다양한 전자 기기에 적용된다. 예를 들면, 디지털 카메라, 노트북형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치, 비디오 카메라 등, 전자 기기에 입력된 영상 신호, 또는, 전자 기기 내에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 표시 장치에 적용하는 것이 가능하다.
이와 같이, 모든 분야의 전자 기기의 표시 장치로서 본 실시 형태에 관한 표시 장치를 이용함에 의해, 표시 화상의 화질 향상을 도모할 수 있기 때문에, 각종의 전자 기기에 있어서, 양질의 화상 표시를 행할 수가 있는 이점이 있다.
또한, 본 실시 형태에 관한 표시 장치는, 밀봉된 구성의 모듈 형상의 것도 포함한다. 예를 들면, 화소 어레이 유닛(102)에 투명한 유리 등의 대향부에 부착되어 형성된 표시 모듈이 해당한다. 이 투명한 대향부에는, 컬러 필터, 보호막 등, 나아가서는, 상기한 차광막이 마련되어도 좋다. 또한, 표시 모듈에는, 외부로부터 화소 어레이 유닛에의 신호 등을 입출력하기 위한 회로부나 FPC(플렉시블 프린트 서킷) 등이 마련되어 있어도 좋다.
이하에, 본 실시 형태의 표시 장치가 적용되는 전자 기기의 구체예에 관해 설명한다.
도 13은, 본 실시 형태가 적용되는 텔레비전 세트의 외관을 도시하는 사시도이다. 본 적용예에 관한 텔레비전 세트는, 프런트 패널(108)이나 필터 유리(109) 등으로 구성되는 영상 표시 화면 유닛(107)을 포함하고, 그 영상 표시 화면 유 닛(107)으로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 작성된다.
도 14의 A 및 B는 본 실시 형태의 다른 적용예에 따른 디지털 카메라의 외관을 도시하는 사시도로서 A는 디지털 카메라의 전면을 도시하는 사시도이고, B는 디지털 카메라의 뒷면을 도시하는 사시도이다. 본 적용예에 관한 디지털 카메라는, 플래시용의 발광 유닛(111), 표시 유닛(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함하고, 그 표시 유닛(112)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
도 15는, 본 실시 형태가 적용되는 노트북형 퍼스널 컴퓨터의 외관을 도시하는 사시도이다. 본 적용예에 관한 노트북형 퍼스널 컴퓨터는, 본체(121)에, 문자 등을 입력할 때 조작되는 키보드(122), 화상을 표시하는 표시 유닛(123) 등을 포함하고, 그 표시 유닛(123)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
도 16은, 본 실시 형태가 적용되는 비디오 카메라의 외관을 도시하는 사시도이다. 본 적용예에 관한 비디오 카메라는, 본체 유닛(131), 전방을 향한 측면에 피사체 촬영용의 렌즈(132), 촬영시의 스타트/스톱 스위치(133), 표시 유닛(134) 등을 포함하고, 그 표시 유닛(134)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
도 17은, 본 실시 형태가 적용되는 휴대 단말 장치, 예를 들면 휴대 전화기를 도시하는 외관도로서, A는 연 상태에서의 정면도, B는 그 측면도, C는 닫은 상태에서의 정면도, D는 좌측면도, E는 우측면도, F는 상면도, G는 하면도이다. 본 적용예에 관한 휴대 전화기는, 상측 하우징(141), 하측 하우징(142), 연결부(여기서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 픽처 라이트(146), 카메라(147) 등을 포함하고, 그 디스플레이(144)나 서브 디스플레이(145)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
구동 트랜지스터의 게이트 전극과 전기 광학 소자의 제 2의 전극 사이에서 전기적 쇼트를 방지하기 위한 본 발명의 실시 형태의 다른 특징을 설명한다.
도 18의 A 내지 C는, 화소의 배선 구조를 설명하는 도면으로서, A는 평면도, B, C는 A에서의 ⅩⅧB-ⅩⅧB선과 ⅩⅧC-ⅩⅧC선을 따른 단면도이다. 도 18의 A에 도시하는 패턴 레이아웃과 같이, 보존 용량(1C)과 보조 용량(1J)은, 점유하는 면적과 패턴 레이아웃 효율의 관점에서 적어도 서로의 어느 1변이 인접하여 배치되는 것이 일반적이다.
도 18의 B의 단면도에 도시하는 바와 같이, 보존 용량(1C)과 보조 용량(1J)은, 제 1의 전극(D1)이 각각 유리 기판상에 인접하여 배치되고, 게이트 절연막(M1)을 통하여 제 2의 전극이 폴리실리콘 전극(p-Si)으로 일체가 되어 마련되어 있다. 폴리실리콘 전극(p-Si)으로서 저온 폴리실리콘 프로세스로 형성되는 경우, 보존 용량(1C) 및 보조 용량(1J)은, 제 1의 전극(D1)을 제 1 금속 배선, 제 2의 전극을 폴리실리콘 전극(p-Si)으로 하여 평행 평판으로 형성된다.
도 18의 C에서는, 도 18의 B에서, 배선 레이아웃과 도 7의 A의 보존 용량(1C) 및 보조 용량(1J)의 상하 전극과의 관계를 설명하기 위해, 도면중 괄호 내에 도 7의 A의 전극의 부호를 나타내고 있다. 보존 용량(1C)의 제 1의 전극(D1)(g) 인 제 1 금속 배선은 구동 트랜지스터(1B)의 게이트(g)와 접속되고, 제 2의 전극인 폴리실리콘 전극(p-Si)(s)은 구동 트랜지스터(1B)의 소스(s)와 접속된다. 또한, 보조 용량(1J)의 제 1의 전극(D1)(1H)인 제 1 금속 배선은 유기 EL 소자(1D)의 캐소드(1H)에 접속되고, 제 2의 전극인 폴리실리콘 전극(p-Si)(s)은 구동 트랜지스터(1B)의 소스(s)와 접속된다.
그러나, 저온 폴리실리콘 프로세스에서는, 제조시의 더스트 등에 의한 패턴 결함을 완전하게 피하는 것은 극히 곤란하기 때문에, TFT 제조 공정에서의 레이저 리페어 기술도 받아들여지고 있다. 그 중에서도, 동층 배선 사이에서의 패턴 결함에 의한 쇼트는 층간 배선 사이에서의 쇼트와 비교하여 비율이 매우 높다.
즉, 도 18의 A 내지 C에서, 보존 용량(1C) 및 보조 용량(1J)의 제 1의 전극(D1)은 동일층(제 1 금속 배선)에 인접하여 마련되어 있기 때문에, 제조 프로세스중에 더스트 등이 배선 사이에 부착하기 쉽고, 쇼트할 가능성이 있다. 이 배선 사이의 쇼트는, 도 7의 A에 도시하는 구동 트랜지스터(1B)의 게이트(g)와 유기 EL 소자(1D)의 캐소드(구동 트랜지스터(1B)의 소스(s))와의 사이에서의 쇼트가 되고, 결함 화소 및 전송 방향 전단에서의 기동(起動) 변동을 일으키는 원인이 된다.
<5. 본 실시 형태의 구성예>
[화소 회로]
도 9의 B는, 본 실시 형태의 한 예를 도시하는 화소 전위 설정을 설명하기 위한 회로도이다. 화소 회로는, 유기 EL 소자(1D), 구동 트랜지스터(1B), 기록 트랜지스터(1A) 및 보존 용량(1C)을 갖는다.
구체적으로는, 유기 EL 소자(1D)의 애노드 전극과 구동 트랜지스터(1B)의 소스 전극이 접속되고, 구동 트랜지스터(1B)의 게이트 전극과 기록 트랜지스터(1A)의 소스 전극 또는 드레인 전극이 접속되어 있다. 또한, 구동 트랜지스터(1B)의 게이트-소스 전극 사이에 보존 용량(1C)이 접속된다. 또한, 유기 EL 소자(1D)의 애노드(제 1 전극)-캐소드(제 2 전극) 사이에 보조 용량(1J)이 접속되어 있다.
신호선(DTL)은, 기록 트랜지스터(1A)의 드레인 전극 또는 소스 전극에 접속되어 있다. 또한, 기록 트랜지스터(1A)의 게이트 전극에는, 도시하지 않은 주사선이 접속되고, 소정의 타이밍이 주어진다. 전원 공급선(DSL)은, 구동 트랜지스터(1B)의 드레인 전극에 접속되어 있다.
이와 같은 화소 회로의 구성에 있어서, 본 실시 형태에서는, 보존 용량(1C)과 보조 용량(1J)이 인접하여 배치되고, 보존 용량(1C)의 구동 트랜지스터(1B)의 게이트 전극과 도통하는 배선과, 보조 용량(1J)의 유기 EL 소자(1D)의 캐소드 전극과 도통하는 배선이 다른 층에 마련되어 있는 점에 특징이 있다.
또한, 본 실시 형태에서는, 상기한 화소 회로의 구성에 있어서, 보존 용량(1C)의 구동 트랜지스터(1B)의 소스 전극과 도통하는 배선과, 보조 용량(1J)의 유기 EL 소자(1D)의 애노드 전극과 도통하는 배선이 다른 층에 마련되어 있는 것이기도 하다.
이로써, 보존 용량(1C)의 구동 트랜지스터(1B)의 게이트 전극과 도통하는 배선과, 보조 용량(1J)의 유기 EL 소자(1D)의 캐소드 전극과 도통하는 배선이 다른 층이 되기 때문에, 동일층에 마련되는 경우에 비하여 배선 사이에서의 쇼트를 효과 적으로 회피할 수 있게 된다.
여기서, 이들의 배선이란, 기판상 및 기판상의 절연막상의 평면에 따라 마련되는 주된 배선이고, 층 사이에 마련되는 콘택트 등은 포함하지 않는다. 본 실시 형태에서는, 이들의 배선중 한쪽은 제 1 금속 배선으로 구성되고, 다른쪽은 제 1 금속 배선에 게이트 절연막을 통하여 형성된 폴리실리콘에 의해 구성되어 있다.
[시스템 구성]
도 10은, 본 실시 형태의 한 예를 도시하는 시스템 구성도이다. 도 10에 도시하는 바와 같이, 유기 EL 표시 장치(100)는, 화소(PXLC)(101)가 행렬형상(매트릭스형상)으로 2차원 배치되어 이루어지는 화소 어레이 유닛(102)과, 해당 화소 어레이 유닛(102)의 주변에 배치되고, 각 화소(101)를 구동하는 구동 유닛을 갖는 구성으로 되어 있다. 화소(101)를 구동하는 구동 유닛으로서는, 예를 들면, 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)가 마련되어 있다.
화소 어레이 유닛(102)은, m행n열의 화소 배열에 대해, 주사선(WSL-1 내지 WSL-m), 전원 공급선(DSL-1 내지 DSL-m) 및 신호선(DTL-1 내지 DTL-n)을 구비한다. 주사선(WSL-1 내지 WSL-m)과 전원 공급선(DSL-1 내지 DSL-m)은 각각의 행에 대해 배선되고, 화소열마다 신호선(DTL-1 내지 DTL-n)이 배선되어 있다. 이들의 구성은 도 1에 도시하는 시스템 구성과 같다.
[배선 구조]
도 19의 A 내지 도 20은, 본 실시 형태의 한 예에 있어서의 배선 구조를 설명하는 도면이다. 도 19의 A는 평면도, B, C는 각각 도 19의 A에서의 ⅩⅠⅩB-ⅩⅠ ⅩB선 및 ⅩⅠⅩC-ⅩⅠⅩC선을 따른 단면도이다. 또한, 도 20은, 도 19의 A에서의 ⅩⅩ-ⅩⅩ선을 따른 단면도이다. 도 19의 A에 도시하는 패턴 레이아웃과 같이, 보존 용량(1C)과 보조 용량(1J)은, 점유하는 면적과 패턴 레이아웃 효율의 관점에서 적어도 서로의 어느 1변이 인접하여 배치된다.
여기서, 보존 용량(1C)은, 제 1의 전극(D1)과 제 2의 전극인 폴리실리콘 전극(p-Si)에 의한 평행 평판으로 형성되고, 보조 용량(1J)은, 제 1의 전극(D1)과 제 2의 전극인 폴리실리콘 전극(p-Si')에 의한 평행 평판으로 형성된다. 즉, 본 실시 형태에서는, 보존 용량(1C) 및 보조 용량(1J)의 다른쪽의 전극을 구성하는 폴리실리콘이 일체가 아니라 분할되어 있다.
또한, 보존 용량(1C)의 구동 트랜지스터(1B)의 게이트(g)와 도통하는 전극과, 보조 용량(1J)의 유기 EL 소자(1D)의 캐소드(1H)와 도통하는 전극이 다른 배선층에 마련되어 있다. 즉, 보존 용량(1C)의 구동 트랜지스터(1B)의 게이트(g)와 도통하는 전극이나 보조 용량(1J)의 유기 EL 소자(1D)의 캐소드(1H)와 도통하는 전극의 한쪽을 제 1 금속 배선의 층, 다른쪽을 폴리실리콘 전극(p-Si)의 층으로 구성하고 있다.
도 19의 B 및 C는, 각각 구체적인 배선예를 도시하고 있다. 또한, 도면중 괄호 내에 나타나는 부호는 도 9의 B에 도시하는 전극의 부호와 대응하고 있다.
우선, 도 19의 B에 도시하는 구체예에서는, 보존 용량(1C)은, 제 1 금속 배선인 제 1의 전극(D1)(g)에 구동 트랜지스터(1B)의 게이트(g)가 접속되고, 제 2의 전극인 폴리실리콘 전극(p-Si)(s)에 구동 트랜지스터(1B)의 소스(s)가 접속되어 있 다. 또한, 보조 용량(1J)은, 제 1 금속 배선인 제 1의 전극(D1)(s)에 구동 트랜지스터(1B)의 소스(s)가 접속되고, 제 2의 전극인 폴리실리콘 전극(p-Si')(1H)에 유기 EL 소자(1D)의 캐소드(1H)를 접속하고 있다.
이로써, 구동 트랜지스터(1B)의 게이트(g)와 도통하는 보존 용량(1C)의 전극(D1)(g)과, 유기 EL 소자(1D)의 캐소드(1H)와 도통하는 보조 용량(1J)의 전극(폴리실리콘 전극(p-Si')(1H))이 다른 배선층에 마련되게 된다. 즉, 이들의 배선이 동층이 아니기 때문에, 제조 프로세스에서 더스트 등에 의한 쇼트가 발생하기 어려운 구조가 된다.
또한, 상기한 배선 구조에서, 보존 용량(1C) 및 보조 용량(1J)의 제 2의 전극도 다른 배선층에 마련되게 된다. 따라서 서로의 레이어 위치 관계가 경사 방향으로 절연층을 통한 층간 방향이 되기 때문에, 동층 레이어와 비교하여 패턴 쇼트를 야기할 가능성은 극히 낮아진다.
다음에, 도 19의 C에 도시하는 구체예에서는, 보존 용량(1C)은, 제 1 금속 배선인 제 1의 전극(D1)(s)에 구동 트랜지스터(1B)의 소스(s)가 접속되고, 제 2의 전극인 폴리실리콘 전극(p-Si)(g)에 구동 트랜지스터(1B)의 게이트(g)가 접속되어 있다. 또한, 보조 용량(1J)은, 제 1 금속 배선인 제 1의 전극(D1)(1H)에 유기 EL 소자(1D)의 캐소드(1H)가 접속되고, 제 2의 전극인 폴리실리콘 전극(p-Si')(s)에 구동 트랜지스터(1B)의 소스(s)가 접속되어 있다. 즉, 이 배선 구조는, 상기 도 19의 B에 도시하는 각 용량의 전극의 배선의 접속 관계가 반대가 된 것이다.
이로써, 구동 트랜지스터(1B)의 게이트(g)와 도통하는 보존 용량(1C)의 전 극(D1)(g)과, 유기 EL 소자(1D)의 캐소드(1H)와 도통하는 보조 용량(1J)의 전극(폴리실리콘 전극(p-Si')(1H))이 다른 배선층에 마련되게 된다. 즉, 이들의 배선이 동층이 아니기 때문에, 제조 프로세스에서 더스트 등에 의한 쇼트가 발생하기 어려운 구조가 된다.
또한, 상기한 배선 구조에서, 보존 용량(1C) 및 보조 용량(1J)의 제 2의 전극도 다른 배선층에 마련되게 된다. 따라서 서로의 레이어 위치 관계가 경사 방향에 절연층을 통한 층간 방향이 되기 때문에, 동층 레이어와 비교하여 패턴 쇼트를 야기할 가능성은 극히 낮아진다.
도 20은, 도 19의 A의 ⅩⅩ-ⅩⅩ선을 따른 단면도이다. 도 20에서는, 도 19의 B에 도시하는 전극의 배선 관계로 되어 있다. 앞서 설명한 바와 같이, 보존 용량(1C)의 구동 트랜지스터(1B)의 소스(s)와 도통하는 전극(폴리실리콘 전극(p-Si)(s))과, 보조 용량(1J)의 유기 EL 소자(1D)의 애노드(즉, 구동 트랜지스터(1B)의 소스(s))와 도통하는 전극(D1)(s)은 다른 배선층에 마련되어 있다. 그러나, 이들의 전극은 동일 노드이기 때문에, 각각의 전극 사이을 도통시킬 필요가 있다.
따라서 도 20에 도시하는 바와 같이, 보조 용량(1J)의 전극(D1)(s)에는 층간 절연막(M1, M2)을 관통하는 콘택트 홀(CH1)을 접속하고, 보존 용량(1C)의 전극(폴리실리콘 전극(p-Si)(s))에는 층간 절연막(M2)을 관통하는 콘택트 홀(CH2)을 접속하고, 이들을 제 2 금속 배선(D2)으로 도통시키고 있다.
또한, 도 19의 C에 도시하는 전극의 배선 관계에서는, 도 20에 도시하는 보존 용량(1C) 및 보조 용량(1J)의 각각의 전극의 접속 관계를 반대로 하면 마찬가지 이다.
[구동 방법]
도 11은, 본 실시 형태에 관한 표시 장치의 구동 방법을 설명하는 타이밍 파형도이다. 도 11에 도시하는 타이밍 파형도는, 도 3에 도시하는 타이밍 파형도와 마찬가지로 발광 기간, 임계치 보정 기간, 샘플링 기간&이동도 보정 기간을 반복하고 있다.
상기 설명한 본 실시 형태의 화소 레이아웃(배선 구조)에 의하면, 보존 용량(1C) 및 보조 용량(1J)이 인접되어 있어도, 구동 트랜지스터(1B)의 게이트(g)와 유기 EL 소자(1D)의 캐소드(1H)의 쇼트가 발생하기 어렵기 때문에, 결함 화소의 발생을 저감할 수 있게 된다. 이 때문에, 상기한 바와 같은 구동 방법에 의해, 도 8에 도시하는 비발광의 결함 화소가 발생하지 않고, 도 8의 F 내지 J의 기간에 생기는 영상 신호선(DTL)의 전위의 캐소드 전위(Vcath)로의 인입도 발생하지 않고, 휘도 상승 화소도 발생하지 않게 된다.
또한, 상기 실시 형태에서는, 화소(101)의 전기광학 소자로서, 유기 EL 소자를 이용한 유기 EL 표시 장치에 적용한 경우를 예로 들어 설명하였지만, 본 발명은 이 적용예로 한정되는 것이 아니고, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자(발광 소자)를 이용한 표시 장치 전반에 대해 적용 가능하다.
또한, 화소(101)의 구성으로서, 2개의 트랜지스터(Tr)와 하나의 용량 소자(C)로 이루어지는 2Tr/1C의 화소 구성의 경우를 예로 하였지만, 본 발명은 이것 으로 한정되지 않는다. 예를 들면 4개의 트랜지스터(Tr)와 하나의 용량 소자(C)로 이루어지는 4Tr/1C의 화소 구성 등, 다른 화소 구성이라도 적용 가능하다.
본 발명은 2008년 12월 11일자로 일본특허청에 특허출원된 일본특허원 제2008-315467호와 2008년 12월 12일자로 일본특허청에 특허출원된 일본특허원 제2008-316551호를 우선권으로 주장한다.
당업자라면, 첨부된 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시예에 대한 여러가지 수정예, 조합예, 부분조합예 및 변경예를 실시할 수 있을 것이다.
도 1은 본 발명의 실시 형태에 따른 액티브 매트릭스형 유기 EL 표시 장치의 구성의 개략을 도시하는 시스템 구성도.
도 2는 화소(화소 회로)의 구체적인 구성예를 도시하는 회로도.
도 3은 본 발명의 실시 형태에 따른 액티브 매트릭스형 유기 EL 표시 장치의 동작 설명에 제공하는 타이밍 파형도.
도 4의 A 내지 D는 본 발명의 실시 형태에 따른 액티브 매트릭스형 유기 EL 표시 장치의 회로 동작의 설명도(그 1).
도 5의 A 내지 D는 본 발명의 실시 형태에 따른 액티브 매트릭스형 유기 EL 표시 장치의 회로 동작의 설명도(그 2).
도 6의 A 내지 C는 본 발명의 실시 형태에 따른 액티브 매트릭스형 유기 EL 표시 장치의 회로 동작의 설명도(그 3).
도 7의 A 및 B는 구동 트랜지스터의 쇼트에 의한 영향을 설명하는 도면.
도 8은 결함이 생긴 때의 타이밍 파형도.
도 9의 A 및 B는 본 실시 형태에 따른 화소 전위 설정예를 설명하기 위한 회로도.
도 10은 본 실시 형태에 따른 표시 장치의 예를 도시하는 시스템 구성도.
도 11은 본 실시 형태에 따른 표시 장치의 구동 방법을 설명하는 타이밍 파형도.
도 12는 본 실시 형태에 따른 화소 구성에서 결함이 발생할 때의 타이밍 파 형도.
도 13은 본 실시 형태의 적용예에 따라 설정된 텔레비전의 외관을 도시하는 사시도.
도 14의 A 및 B는 본 실시 형태의 다른 적용예에 따른 디지털 카메라의 외관을 도시하는 사시도로서 A는 디지털 카메라의 전면을 도시하는 사시도이고, B는 디지털 카메라의 뒷면을 도시하는 사시도.
도 15는 본 실시 형태의 다른 적용예에 따른 노트북형 퍼스널 컴퓨터의 외관을 도시하는 사시도.
도 16은 본 실시 형태의 다른 적용예에 따른 비디오 카메라의 외관을 도시하는 사시도.
도 17의 A 내지 G는 본 실시 형태의 다른 적용예에 따른 휴대 전화기를 도시하는 외관도로서, A는 연 상태에서의 정면도, B는 그 측면도, C는 닫은 상태에서의 정면도, D는 좌측면도, E는 우측면도, F는 상면도, G는 하면도.
도 18의 A 내지 C는 화소의 배선 구조를 도시하는 도면으로서, A는 화소의 평면도, B와 C는 도 18의 A의 ⅩⅧB-ⅩⅧB선과 ⅩⅧC-ⅩⅧC선을 따른 단면도.
도 19의 A 내지 C는 본 실시 형태에 따른 예시적인 배선 구조를 도시하는 도면(그 1).
도 20은 본 실시 형태에 따른 예시적인 배선 구조를 도시하는 도면(그 2).
(도면의 주요 부분에 대한 부호의 설명)
100 : 유기 EL 표시 장치 101 : 화소(화소 회로)
102 : 화소 어레이 유닛 103 : 수평 구동 회로
104 : 기록 주사 회로 105 : 전원 공급 주사 회로
1A : 기록 트랜지스터 1B : 구동 트랜지스터
1C : 보존 용량 1D : 유기 EL 소자
DSL-1 내지 DSL-m : 전원 공급선 DTL-1 내지 DTL-n : 신호선
WSL-1 내지 WSL-m : 주사선

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 전기광학 소자, 구동 트랜지스터, 기록 트랜지스터, 보존 용량, 보조 용량을 포함하며, 상기 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 상기 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 상기 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 상기 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 행렬형상으로 배치된 화소 어레이 유닛을 포함하고,
    상기 보존 용량과 상기 보조 용량이 인접하여 배치되고,
    상기 보존 용량의 상기 구동 트랜지스터의 게이트 전극과 도통하는 배선과, 상기 보조 용량의 상기 전기광학 소자의 제 2 전극과 도통하는 배선이 다른 층에 마련되어 있는 것을 특징으로 하는 표시 장치.
  8. 전기광학 소자, 구동 트랜지스터, 기록 트랜지스터, 보존 용량, 및 보조 용량을 포함하며, 상기 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 상기 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또 는 드레인 전극이 접속되고, 상기 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 상기 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 행렬형상으로 배치된 화소 어레이 유닛을 구비하고,
    상기 보존 용량과 상기 보조 용량이 인접하여 배치되고,
    상기 보존 용량의 상기 구동 트랜지스터의 소스 전극과 도통하는 배선과, 상기 보조 용량의 상기 전기광학 소자의 제 1 전극과 도통하는 배선이 다른 층에 마련되어 있는 것을 특징으로 하는 표시 장치.
  9. 제 7항 또는 제 8항에 있어서,
    상기 다른 층 중 한쪽의 층은 제 1 배선층, 다른쪽의 층은 폴리실리콘층인 것을 특징으로 하는 표시 장치.
  10. 제 7항 또는 제 8항에 있어서,
    상기 전기광학 소자는 유기 EL(Electro Luminescence) 소자이고,
    상기 제 1 전극은 애노드 전극이고,
    상기 제 2 전극은 캐소드 전극인 것을 특징으로 하는 표시 장치.
  11. 하우징에 표시 장치를 구비하는 전자 기기에 있어서,
    상기 표시 장치는:
    전기광학 소자, 구동 트랜지스터, 기록 트랜지스터, 보존 용량 및 보조 용량을 포함하며, 상기 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 상기 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 상기 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 상기 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 행렬형상으로 배치된 화소 어레이 유닛을 포함하고,
    상기 보존 용량과 상기 보조 용량이 인접하여 배치되고, 상기 보존 용량의 상기 구동 트랜지스터의 게이트 전극과 도통하는 배선과, 상기 보조 용량의 상기 전기광학 소자의 제 2 전극과 도통하는 배선이 다른 층에 마련되어 있는 것을 특징으로 하는 전자 기기.
KR1020090122222A 2008-12-11 2009-12-10 표시 장치, 표시 장치의 구동 방법 및 전자 기기 KR101562068B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-315467 2008-12-11
JP2008315467A JP5168116B2 (ja) 2008-12-11 2008-12-11 表示装置、表示装置の駆動方法および電子機器
JP2008316551A JP5309946B2 (ja) 2008-12-12 2008-12-12 表示装置および電子機器
JPJP-P-2008-316551 2008-12-12

Publications (2)

Publication Number Publication Date
KR20100067624A KR20100067624A (ko) 2010-06-21
KR101562068B1 true KR101562068B1 (ko) 2015-10-20

Family

ID=42239878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122222A KR101562068B1 (ko) 2008-12-11 2009-12-10 표시 장치, 표시 장치의 구동 방법 및 전자 기기

Country Status (4)

Country Link
US (8) US8570245B2 (ko)
KR (1) KR101562068B1 (ko)
CN (1) CN101751858A (ko)
TW (1) TWI443629B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860860B1 (ko) * 2011-03-16 2018-07-02 삼성디스플레이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR102061791B1 (ko) 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6164059B2 (ja) 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
CN104715725A (zh) * 2015-04-03 2015-06-17 京东方科技集团股份有限公司 像素电路、显示装置及其驱动方法
KR102464283B1 (ko) * 2015-06-29 2022-11-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
KR102367462B1 (ko) 2015-08-11 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6677386B2 (ja) * 2016-02-16 2020-04-08 天馬微電子有限公司 表示装置および表示装置の製造方法
KR102473216B1 (ko) 2017-07-17 2022-12-01 엘지디스플레이 주식회사 전계 발광 표시장치 및 이의 구동방법
JP7245788B2 (ja) 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
CN108682390A (zh) 2018-05-16 2018-10-19 京东方科技集团股份有限公司 一种显示装置及其亮度检测方法
KR102591768B1 (ko) 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치
CN109727578A (zh) * 2018-12-14 2019-05-07 合肥鑫晟光电科技有限公司 显示装置的补偿方法、装置和显示设备
CN109658856B (zh) * 2019-02-28 2021-03-19 京东方科技集团股份有限公司 像素数据补偿参数获取方法及装置、amoled显示面板
CN113366563B (zh) * 2019-11-29 2022-08-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR102516060B1 (ko) * 2019-12-23 2023-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN111785210A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185670A (ja) 2007-01-29 2008-08-14 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の制御方法および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9923261D0 (en) * 1999-10-02 1999-12-08 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置
JP2006209089A (ja) 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
CN101694766A (zh) * 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007101873A (ja) 2005-10-04 2007-04-19 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007316510A (ja) 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
KR100778514B1 (ko) 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
KR100814820B1 (ko) 2006-08-31 2008-03-20 삼성에스디아이 주식회사 유기 발광 표시장치
JP2008107785A (ja) 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4306753B2 (ja) 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008249919A (ja) 2007-03-30 2008-10-16 Sony Corp 表示装置及び電子機器
JP4715849B2 (ja) * 2008-01-15 2011-07-06 ソニー株式会社 表示装置及びその駆動方法と電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185670A (ja) 2007-01-29 2008-08-14 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の制御方法および電子機器

Also Published As

Publication number Publication date
US9299762B2 (en) 2016-03-29
US9847384B2 (en) 2017-12-19
US20160118456A1 (en) 2016-04-28
US10170533B2 (en) 2019-01-01
US20190109183A1 (en) 2019-04-11
KR20100067624A (ko) 2010-06-21
TWI443629B (zh) 2014-07-01
TW201030717A (en) 2010-08-16
US8570245B2 (en) 2013-10-29
US20130320847A1 (en) 2013-12-05
US20150311270A1 (en) 2015-10-29
US20140339534A1 (en) 2014-11-20
US9496324B2 (en) 2016-11-15
US10431645B2 (en) 2019-10-01
US20170025495A1 (en) 2017-01-26
US20180097054A1 (en) 2018-04-05
US9136285B2 (en) 2015-09-15
US20100149075A1 (en) 2010-06-17
CN101751858A (zh) 2010-06-23
US8988330B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
KR101562068B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
US11004390B2 (en) Display device and electronic apparatus
KR101567734B1 (ko) 표시 장치 및 전자 기기
JP5304257B2 (ja) 表示装置および電子機器
KR101611618B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP5309946B2 (ja) 表示装置および電子機器
JP5168116B2 (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right