JP2022528073A - ハイブリッドウェハ接合方法およびその構造 - Google Patents

ハイブリッドウェハ接合方法およびその構造 Download PDF

Info

Publication number
JP2022528073A
JP2022528073A JP2021557438A JP2021557438A JP2022528073A JP 2022528073 A JP2022528073 A JP 2022528073A JP 2021557438 A JP2021557438 A JP 2021557438A JP 2021557438 A JP2021557438 A JP 2021557438A JP 2022528073 A JP2022528073 A JP 2022528073A
Authority
JP
Japan
Prior art keywords
contact via
semiconductor structure
substrate
dielectric layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021557438A
Other languages
English (en)
Inventor
ヤン・メン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022528073A publication Critical patent/JP2022528073A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ハイブリッドウェハ接合方法は、第１の半導体構造（１００）を提供すること（Ｓ１１０）と、第２の半導体構造（２００）を提供すること（Ｓ１２０）とを含む。第１の半導体構造（１００）は、第１の基板（１１）と、第１の誘電体（１２２）と、第１のビア構造（１２３）とを含む。第１のビア構造（１２３）は、第１のコンタクトビアと、金属不純物（１２３５）とを含む。第２の半導体構造（２００）は、第２の基板（２１）と、第２の誘電体層（２２２）と、第２のビア構造（２２３）とを含む。第２のビア構造（２２３）は、第２のコンタクトビアと、第２の金属不純物（２２３５）とを含む。本方法は、第１の半導体構造（１００）を第２の半導体構造（２００）に接合すること（Ｓ１３０）と、自己バリア層（３１）を形成すること（Ｓ１４０）とをさらに含む。

Description

本出願は、ウェハ接合技術の分野に関し、より詳細には、ハイブリッドウェハ接合方法およびその構造に関する。
ハイブリッドウェハ接合プロセスにおいて、コンタクトビアを有する半導体構造をともに接合することができる。しかしながら、コンタクトビアは異なるサイズを有することが多い。これは、一方の半導体構造のコンタクトビアの表面部分と他方の半導体構造の誘電体層との間の相互作用をもたらし得る。例えば、コンタクトビア内の銅が誘電体層内に拡散し、接合されたウェハの品質を低下させる可能性がある。
金属拡散をブロックするための従来の解決策は、各ウェハの接合面上に金属ブロック層を堆積させることを含む。金属ブロック層と誘電体層とは異なる材料からなる。コンタクトビアを形成するとき、金属ブロック層および誘電体層に対してエッチングプロセスを実行することができる。エッチング速度が異なることに起因して、金属ブロック層と誘電体層との間に間隙が形成される場合がある。その結果、コンタクトビアに欠陥が生じる可能性がある。
開示される方法および構造は、上記の１つまたは複数の問題および他の問題を解決することを目的としている。
本開示の一態様は、ハイブリッドウェハ接合方法を含む。本方法は、第１の半導体構造を提供することと、第２の半導体を提供することとを含む。第１の半導体構造は、第１の基板と、第１の基板上に形成されている第１の誘電体層と、第１の誘電体層内にかつ第１の基板上に形成されている第１のビア構造とを含む。第１のビア構造は、第１のコンタクトビアと、第１のコンタクトビア内にドープされている第１の金属不純物とを含み、第１のコンタクトビアは、第１のコンタクトビア表面を有する。第２の半導体構造は、第２の基板と、第２の基板上に形成されている第２の誘電体層と、第２の誘電体層内にかつ第２の基板上に形成されている第２のビア構造とを含む。第２のビア構造は、第２のコンタクトビアと、第２のコンタクトビア内にドープされている第２の金属不純物とを含み、第２のコンタクトビアは、第２のコンタクトビア表面を有する。本方法は、第１のコンタクトビア表面を第２のコンタクトビア表面に付着させることによって、第１の半導体構造を第２の半導体構造に接合することであって、第２のコンタクトビア表面および第１のコンタクトビア表面は、異なる表面積を有し、重なり合った界面を有する、第１の半導体構造と第２の半導体構造に接合することと、第１の半導体構造と第２の半導体構造との間の合金化プロセスによって、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に自己バリア層を形成することであって、自己バリア層は、第１の金属不純物および第２の金属不純物に対応する多成分酸化物によって形成される、自己バリア層を形成することとをさらに含む。
本開示の別の態様は、第１の半導体構造と、第２の半導体構造と、自己バリア層とを含むハイブリッドウェハ接合構造を含む。第１の半導体構造は、第１の基板と、第１の基板上に形成されている第１の誘電体層と、第１の誘電体層内にかつ第１の基板上に形成されている第１のビア構造とを含み、第１のコンタクトビアは、第１のコンタクト表面を有する。第２の半導体構造は、第２の基板と、第２の基板上に形成されている第２の誘電体層と、第２の誘電体層内にかつ第２の基板上に形成されている第２のビア構造とを含み、第２のコンタクトビアは、第２のコンタクトビア表面を有する。第１の半導体構造は第２の半導体構造と接合され、第１のコンタクトビア表面は第２のコンタクトビア表面と付着され、第２のコンタクトビア表面および第１のコンタクトビア表面は異なる表面積を有し、重なり合った界面を有する。自己バリア層は、第１の半導体構造と第２の半導体構造との間の接合界面において、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に形成され、自己バリア層は、多成分酸化物を含む。
本開示の他の態様は、本開示の明細書、特許請求の範囲、および図面に照らして当業者によって理解され得る。
以下の図面は、開示されている様々な実施形態による例示を目的とした例に過ぎず、本開示の範囲を限定することを意図するものではない。
本開示の様々な実施形態による例示的なハイブリッドウェハ接合方法を示す図である。 本開示の様々な実施形態による例示的な第１の半導体構造を示す図である。 本開示の様々な実施形態による例示的な第２の半導体構造を示す図である。 本開示の様々な実施形態による例示的なハイブリッドウェハ接合の例示的な構造を示す図である。 本開示の様々な実施形態による例示的なハイブリッドウェハ接合の別の例示的な構造を示す図である。 本開示の様々な実施形態による別の例示的なハイブリッドウェハ接合方法を示す図である。 本開示の様々な実施形態による別の例示的な第１の半導体構造を示す図である。 本開示の様々な実施形態による別の例示的な第２の半導体構造を示す図である。 本開示の様々な実施形態によるハイブリッドウェハ接合の別の構造を示す図である。 本開示の様々な実施形態によるハイブリッドウェハ接合の別の構造を示す図である。 本開示の様々な実施形態による自己バリア層の例示的な正射影領域を示す図である。 本開示の様々な実施形態による自己バリア層の別の例示的な正射影領域を示す図である。
以下、添付の図面を参照して、本発明の実施形態における技術的解決策を説明する。可能な限り、同じまたは同様の部分を指すために図面全体を通して同じ参照符号が使用される。明らかに、説明される実施形態は、本発明の実施形態の一部に過ぎず、すべてではない。創造的な努力なしに本発明の実施形態に基づいて当業者によって得られる他の実施形態は、本開示の保護範囲内に入るものとする。
ハイブリッドウェハ接合方法は、第１の半導体構造および第２の半導体構造を提供することと、第１の半導体構造を第２の半導体構造と接合して、多成分酸化物を含む自己バリア層を形成することとを含む。
図１は、本開示の様々な実施形態による例示的なハイブリッドウェハ接合方法のフローチャートを示す。対応する構造を図２～図５に示す。
図１のＳ１１０において、第１の半導体構造が提供される。第１の半導体構造は、第１の基板と、第１の基板上に形成されている第１の誘電体層と、第１の誘電体層内にかつ第１の基板上に形成されている第１のビア構造とを含むことができる。対応する構造が一例として図２に示されている。
図２を参照すると、第１の半導体構造１００は、第１の基板１１と、第１の基板１１上に形成されている第１の誘電体層１２２と、第１の誘電体層１２２内にかつ第１の基板１１上に形成されている第１のビア構造１２３とを含むことができる。
第１の基板１１は、酸化ケイ素などの誘電材料を含んでもよい。代替的に、第１の基板１１は、任意の他の適切な材料を含んでもよい。
図２を参照すると、第１の半導体構造１００は、第１の基板１１上に第１のバリア膜１２１をさらに含むことができる。第１の組み合わせ構造１２は、第１のバリア膜１２１と、第１のバリア膜１２１上の第１の誘電体層１２２と、第１の誘電体層１２２および第１のバリア膜１２１によって囲まれた第１のビア構造１２３とを含むことができる。
第１のバリア膜１２１は、窒化ケイ素または窒素ドープ炭化ケイ素（ＮＤＣ）などの、銅の拡散をブロックするバリア材料、または銅の拡散をブロックする任意の適切な材料を含むバリア膜であってもよい。
第１の誘電体層１２２は、酸化ケイ素などの誘電体材料を含む誘電体層であってもよい。
いくつかの実施形態において、図２を参照すると、第１のビア構造１２３は、銅および金属不純物１２３５を含むビアであってもよい。すなわち、第１のビア構造１２３は、金属不純物ドープ銅を含むビアであってもよい。ビアは、銅などの導電性金属を含むことができ、誘電体層の内側の、電流を導くための経路を形成するための部分を含むことができる。
いくつかの実施形態において、第１のビア構造１２３は、第２の半導体構造内の別のコンタクトビアと接触して接合される第１のコンタクトビアであってもよい。
いくつかの実施形態において、第１のビア構造１２３は、１つまたは複数のビアを含むことができる。
いくつかの実施形態において、１つまたは複数のビアは、銅および金属不純物を含んでもよい。金属不純物は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。
第１の組み合わせ構造１２は、第１の接合面１３を有する。第１の接合面１３は、２つの表面および２つの半導体構造を接合するために、第２の半導体構造内の別の接合面と接合される接合面である。
いくつかの実施形態において、第１のビア構造１２３は、第１のコンタクトビアを含んでもよく、または第１のコンタクトビアであってもよい。第１の接合面１３は、同一平面内にある、第１のコンタクトビアの第１のコンタクトビア表面１３１と、第１の誘電体表面１３２とを含む。第１のコンタクトビア表面１３１は、第１のビア構造１２３の一端における第１のビア構造１２３の表面であり、第１のビア構造１２３の端部は第２の半導体構造と接合される。第１の誘電体表面１３２は、第１の誘電体層１２２の一端における第１の誘電体層１２２の表面であり、第１の誘電体層１２２の端部は、第２の半導体構造と接合される。図２に示す向きにおいて、第１のコンタクトビア表面１３１は第１のビア構造１２３の上面であり、第１の誘電体表面１３２は第１の誘電体層１２２の上面である。
いくつかの実施形態において、第１の組み合わせ構造１２は、第１のバリア膜１２１と、第１のバリア膜１２１上の第１の誘電体層１２２と、第１のビア構造１２３とを含み、第１のビア構造は、第１のビア構造１２３の側面において第１の誘電体層１２２および第１のバリア膜１２１によって囲まれる。他の実施形態において、第１の組み合わせ構造は、第１の誘電体層および第１のビア構造を含むことができ、第１のビア構造は、第１のビア構造の側面において第１の誘電体層によって囲まれる。
いくつかの実施形態において、第１の組み合わせ構造などの組み合わせ構造を形成することは、バリア膜を形成することと、誘電体層を形成することと、誘電体層内または誘電体層およびバリア膜内にビアを形成することとを含むことができ、ビアは金属不純物ドープ銅を含む。
第１の誘電体層などの誘電体層内に金属不純物をドープされている銅（すなわち、金属不純物ドープ銅）を含むビアを形成することは、誘電体層内にエッチングによってコンタクトホールを形成することと、コンタクトホールの内面にバリア層を堆積することと、コンタクトホール内のバリア層の上で銅に金属不純物を充填してビアを形成することとを含むことができる。バリア層は、銅がコンタクトホールの内面を通じて誘電体層に拡散するのをブロックするために、コンタクトホールの内面に堆積することができる。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。コンタクトホール内で銅に金属不純物を充填することは、バリア層の上に金属不純物ドープ銅のシード層を堆積させることと、コンタクトホール内に銅を電気めっきすることと、ビアおよび誘電体層の表面を平滑化することとを含むことができる。バリア層の上に金属不純物ドープ銅のシード層を堆積させることは、マグネトロンスパッタリングシステムなどのスパッタリング技術システムを使用することによって、銅ターゲットおよび金属不純物を含むターゲットをスパッタリングして銅および金属不純物を堆積させて金属不純物ドープ銅のシード層を形成することを含むことができる。バリア層の上に金属不純物ドープ銅のシード層を堆積させ、コンタクトホール内に銅を電気めっきした後、余分な金属不純物ドープ銅および銅をコンタクトホールの外側に導入することができ、ビアおよび誘電体層の表面を平滑化して余分な金属不純物ドープ銅および銅を除去し、平滑面を得ることができる。ビアおよび誘電体層の表面は、化学機械平坦化（ＣＭＰ）によって平滑化することができる。
いくつかの実施形態において、第１のビア構造１２３は、第１の組み合わせ構造内の第１の誘電体層および第１のバリア膜を貫通することができる。他の実施形態において、第１のビア構造は、第１の組み合わせ構造内の第１の誘電体層および第１のバリア膜を貫通しなくてもよい。例えば、第１のビア構造の底部は、第１の誘電体層の内側で終端してもよい。
図１のＳ１２０において、第２の半導体構造が提供される。第２の半導体構造は、第２の基板と、第２の基板上に形成されている第２の誘電体層と、第２の誘電体層内にかつ第２の基板上に形成されている第２のビア構造とを含むことができる。対応する構造が一例として図３に示されている。
図３を参照すると、第２の半導体構造２００は、第２の基板２１と、第２の基板２１上に形成されている第２の誘電体層２２２と、第２の誘電体層２２２内にかつ第２の基板２１上に形成されている第２のビア構造２２３とを含むことができる。
第２の基板２１は、酸化ケイ素などの誘電材料を含んでもよい。代替的に、第２の基板２１は、任意の他の適切な材料を含んでもよい。
図３を参照すると、第２の半導体構造は、第２の基板２１上に第２のバリア膜２２１をさらに含むことができる。第２の組み合わせ構造２２は、第２のバリア膜２２１と、第２のバリア膜２２１上の第２の誘電体層２２２と、第２の誘電体層２２２および第２のバリア膜２２１によって囲まれた第２のビア構造２２３とを含むことができる。
第２のバリア膜２２１は、窒化ケイ素またはＮＤＣなどの、銅の拡散をブロックするバリア材料、または銅の拡散をブロックする任意の適切な材料を含むバリア膜であってもよい。
第２の誘電体層２２２は、酸化ケイ素などの誘電体材料を含む誘電体層であってもよい。
いくつかの実施形態において、図３を参照すると、第２のビア構造２２３は、銅および金属不純物２２３５を含むビアであってもよい。すなわち、第２のビア構造２２３は、金属不純物ドープ銅を含むビアであってもよい。ビアは、銅などの導電性金属を含むことができ、誘電体層の内側の、電流を導くための経路を形成するための部分を含むことができる。
いくつかの実施形態において、第２のビア構造２２３は、第１の半導体構造内の第１のコンタクトビアと接触して接合される第２のコンタクトビアであってもよい。
いくつかの実施形態において、第２のビア構造２２３は、１つまたは複数のビアを含むことができる。
いくつかの実施形態において、１つまたは複数のビアは、銅および金属不純物を含んでもよい。金属不純物は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。
第２の組み合わせ構造２２は、第２の接合面２３を含む。第２の接合面２３は、２つの表面および２つの半導体構造を接合するために、第１の半導体構造内の第１の接合面と接合される接合面である。
いくつかの実施形態において、第２のビア構造２２３は、第２のコンタクトビアを含んでもよく、または第２のコンタクトビアでもよい。第２の接合面２３は、同一平面内にある、第２のコンタクトビアの第２のコンタクトビア表面２３１と、第２の誘電体表面２３２とを含む。第２のコンタクトビア表面２３１は、第２のビア構造２２３の一端における第２のビア構造２２３の表面であり、第２のビア構造２２３の端部は第１の半導体構造と接合される。第２の誘電体表面２３２は、第２の誘電体層２２２の一端における第２の誘電体層２２２の表面であり、第２の誘電体層２２２の端部は、第１の半導体構造と接合される。図３に示す向きにおいて、第２のコンタクトビア表面２３１は第２のビア構造２２３の上面であり、第２の誘電体表面２３２は第２の誘電体層２２２の上面である。
いくつかの実施形態において、第２の組み合わせ構造２２は、第２のバリア膜２２１と、第２のバリア膜２２１上の第２の誘電体層２２２と、第２のビア構造２２３とを含み、第２のビア構造２２３は、第２のビア構造２２３の側面において第２の誘電体層２２２および第２のバリア膜２２１によって囲まれている。他の実施形態において、第２の組み合わせ構造は、第２の誘電体層および第２のビア構造を含むことができ、第２のビア構造は、第２のビア構造の側面において第２の誘電体層によって囲まれる。
第２の組み合わせ構造を形成することは、第１の組み合わせ構造を形成することと同じまたは同様である。いくつかの実施形態において、第２の組み合わせ構造などの組み合わせ構造を形成することは、バリア層を形成することと、誘電体層を形成することと、誘電体層内または誘電体層およびバリア層内に、金属不純物ドープ銅を含むビアを形成することとを含むことができる。第１の組み合わせ構造を形成することについては上記の説明を参照することができる。
いくつかの実施形態において、第２のビア構造２２３は、第２の組み合わせ構造内の第２の誘電体層および第２のバリア膜を貫通することができる。他の実施形態において、第２のビア構造は、第２の組み合わせ構造内の第２の誘電体層および第２のバリア膜を貫通しなくてもよい。例えば、第２のビア構造の底部は、第２の誘電体層の内側で終端してもよい。
いくつかの実施形態において、第１のコンタクトビア表面１３１は、第２のコンタクトビア表面２３１よりも大きい接合面積を有することができ、第１のコンタクトビア表面１３１および第２のコンタクトビア表面２３１が接合されるときに第２のコンタクトビア表面２３１の領域を覆うことができる。言い換えれば、第１のコンタクトビア表面１３１は、第１のビア構造１２３の接合面であってもよく、第２のコンタクトビア表面２３１は、第２のビア構造２２３の接合面であってもよく、第１のコンタクトビア表面１３１は、第２のコンタクトビア表面２３１よりも大きくてもよい。
いくつかの実施形態において、第１のコンタクトビア表面１３１は、第２のコンタクトビア表面２３１よりも大きい面積を有してもよい。第１のビア構造１２３内の１つまたは複数のビアは、銅および金属不純物を含むことができる。第２のビア構造２２３内の１つまたは複数のビアは、銅を含むことができる、または銅および金属不純物を含むことができる。
図４は、本開示の様々な実施形態による例示的なハイブリッドウェハ接合の例示的な構造の概略構造図を示す。図５は、本開示の様々な実施形態による例示的なハイブリッドウェハ接合の別の例示的な構造の概略構造図を示す。
図１のＳ１３０において、第１の半導体構造は、第１のコンタクトビア表面を第２のコンタクトビア表面と付着させることによって、第２の半導体構造と接合され、第２のコンタクトビア表面および第１のコンタクトビア表面は異なる表面積を有し、重なり合った界面を有する。対応する構造が一例として図４に示されている。
図４を参照すると、第１の半導体構造は、第１のコンタクトビア表面を第２のコンタクトビア表面と付着させることによって、第２の半導体構造と接合され、第２のコンタクトビア表面および第１のコンタクトビア表面は異なる表面積を有し、重なり合った界面を有する。
いくつかの実施形態において、第１の半導体構造および第２の半導体構造は、第１の接合面１３および第２の接合面２３が互いに向かい合うように配向されてもよい。例えば、第２の半導体構造は、第２の接合面が、上向きである第１の接合面に向かって下向きになるように、上下逆に配向されてもよい。
第１の半導体構造と第２の半導体構造とは、第２の接合面と第１の接合面とが互いに向かい合っている限り、様々な向きに配向されてもよい。例えば、第１の半導体構造は、第１の接合面が下を向くように上下逆に配向されてもよく、第２の半導体構造は、第２の接合面が上を向くように配向されてもよい。したがって、第１の接合面と第２の接合面とが互いに向かって配向される。
さらに、第１の接合面と第２の接合面とは、互いに直接接触してともに接合されている。図４を参照すると、第２の半導体構造は上下逆であり、第１の半導体構造および第２の半導体構造はともに接合される。第１の誘電体層１２２は、第２の誘電体層２２２と一体化される。第１のビア構造１２３は、第２のビア構造２２３と一体化されて一体化ビア構造３２３を形成している。
接合界面３０は、２つの半導体構造が接合されるときに、第１の接合面と第２の接合面とが接触する位置に形成される界面である。
第１のビア構造１２３および第２のビア構造２２３は導電性である。導電性経路が、一体化ビア構造３２３の底部から上部まで形成されている。
図１のＳ１４０において、第１の半導体構造と第２の半導体構造との間の合金化プロセスによって、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に自己バリア層が形成され、自己バリア層は、金属不純物に対応する多成分酸化物によって形成される。対応する構造が一例として図５に示されている。
図５を参照すると、第１の半導体構造と第２の半導体構造との間の合金化プロセスによって、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に自己バリア層３１が形成されている。自己バリア層は、多成分酸化物を含み、銅の誘電体層への拡散をブロックする。
いくつかの実施形態において、第１の半導体構造と第２の半導体構造との間の合金化プロセスは、第１の半導体構造および第２の半導体構造をアニーリングして、金属不純物を接合界面に拡散させ、多成分酸化物を含む自己バリア層を形成することを含んでもよい。金属不純物は、界面において酸化物と反応して多成分酸化物を形成し得る。多成分酸化物を含む自己バリア層は、誘電体層、すなわち第１の誘電体層および第２の誘電体層への銅の拡散をブロックする。
いくつかの実施形態において、合金化プロセスは、第１の半導体構造および第２の半導体構造のうちの１つまたは複数に圧力を加えることをさらに含むことができる。
自己バリア層３１は、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上にある。自己バリア層３１は、「自己バリア領域」として参照される、接合界面３０における正射影領域に対応する。自己バリア領域は、接合界面３０の平面に対する自己バリア層３１の正射影である。自己バリア領域は、第１のコンタクトビア表面内でかつ第２のコンタクトビア表面の外側にある部分領域と、第１のコンタクトビア表面の外側かつ第２のコンタクトビア表面内にある部分領域とを含む。
自己バリア層３１は、接合されたウェハ中の酸化物および１つまたは複数の金属不純物によって形成されている多成分酸化物を含み、したがって、接合界面３０にバリア層を堆積させるための追加の堆積プロセスを実行する必要がない。
第１のコンタクトビア表面が第２のコンタクトビア表面を覆う例示的なシナリオにおいて、第１のコンタクトビア表面の外側および第２のコンタクトビア表面内にある部分領域は存在せず、自己バリア領域は、第１のコンタクトビア表面内でかつ第２のコンタクトビア表面の外側にある部分領域を含む。
自己バリア層３１は、１つまたは複数の多成分酸化物を含んでいてもよい。アニーリングプロセス中、第１のビア構造および／または第２のビア構造内の金属不純物は、自己バリア領域に拡散し得る。さらに、金属不純物は、接合界面３０における誘電体層内の酸化物、例えば、第２の誘電体層内の酸化物と反応して、自己バリア層３１内に多成分酸化物を形成し得る。
ビア内の金属不純物は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つであってもよい。多成分酸化物は、Ｓｉ、Ｏ、およびＡｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。
いくつかの実施形態において、金属不純物はＡｌであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ１Ａｌｙ１Ｏｚ１（すなわち、酸化ケイ素アルミニウム）などのＡｌ、Ｓｉ、およびＯを含んでもよく、ｘ１、ｙ１、およびｚ１は適切な数である。
いくつかの実施形態において、金属不純物はＭｎであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ２Ｍｎｙ２Ｏｚ２などのＭｎ、Ｓｉ、およびＯを含んでもよく、ｘ２、ｙ２、およびｚ２は適切な数である。
いくつかの実施形態において、金属不純物はＡｇであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ３Ａｇｙ３Ｏｚ３，などのＡｇ、Ｓｉ、およびＯを含んでもよく、ｘ３、ｙ３、およびｚ３は適切な数である。
いくつかの実施形態において、第１の半導体構造および第２の半導体構造をアニーリングすることは、第１の半導体構造および第２の半導体構造の温度を上昇させることと、第１の半導体構造および第２の半導体構造の温度を低下させることとを含むことができる。
いくつかの実施形態において、第１の半導体構造および第２の半導体構造をアニーリングすることは、第１の半導体構造および第２の半導体構造の温度を上昇させることと、第１の半導体構造および第２の半導体構造の温度を低速に低下させることとを含むことができる。
いくつかの実施形態において、第１の半導体構造および第２の半導体構造をアニーリングすることは、第１の半導体構造および第２の半導体構造の温度を元の温度値から所定の温度値まで上昇させることと、第１の半導体構造および第２の半導体構造の温度を所定の時間間隔にわたって所定の温度値に維持することと、第１の半導体構造および第２の半導体構造の温度を元の温度値まで低下させることとを含むことができる。元の温度値は、室温の温度値であってもよい。
所定の温度値は、例えば、約３５０℃であってもよく、所定の時間間隔は、例えば、約１２０分であってもよい。すなわち、第１の半導体構造および第２の半導体構造の温度は、例えば、元の温度値から約３５０℃まで上昇させ、約１２０分にわたって約３５０℃に維持し、元の温度値まで低下させることができる。
いくつかの実施形態において、第１の半導体構造および第２の半導体構造をアニーリングすることは、フィードバック制御システムを含む温度コントローラを使用することによって、第１の半導体構造および第２の半導体構造の温度を元の温度値から所定の温度値まで上昇させることと、第１の半導体構造および第２の半導体構造の温度を所定の時間間隔にわたって所定の温度値に維持することと、第１の半導体構造および第２の半導体構造の温度を元の温度値まで低下させることとを含むことができる。所定の温度値、所定の温度値に維持するための所定の時間間隔、および／または温度低減速度は、第２の誘電体層および第１の誘電体層中の多成分酸化物、金属不純物、および／または酸化物に関連する特性に従って決定することができる。
本開示は、別の例示的なハイブリッドウェハ接合方法を提供する。
図６は、本開示の様々な実施形態による別の例示的なハイブリッドウェハ接合方法を示す。対応する構造を図７～図１０に示す。Ｓ１１０′、Ｓ１２０′、Ｓ１３０′、およびＳ１４０′を含む、図６に示す例示的なハイブリッドウェハ接合方法のプロセスについては、Ｓ１１０、Ｓ１２０、Ｓ１３０、およびＳ１４０を含む、図１に関連して説明した方法などの１つまたは複数の例示的な方法のプロセスの上記の説明を参照することができる。
図６のＳ１１０′において、第１の半導体構造が提供され、第１のビア構造は、第１のスイッチ素子および第１のコンタクトビアを含む。第１の半導体構造は、第１の基板と、第１の基板上に形成されている第１の誘電体層と、第１の誘電体層内にかつ第１の基板上に形成されている第１のビア構造とを含むことができ、第１のビア構造は、第１のスイッチ素子および第１のコンタクトビアを含むことができる。対応する構造が一例として図７に示されている。
図７を参照すると、第１の半導体構造１００′は、第１の基板１１と、第１の基板１１上に形成されている第１の誘電体層１２２と、第１の誘電体層１２２内にかつ第１の基板１１上に形成されている第１のビア構造１２３′とを含むことができる。第１のビア構造１２３′は、第１のスイッチ素子１２３１および第１のコンタクトビア１２３２を含む。第１の基板１１は、絶縁層１１１および導電層１１２を含む。第１の半導体構造は、第１の基板１１上に第１のバリア膜１２１をさらに含むことができる。
第１の組み合わせ構造１２は、第１のビア構造１２３′、第１の誘電体層１２２を含むことができる。第１の組み合わせ構造１２は、第１のバリア膜１２１をさらに含むことができる。
絶縁層１１１は、絶縁性材料を含むことができる。いくつかの実施形態において、絶縁材料は酸化ケイ素であってもよい。
いくつかの実施形態において、エッチングによって絶縁層１１１内に孔を形成することができ、導電層１１２を孔内に形成することができる。導電層１１２は、導電層１１２の側面および底面において絶縁層１１１に囲まれ、上部が絶縁層１１１から露出している。
いくつかの実施形態において、導電層１１２は、銅などの金属材料を含むことができる。さらに、導電層１１２内の銅が絶縁層１１１内に拡散するのをブロックするために、導電層１１２と絶縁層１１１との間にバリア層（図７には示さず）を形成することができる。例えば、絶縁層１１１内に形成されている孔の内面、例えば、絶縁層１１１内に形成されている孔の内壁および孔の一端における孔の表面上にバリア層が堆積されてもよく、さらに、バリア層の上に導電層１１２が形成される。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。
いくつかの実施形態において、図７を参照すると、第１のバリア膜１２１は、窒化ケイ素またはＮＤＣなどの、導電層１１２の銅の拡散をブロックするバリア材料、または銅の拡散をブロックする任意の適切な材料を含むバリア膜であってもよい。
第１のバリア膜１２１上に、第１の誘電体層１２２を形成することができる。
いくつかの実施形態において、第１の誘電体層１２２は、誘電材料を含む誘電体層であってもよい。誘電体材料は酸化ケイ素であってもよい。
第１のビア構造１２３′は、第１のスイッチ素子１２３１および第１のコンタクトビア１２３２を含む。第１の組み合わせ構造１２は、第１の接合面を含み、第１のスイッチ素子１２３１および第１のコンタクトビア１２３２は、銅および金属不純物を含む。
いくつかの実施形態において、第１のスイッチ素子は、第１の誘電体層および／または第１のバリア膜を貫通し、第１の基板と接触するビアであってもよい。第１のスイッチ素子は、単独で、または１つもしくは複数の他のビアと共に、例えば第１のコンタクトビアと共に、第１の誘電体層および／または第１のバリア膜を貫通することができる。
エッチングにより、第１のバリア膜１２１および第１の誘電体層１２２内にコンタクトホールを形成することができる。コンタクトホールは、第１の基板上の溝、および、溝に接続され、溝上にあるトレンチを含んでもよい。溝は、第１の誘電体層１２２から第１のバリア膜１２１の底部まで延在して第１の基板に接触している。トレンチは溝に接続され、溝上にある。トレンチは、第１の誘電体層１２２の上部から第１の誘電体層１２２内の一定の深さまで延在する。トレンチの横方向寸法は、溝の横方向寸法よりも大きい。
第１のスイッチ素子１２３１は溝内に形成することができ、第１のコンタクトビア１２３２は第１のスイッチ素子１２３１に接してトレンチ内に形成することができる。第１のスイッチ素子１２３１は、第１の基板１１と第１の誘電体層１２２との間および導電層１１２上に第１のバリア膜１２１を貫通して形成することができる。
第１の基板１１に対する第１のコンタクトビア１２３２の正射影は、第１の基板１１に対する第１のスイッチ素子１２３１の正射影の面積よりも大きい。
いくつかの実施形態において、バリア層は、溝およびトレンチの内面、例えば溝の内壁、ならびにトレンチの端部におけるトレンチの内壁および表面１２３３の上に堆積されてもよい。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。
さらに、第１のスイッチ素子１２３１が溝内に形成され、第１のコンタクトビア１２３２が、金属不純物１２３５をドープされている銅を導入することによってトレンチ内に形成される。金属不純物１２３５は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。第１のスイッチ素子１２３１の一端は、第１のコンタクトビア１２３２に接続されている。第１のスイッチ素子１２３１のもう一端は、導電層１１２に接続されている。
第１のビア構造１２３′は、第１のスイッチ素子１２３１および第１のコンタクトビア１２３２を含む。第１の組み合わせ構造１２は、第１のバリア膜１２１、第１の誘電体層１２２、および第１のビア構造１２３′を含むことができる。
第１の組み合わせ構造１２は、第１の接合面１３を含む。第１の接合面１３は、同一平面内にある、第１のコンタクトビア表面１３１と、第１の誘電体表面１３２とを含む。いくつかの実施形態において、第１のコンタクトビア表面１３１は、第１のコンタクトビア１２３２の表面および第１のビア構造１２３′の表面であってもよい。
第１のコンタクトビア表面１３１は、第１のビア構造１２３′の一端における第１のビア構造１２３′の表面であり、第１のビア構造１２３′の端部は第２の半導体構造と接合される。第１の誘電体表面１３２は、第１の誘電体層１２２の一端における第１の誘電体層１２２の表面であり、第１の誘電体層１２２の端部は、第２の半導体構造と接合される。図７に示す向きにおいて、第１のコンタクトビア表面１３１は、第１のビア構造１２３′の上面および第１のコンタクトビア１２３２の上面であり、第１の誘電体表面１３２は、第１の誘電体層１２２の上面である。
図６のＳ１２０′において、第２の半導体構造が提供され、第２のビア構造は、第２のスイッチ素子および第２のコンタクトビアを含む。第２の半導体は、第２の基板と、第２の基板上に形成されている第２の誘電体層と、第２の誘電体層内にかつ第２の基板上に形成されている第２のビア構造とを含むことができ、第２のビア構造は、第２のスイッチ素子および第２のコンタクトビアを含むことができる。対応する構造が一例として図８に示されている。
図８を参照すると、第２の半導体構造２００′は、第２の基板２１と、第２の基板２１上に形成されている第２の誘電体層２２２と、第２の誘電体層２２２内にかつ第２の基板２１上に形成されている第２のビア構造２２３′とを含むことができる。第２のビア構造２２３′は、第２のスイッチ素子２２３１および第２のコンタクトビア２２３２を含む。第２の基板２１は、絶縁層２１１および導電層２１２を有する。第２の半導体構造は、第２の基板２１上に第２のバリア膜２２１をさらに含むことができる。
第２の組み合わせ構造２２は、第２のビア構造２２３′および第２の誘電体層２２２を含むことができる。第２の組み合わせ構造２２は、第２のバリア膜２２１をさらに含むことができる。
いくつかの実施形態において、図８を参照すると、絶縁層２１１は、酸化ケイ素などの絶縁材料を含むことができる。
いくつかの実施形態において、エッチングによって絶縁層２１１内に孔を形成することができ、導電層２１２を孔内に形成することができる。導電層２１２は、導電層２１２の側面および底面において絶縁層２１１に囲まれ、上面が絶縁層２１１から露出している。第２の基板２１は、絶縁層２１１および導電層２１２を含む。
いくつかの実施形態において、導電層２１２は、銅などの金属材料を含むことができる。さらに、導電層２１２内の銅が絶縁層２１１内に拡散するのをブロックするために、導電層２１２と絶縁層２１１との間にバリア層（図８には示さず）を形成することができる。例えば、バリア層は、絶縁層２１１内に形成されている孔の内面、例えば、絶縁層２１１内に形成されている孔の内壁および端部、例えば、底部に堆積されてもよく、さらに、導電層２１２がバリア層の上に形成される。
第２のバリア膜２２１は、第２の基板２１上に堆積することができる。
いくつかの実施形態において、図８を参照すると、第２のバリア膜２２１は、窒化ケイ素またはＮＤＣなどの、導電層２１２内の銅の拡散をブロックするバリア材料、または銅の拡散をブロックする任意の適切な材料を含むバリア膜であってもよい。
第２のバリア膜２２１上に、第２の誘電体層２２２を形成することができる。
いくつかの実施形態において、第２の誘電体層２２２は、誘電材料を含む誘電体層であってもよい。誘電体材料は酸化ケイ素であってもよい。
第２のビア構造２２３′は、第２のスイッチ素子２２３１および第２のコンタクトビア２２３２を含む。第２の組み合わせ構造２２は、第２の接合面２３を含む。第２のスイッチ素子２２３１および第２のコンタクトビア２２３２は、銅を含む、または銅および金属不純物２２３５を含む。
いくつかの実施形態において、第２のスイッチ素子は、第２の誘電体層および／または第２のバリア膜を貫通し、第２の基板と接触するビアであってもよい。第２のスイッチ素子は、単独で、または１つもしくは複数の他のビアと共に、例えば第２のコンタクトビアと共に、第２の誘電体層および／または第２のバリア膜を貫通することができる。
エッチングにより、第２のバリア膜２２１および第２の誘電体層２２２内にコンタクトホールを形成することができる。コンタクトホールは、第２の基板２１上の溝、および、溝に接続され、溝上にあるトレンチを含んでもよい。溝は、第２の誘電体層２２２から第２のバリア膜２２１の底部まで延在して第２の基板２１に接している。トレンチは溝に接続され、溝上にある。トレンチは、第２の誘電体層２２２の上部から第２の誘電体層２２２内の一定の深さまで延在する。トレンチの横方向寸法は、溝の横方向寸法よりも大きい。
第２のスイッチ素子２２３１は溝内に形成することができ、第２のコンタクトビア２２３２は第２のスイッチ素子に接触してトレンチ内に形成することができる。第２のスイッチ素子は、第２の基板と第２の誘電体層との間および導電層上に第２のバリア膜を貫通して形成することができる。
いくつかの実施形態において、バリア層は、溝およびトレンチの内面、例えば溝の内壁、ならびにトレンチの一端におけるトレンチの内壁および表面２２３３の上に堆積されてもよい。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。
さらに、第２のスイッチ素子２２３１が溝内に形成され、第２のコンタクトビア２２３２が、金属不純物２２３５をドープされている銅を導入することによってトレンチ内に形成される。金属不純物は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。第２のスイッチ素子２２３１の一端は、第２のコンタクトビア２２３２に接続されている。第２のスイッチ素子２２３１のもう一端は、導電層２１２に接続されている。
第２のビア構造２２３′は、第２のスイッチ素子２２３１および第２のコンタクトビア２２３２を含む。第２の組み合わせ構造２２は、第２のバリア膜２２１、第２の誘電体層２２２、および第２のビア構造２２３′を含む。
第２の組み合わせ構造２２は、第２の接合面２３を含む。第２の接合面２３は、同一平面内にある、第２のコンタクトビア表面２３１と、第２の誘電体表面２３２とを含む。いくつかの実施形態において、第２のコンタクトビア表面２３１は、第２のコンタクトビア２２３２の表面および第２のビア構造２２３′の表面であってもよい。
第２のコンタクトビア表面２３１は、第２のビア構造２２３′の一端における第２のビア構造２２３′の表面であり、第２のビア構造２２３′の端部は第１の半導体構造と接合される。第２の誘電体表面２３２は、第２の誘電体層２２２の一端における第２の誘電体層２２２の表面であり、第２の誘電体層２２２の端部は、第１の半導体構造と接合される。図８に示す向きにおいて、第２のコンタクトビア表面２３１は第２のビア構造２２３′の上面および第２のコンタクトビア２２３２の上面であり、第２の誘電体表面２３２は第２の誘電体層２２２の上面である。
いくつかの実施形態において、第１のコンタクトビア表面１３１は、第２のコンタクトビア表面２３１よりも大きい面積を有する。
図６のＳ１３０′において、第１の半導体構造は、第１のコンタクトビア表面を第２のコンタクトビア表面と付着させることによって、第２の半導体構造と接合され、第２のコンタクトビア表面および第１のコンタクトビア表面は異なる表面積を有し、重なり合った界面を有する。対応する構造が一例として図９に示されている。
図９を参照すると、第１の半導体構造は、第１のコンタクトビア表面を第２のコンタクトビア表面と付着させることによって、第２の半導体構造と接合され、第２のコンタクトビア表面および第１のコンタクトビア表面は異なる表面積を有し、重なり合った界面を有する。第２の半導体構造は、図８の第２の半導体構造の向きと比較して上下逆に配置構成され、第１の半導体構造と第２の半導体構造とはともに接合される。第１の誘電体層１２２は第２の誘電体層２２２と一体化されており、第１のビア構造１２３′は第２のビア構造２２３′と一体化されて一体化ビア構造を形成している。
第１のビア構造１２３′および第２のビア構造２２３′は導電性である。したがって、導電層１１２は、第１のビア構造１２３′および第２のビア構造２２３′によって導電層２１２に電気的に接続される。すなわち、導電層１１２は、第１のスイッチ素子１２３１、第１のコンタクトビア１２３２、第２のコンタクトビア２２３２および第２のスイッチ素子２２３１を含む導電性経路によって、導電層２１２と電気的に接続される。
接合界面３０は、２つの半導体構造が接合されるときに、第１の接合面と第２の接合面とが接触する位置に形成される界面である。
図６のＳ１４０′において、第１の半導体構造と第２の半導体構造との間の合金化プロセスによって、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に自己バリア層が形成され、自己バリア層は、金属不純物に対応する１つまたは複数の多成分酸化物によって形成される。対応する構造が一例として図１０に示されている。
図１０を参照すると、第１の半導体構造と第２の半導体構造との間の合金化プロセスによって、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に自己バリア層３１が形成されている。自己バリア層は、多成分酸化物を含み、銅の誘電体層への拡散をブロックする。
いくつかの実施形態において、第１の半導体構造と第２の半導体構造との間の合金化プロセスは、第１の半導体構造および第２の半導体構造をアニーリングして、金属不純物を接合界面に拡散させ、多成分酸化物を含む自己バリア層を形成することを含んでもよい。金属不純物は、界面において酸化物と反応して多成分酸化物を形成し得る。多成分酸化物を含む自己バリア層は、銅の誘電体層、すなわち第１の誘電体層および第２の誘電体層への拡散をブロックする。
いくつかの実施形態において、合金化プロセスは、第１の半導体構造および第２の半導体構造のうちの１つまたは複数に圧力を加えることをさらに含むことができる。
図１０を参照すると、自己バリア層３１は、接合界面３０における一領域内に形成されている。自己バリア層３１は、「自己バリア領域」として参照される、接合界面における正射影領域に対応する。自己バリア領域は、接合界面３０の平面に対する自己バリア層３１の正射影である。自己バリア領域は、第１のコンタクトビア表面内でかつ第２のコンタクトビア表面の外側にある部分領域と、第１のコンタクトビア表面の外側かつ第２のコンタクトビア表面内にある部分領域とを含む。
自己バリア層３１は、１つまたは複数の多成分酸化物を含んでいてもよい。アニーリングプロセス中、第１のビア構造および／または第２のビア構造内の金属不純物は、自己バリア領域に拡散し得る。さらに、金属不純物は、接合界面３０における誘電体層内の酸化物、例えば、第２の誘電体層内の酸化物と反応して、多成分酸化物を形成し得る。
多成分酸化物は、Ｓｉ、Ｏ、およびＡｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。
いくつかの実施形態において、金属不純物はＡｌであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ１Ａｌｙ１Ｏｚ１などのＡｌ、Ｓｉ、およびＯを含んでもよく、ｘ１、ｙ１、およびｚ１は適切な数である。
いくつかの実施形態において、金属不純物はＭｎであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ２Ｍｎｙ２Ｏｚ２などのＭｎ、Ｓｉ、およびＯを含んでもよく、ｘ２、ｙ２、およびｚ２は適切な数である。
いくつかの実施形態において、金属不純物はＡｇであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ３Ａｇｙ３Ｏｚ３，などのＡｇ、Ｓｉ、およびＯを含んでもよく、ｘ３、ｙ３、およびｚ３は適切な数である。
本開示は、ハイブリッド接合のウェハ構造を提供する。構造は、接合された半導体構造と、多成分酸化物を含み、構造内の誘電体層への銅の拡散をブロックする自己バリア層とを含む。
図５は、ハイブリッドウェハ接合の例示的な構造を示す。
ハイブリッドウェハ接合の構造は、第１の半導体構造と、第２の半導体構造と、自己バリア層とを含む。
具体的には、ハイブリッドウェハ接合の構造は、第１の基板１１と、第１の基板上の第１の組み合わせ構造１２と、第１の組み合わせ構造１２上の第２の組み合わせ構造２２と、第２の組み合わせ構造２２上の第２の基板２１と、接合界面３０と、自己バリア層３１とを含む。接合界面３０は、第２の組み合わせ構造２２と第１の組み合わせ構造とが互いに接する境界に形成される。
第１の組み合わせ構造１２は、第１の基板１１乗の第１のバリア膜１２１と、第１のバリア膜１２１上の第１の誘電体層１２２と、第１の誘電体層１２２および第１のバリア膜１２１によって囲まれた第１のビア構造１２３とを含む。
いくつかの実施形態において、第１のビア構造１２３は、ビアを含むことができる。ビアは、銅などの導電性金属を含むことができ、誘電体層の内側の、電流を導くための経路を形成するための部分を含むことができる。
図５を参照すると、第２の組み合わせ構造２２は、第２の誘電体層２２２と、第２の誘電体層２２２上の第２のバリア膜２２１と、第２の誘電体層２２２および第２のバリア膜２２１によって囲まれた第２のビア構造２２３とを含む。
第１のビア構造１２３は、第１のビア構造１２３の一端における第１のコンタクトビア表面を含み、第１のビア構造１２３の端部は第２の半導体構造と接合される。第２のビア構造２２３は、第２のビア構造２２３の一端における第２のビア構造２２３の表面である第２のコンタクトビア表面を含み、第２のビア構造２２３の端部は第１の半導体構造と接合される。
自己バリア層３１は、接合界面３０における一領域内に形成されている。自己バリア層３１は、「自己バリア領域」として参照される、接合界面３０における正射影領域に対応する。自己バリア領域は、接合界面３０の平面に対する自己バリア層３１の正射影である。自己バリア領域は、第１のコンタクトビア表面内でかつ第２のコンタクトビア表面の外側にある部分領域と、第１のコンタクトビア表面の外側かつ第２のコンタクトビア表面内にある部分領域とを含むことができる。
ハイブリッドウェハ接合の例示的な構造については、方法の実施形態の説明を参照することができる。
自己バリア層３１は、１つまたは複数の多成分酸化物を含んでいてもよい。アニーリングプロセス中、第１のビア構造および／または第２のビア構造内の金属不純物は、自己バリア領域に拡散し得る。さらに、金属不純物は、接合界面３０における誘電体層内の酸化物、例えば、第２の誘電体層内の酸化物と反応して、自己バリア層３１内に多成分酸化物を形成し得る。
ビア内の金属不純物は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つであってもよい。多成分酸化物は、Ｓｉ、Ｏ、およびＡｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。例えば、ビア内の金属不純物はＡｌであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ１Ａｌｙ１Ｏｚ１などのＡｌ、Ｓｉ、およびＯを含んでもよく、ｘ１、ｙ１、およびｚ１は適切な数である。
自己バリア層３１は、多成分酸化物を含み、接合界面３０にわたる誘電体層への銅の拡散をブロックする。第１の誘電体層１２２および第２の誘電体層２２２内のコンタクトホールの内壁など、第１の誘電体層１２２および第２の誘電体層２２２のコンタクトホールの内面の上に堆積されたバリア層は、銅がコンタクトホールの内面を通って誘電体層に拡散するのをブロックすることができる。
本開示は、ハイブリッドウェハ接合の別の構造を提供する。構造は、接合された半導体構造と、多成分酸化物を含み、銅が誘電体層に拡散するのをブロックする自己バリア層とを含むことができる。
図１０は、本開示の様々な実施形態による例示的なハイブリッドウェハ接合の別の構造を示す。
ハイブリッドウェハ接合の構造は、第１の半導体構造と、第２の半導体構造と、自己バリア層とを含む。
具体的には、ハイブリッドウェハ接合の構造は、第１の基板１１と、第１の基板上の第１の組み合わせ構造１２と、第１の組み合わせ構造１２上の第２の組み合わせ構造２２と、第２の組み合わせ構造２２上の第２の基板２１と、接合界面３０と、自己バリア層３１とを含む。接合界面３０は、第２の組み合わせ構造２２と第１の組み合わせ構造１２とが互いに接する境界に形成される。
第１の基板１１は、絶縁層１１１と、絶縁層１１１内の導電層１１２とを有する。導電層１１２は、導電層１１２の側面および底面において絶縁層１１１に囲まれ、上部が絶縁層１１１から露出している。
第１の組み合わせ構造１２は、第１の基板１１乗の第１のバリア膜１２１と、第１のバリア膜１２１上の第１の誘電体層１２２と、第１の誘電体層１２２および第１のバリア膜１２１によって囲まれた第１のビア構造１２３′とを含む。
第１のビア構造１２３′は、第１のスイッチ素子１２３１と、第１のスイッチ素子１２３１の一端に接触する第１のコンタクトビア１２３２とを含む。第１のスイッチ素子１２３１のもう一端は、導電層１１２に接触している。ビアは、銅などの導電性金属を含むことができ、誘電体層の内側の、電流を導くための経路を形成するための部分を含むことができる。
第２の組み合わせ構造２２は、第２の誘電体層２２２と、第２の誘電体層２２２上の第２のバリア膜２２１と、第２の誘電体層２２２および第２のバリア膜２２１によって囲まれた第２のビア構造２２３′とを含む。
第２のビア構造２２３′は、第２のコンタクトビア２２３２と、一端が第２のコンタクトビア２２３２と接触している第２のスイッチ素子２２３１とを含む。第２のスイッチ素子２２３１のもう一端は、第２の基板２１の導電層２１２に接触している。
第１のビア構造１２３′は、第１のビア構造１２３′の一端における第１のビア構造１２３′の表面である第１のコンタクトビア表面を含み、第１のビア構造１２３′の端部は第２の半導体構造と接合される。第２のビア構造２２３′は、第２のビア構造２２３′の一端における第２のビア構造２２３′の表面である第２のコンタクトビア表面を含み、第２のビア構造２２３′の端部は第１の半導体構造と接合される。
自己バリア層３１は、接合界面３０における一領域内に形成されている。自己バリア層３１は、「自己バリア領域」として参照される、接合界面３０における正射影領域に対応する。自己バリア領域は、接合界面３０の平面に対する自己バリア層３１の正射影である。自己バリア領域は、第１のコンタクトビア表面内でかつ第２のコンタクトビア表面の外側にある部分領域と、第１のコンタクトビア表面の外側かつ第２のコンタクトビア表面内にある部分領域とを含む。
自己バリア領域については、方法の実施形態の説明を参照することができる。
自己バリア層３１は、１つまたは複数の多成分酸化物を含んでいてもよい。アニーリングプロセス中、第１のビア構造および／または第２のビア構造内の金属不純物は、自己バリア領域に拡散し得る。さらに、金属不純物は、接合界面３０における誘電体層内の酸化物、例えば、第２の誘電体層内の酸化物と反応して、自己バリア層３１内に多成分酸化物を形成し得る。
ビア内の金属不純物は、Ａｌ、Ｍｎ、またはＡｇのうちの少なくとも１つであってもよい。多成分酸化物は、Ｓｉ、Ｏ、およびＡｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含んでもよい。例えば、金属不純物はＡｌであってもよく、酸化物は酸化ケイ素であってもよく、多成分酸化物は、Ｓｉｘ１Ａｌｙ１Ｏｚ１などのＡｌ、Ｓｉ、およびＯを含んでもよく、ｘ１、ｙ１、およびｚ１は適切な数である。
自己バリア層３１は、多成分酸化物を含み、銅の誘電体層への拡散をブロックする。第１の誘電体層１２２および第２の誘電体層２２２のコンタクトホールの内面の上に堆積されたバリア層は、銅がコンタクトホールの内面を通って誘電体層に拡散するのをブロックすることができる。
いくつかの実施形態において、第１の誘電体層１２２および第１のバリア膜１２１内のコンタクトホールの内面は、第１の誘電体層１２２内のコンタクトホールの内壁および表面１２３３を含むことができる。コンタクトホールは、第１の基板上の溝、および、溝に接続され、溝上にあるトレンチを含んでもよい。第１の誘電体層１２２内のコンタクトホールの表面１２３３は、トレンチの一端であり、横方向において溝の外側にある。トレンチの端部は、接合界面３０よりも第１の誘電体層１２２内の溝に近い。
いくつかの実施形態において、第２の誘電体層２２２および第２のバリア膜２２１内のコンタクトホールの内面は、第２の誘電体層２２２内のコンタクトホールの内壁および表面２２３３を含むことができる。コンタクトホールは、第２の基板上の溝、および、溝に接続され、溝上にあるトレンチを含んでもよい。第２の誘電体層２２２内のコンタクトホールの表面２２３３は、トレンチの一端であり、横方向において溝の外側にある。トレンチの端部は、接合界面３０よりも第２の誘電体層２２２内の溝に近い。
いくつかの実施形態において、自己バリア層３１は、銅が接合界面３０を通って、一体化された第１の誘電体層１２２および第２の誘電体層２２２を含む誘電体層に拡散するのをブロックすることができる。接合界面を通じた銅の拡散は、接合面上にバリア層を堆積させる必要なしに防止される。
いくつかの実施形態において、誘電体層内のコンタクトホールの内面上に堆積されたバリア層は、銅がコンタクトホールの内面を通じて誘電体層に拡散するのをブロックすることができる。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。
いくつかの実施形態において、導電層１１２および導電層２１２は銅を含んでもよい。第１のバリア膜１２１は、導電層１１２中の銅が、一体化された第１の誘電体層１２２および第２の誘電体層２２２を含む誘電体層に拡散することをブロックすることができる。バリア層（図１０には示さず）を絶縁層１１１の孔内に堆積させることができ、さらに、孔を充填するために、導電層が、バリア層の上で孔内に形成される。バリア層は、導電層１１２内の銅が、絶縁層１１１に面する導電層１１２の側面および端部を通じて絶縁層１１１に拡散するのをブロックすることができる。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。
第２のバリア膜２２１は、導電層２１２中の銅が、一体化された第１の誘電体層１２２および第２の誘電体層２２２を含む誘電体層に拡散することをブロックすることができる。バリア層（図１０には示さず）を絶縁層２１１の孔の上に堆積させることができ、さらに、孔を充填するために、導電層２１２が、バリア層の上で孔内に形成される。バリア層は、導電層２１２内の銅が、絶縁２１１に面する導電層２１２の側面および端部を通じて絶縁層２１１に拡散するのをブロックすることができる。バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮまたはそれらの任意の組み合わせなどの、銅の拡散をブロックすることができるバリア材料を含むことができる。
接合界面３０における自己バリア層３１の自己バリア領域は、実際の適用シナリオに応じて様々な形状を有することができる。自己バリア層３１の自己バリア領域の形状は、第１のコンタクトビア表面１３１および第２のコンタクトビア表面２３１に応じて変化してもよい。すなわち、自己バリア領域の形状は、接合界面においてともに接合される第１の半導体構造のビア表面および第２の半導体構造のビア表面に応じて変化し得る。
図１１は、本開示の様々な実施形態による自己バリア層の例示的な正射影領域を示す。
自己バリア層の正射影領域は、方法の実施形態において説明した自己バリア領域を指す。
第１のコンタクトビア表面１３１は円形である。第２のコンタクトビア表面２３１は、円形であり、第１のコンタクトビア表面１３１よりも面積が小さい。第１のコンタクトビア表面１３１および第２のコンタクトビア表面２３１は、接合界面において同心である。第２のコンタクトビア表面２３１は、接合界面において第１のコンタクトビア表面１３１内に位置する。すなわち、第１のコンタクトビア表面１３１の接合界面に対する正射影は、第２のコンタクトビア表面２３１の接合界面に対する正射影を完全に覆う。
自己バリア領域３３１は、第１のコンタクトビア表面１３１の内側かつ第２のコンタクトビア表面２３１の外側の網掛け領域内にある。自己バリア領域３３１は、環状形状を有し、その形状の環状リングサイズは同じ値を有する。環状リングサイズは、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの小さい方、例えば第２のコンタクトビア表面２３１の中心から指す半径方向における自己バリア領域３３１の幅である。自己バリア領域３３１の内円と外円とは同心である。
いくつかの実施形態において、第１のビア構造１２３内の１つまたは複数のビアは金属不純物ドープ銅を含むことができ、第２のビア構造２２３内の１つまたは複数のビアは銅を含むことができる。アニーリングプロセス中、第１のビア構造１２３内の１つまたは複数のビア内の金属不純物が、接合界面３０に拡散し、第２の誘電体層内の酸化物と反応して、自己バリア領域３３１内に自己バリア層３１を形成することができる。
いくつかの実施形態において、第１のビア構造１２３内の１つまたは複数のビアは金属不純物ドープ銅を含むことができ、第２のビア構造２２３内の１つまたは複数のビアは銅を含むことができる。アニーリングプロセス中、第１のビア構造１２３および第２のビア構造２２３内の１つまたは複数のビア内の金属不純物が、接合界面３０に拡散し、第２の誘電体層内の酸化物と反応して、自己バリア領域３３１内に自己バリア層３１を形成することができる。
図１２は、本開示の様々な実施形態による自己バリア層の別の例示的な正射影領域を示す。
第１のコンタクトビア表面１３１′は円形である。第２のコンタクトビア表面２３１′は、円形であり、第１のコンタクトビア表面１３１′よりも面積が小さい。第１のコンタクトビア表面１３１′および第２のコンタクトビア表面２３１′は、接合干渉において非同心である。すなわち、第１のコンタクトビア表面１３１′の中心は、接合干渉において第２のコンタクトビア表面２３１′の中心とは異なる位置にある。さらに、第２のコンタクトビア表面２３１′は、接合界面において第１のコンタクトビア表面１３１′内に位置する。すなわち、第１のコンタクトビア表面１３１′の接合界面に対する正射影は、第２のコンタクトビア表面２３１′の接合界面に対する正射影を完全に覆う。
自己バリア領域３３１′は、第１のコンタクトビア表面１３１′の内側かつ第２のコンタクトビア表面２３１′の外側の網掛け領域内にある。自己バリア領域３３１′は、異なる値を有する環状リングサイズを有する不規則な環状形状を有し、環状リングサイズは、第１のコンタクトビア表面および第２のコンタクトビア表面のうちの小さい方、例えば第２のコンタクトビア表面２３１′の中心から指す半径方向における自己バリア領域３３１′の幅である。自己バリア領域３３１′の内円と外円とは非同心である。
いくつかの実施形態において、第１のビア構造内の１つまたは複数のビアは金属不純物ドープ銅を含むことができ、１つまたは複数のビア第２のビア構造は銅を含むことができる。アニーリングプロセス中、第１のビア構造内の１つまたは複数のビア内の金属不純物が、接合界面に拡散し、第２の誘電体層内の酸化物と反応して、自己バリア領域内に自己バリア層３１を形成することができる。
いくつかの実施形態において、第１のビア構造内の１つまたは複数のビアは金属不純物ドープ銅を含むことができ、第２のビア構造内の１つまたは複数のビアは銅を含むことができる。アニーリングプロセス中、第１のビア構造および第２のビア構造内の１つまたは複数のビア内の金属不純物が、接合界面に拡散し、第２の誘電体層内の酸化物と反応して、自己バリア領域内に自己バリア層３１を形成することができる。
第１のコンタクトビア表面は、円形、楕円形、正方形、長方形、または任意の他の適切な形状などの様々な形状を有することができる。
第２のコンタクトビア表面は、円形、楕円形、正方形、長方形、または任意の他の適切な形状などの様々な形状を有することができる。
第１のコンタクトビア表面の中心および第２のコンタクトビア表面の中心は、２つの半導体構造が接合されるときに同じ位置または異なる位置にあってもよい。
本開示の原理および実施態様が、本明細書の特定の実施形態を使用することによって説明されているが、実施形態の前述の説明は、本開示の方法および方法の中核概念の理解を助けることのみを意図している。一方、当業者は、本開示の着想に従って特定の実施態様および適用範囲に修正を加えることができる。結論として、本明細書の内容は、本開示に対する限定として解釈されるべきではない。

Claims (20)

  1. ハイブリッドウェハ接合方法であって、
    第１の半導体構造を提供することであって、
    前記第１の半導体構造は、第１の基板と、前記第１の基板上に形成されている第１の誘電体層と、前記第１の誘電体層内にかつ前記第１の基板上に形成されている第１のビア構造とを含み、
    前記第１のビア構造は、第１のコンタクトビアと、前記第１のコンタクトビア内にドープされている第１の金属不純物とを含み、
    前記第１のコンタクトビアは、第１のコンタクトビア表面を有する、第１の半導体構造を提供することと、
    第２の半導体構造を提供することであって、
    前記第２の半導体構造は、第２の基板と、前記第２の基板上に形成されている第２の誘電体層と、前記第２の誘電体層内にかつ前記第２の基板上に形成されている第２のビア構造とを含み、
    前記第２のビア構造は、第２のコンタクトビアと、前記第２のコンタクトビア内にドープされている第２の金属不純物とを含み、
    前記第２のコンタクトビアは、第２のコンタクトビア表面を有する、第２の半導体構造を提供することと、
    前記第２のコンタクトビア表面に前記第１のコンタクトビア表面を付着させることによって、前記第２の半導体構造に前記第１の半導体構造を接合することであって、前記第２のコンタクトビア表面および前記第１のコンタクトビア表面が異なる表面積を有し、重なり合った界面を有する、前記第１の半導体構造を接合することと、
    前記第１の半導体構造と前記第２の半導体構造との間の合金化プロセスによって、前記第１のコンタクトビア表面および前記第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に自己バリア層を形成することであって、前記自己バリア層が前記第１の金属不純物および前記第２の金属不純物に対応する多成分酸化物によって形成される、自己バリア層を形成することとを含む、
    方法。
  2. 前記合金化プロセスは、約３５０℃の温度において前記第１の半導体構造および前記第２の半導体構造をアニーリングすることを含む、
    請求項１に記載の方法。
  3. 前記第１の半導体構造および前記第２の半導体構造は、約１２０分にわたって約３５０℃の温度に維持される、
    請求項２に記載の方法。
  4. 前記第１の金属不純物は、Ａｌ、ＭｎまたはＡｇのうちの少なくとも１つを含み、
    前記第１の誘電体層および前記第２の誘電体層の各々は、酸化ケイ素を含み、
    前記多成分酸化物は、Ｓｉ、Ｏ、およびＡｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含む、
    請求項１に記載の方法。
  5. 前記多成分酸化物は、酸化ケイ素アルミニウムである、
    請求項４に記載の方法。
  6. 前記第１のコンタクトビア表面および前記第２のコンタクトビア表面のうちの前記１つまたは複数の前記重なり合わない表面上に形成される前記自己バリア層は、前記第１の半導体構造と前記第２の半導体構造との間の接合界面にある、
    請求項１に記載の方法。
  7. 前記第２のコンタクトビア表面および前記第１のコンタクトビア表面のうちの一方の前記接合界面に対する正射影は、前記第２のコンタクトビア表面および前記第１のコンタクトビア表面のうちのもう一方の正射影を完全に覆う、
    請求項６に記載の方法。
  8. 前記第１の基板と前記第１の誘電体層との間にバリア膜が形成され、
    前記バリア膜は、窒化ケイ素または窒素ドープ炭化ケイ素を含む、
    請求項１に記載の方法。
  9. 前記第１の半導体構造を提供することは、
    前記第１の基板を提供することと、
    前記第１の基板上に前記第１の誘電体層を形成することと、
    前記第１の誘電体層内にコンタクトホールを形成することであって、前記コンタクトホールは、前記第１の基板上に形成されている第１の溝と、前記第１の溝に接続されており、前記第１の溝上にある第１のトレンチとを含む、コンタクトホールを形成することと、
    前記コンタクトホールの内面上のバリア層および前記バリア層上のシード層を形成することと、
    前記第１のビア構造を形成するために前記コンタクトホール内の前記シード層上に銅および前記第１の金属不純物を充填することであって、前記第１のビア構造は、前記第１の溝内に形成されている第１のスイッチ素子と、前記トレンチ内かつ前記第１のスイッチ素子上の第１のコンタクトビアとを含む、前記銅および前記第１の金属不純物を充填することとを含む、
    請求項１に記載の方法。
  10. 前記第１の半導体構造は、前記第１の基板内の導電層をさらに備え、
    前記第１のスイッチ素子は、前記導電層上に形成され、
    前記第１の基板に対する前記第１のコンタクトビアの正射影は、前記第１の基板に対する前記第１のスイッチ素子の正射影よりも大きい、
    請求項９に記載の方法。
  11. 前記コンタクトホールの前記内面上の前記バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮ、または前記の任意の組み合わせを含む、
    請求項１０に記載の方法。
  12. ハイブリッドウェハ接合構造であって、
    第１の半導体構造であって、
    第１の基板と、前記第１の基板上に形成されている第１の誘電体層と、前記第１の誘電体層内にかつ前記第１の基板上に形成されている第１のビア構造とを含み、
    前記第１のコンタクトビアは、第１のコンタクトビア表面を有する、第１の半導体構造と、
    第２の半導体構造であって、
    第２の基板と、前記第２の基板上に形成されている第２の誘電体層と、前記第２の誘電体層内にかつ前記第２の基板上に形成されている第２のビア構造とを含み、
    前記第２のコンタクトビアは、第２のコンタクトビア表面を有する、第２の半導体構造とを備え、
    前記第１の半導体構造は、前記第２の半導体構造に接合されており、
    前記第１のコンタクトビア表面は、前記第２のコンタクトビア表面に付着されており、
    前記第２のコンタクトビア表面および前記第１のコンタクトビア表面は、異なる表面積を有し、重なり合った表面を有し、
    前記ハイブリッドウェハ接合構造は、前記第１の半導体構造と前記第２の半導体構造との間の接合界面において前記第１のコンタクトビア表面および前記第２のコンタクトビア表面のうちの１つまたは複数の重なり合わない表面上に形成されている自己バリア層であって、前記自己バリア層は多成分酸化物を含む、自己バリア層を備える、
    ハイブリッドウェハ接合構造。
  13. 前記第１の誘電体層および前記第２の誘電体層の各々は、酸化ケイ素を含み、
    前記多成分酸化物は、Ｓｉ、Ｏ、およびＡｌ、Ｍｎ、またはＡｇのうちの少なくとも１つを含む、
    請求項１２に記載の構造。
  14. 前記多成分酸化物は、酸化ケイ素アルミニウムである、
    請求項１３に記載の構造。
  15. 前記第２のコンタクトビア表面および前記第１のコンタクトビア表面のうちの一方の前記接合界面に対する正射影は、前記第２のコンタクトビア表面および前記第１のコンタクトビア表面のうちのもう一方の正射影を完全に覆う、
    請求項１２に記載の構造。
  16. 前記第１の基板と前記第１の誘電体層との間にバリア膜が形成され、
    前記バリア膜は、窒化ケイ素または窒素ドープ炭化ケイ素を含む、
    請求項１２に記載の構造。
  17. 前記第１の誘電体層内のコンタクトホールが、前記第１の基板上の第１の溝と、前記第１の溝に接続されており、前記第１の溝上にある第１のトレンチとを含み、
    バリア層が、前記コンタクトホールの内面上にあり、
    シード層が、前記バリア層上にあり、
    銅および前記第１の金属不純物が、前記第１のビア構造を形成するために前記コンタクトホール内の前記シード層の上にあり、前記第１のビア構造は、前記第１の溝内の第１のスイッチ素子と、前記第１のスイッチ素子上の第１のコンタクトビアとを含む、
    請求項１２に記載の構造。
  18. 前記第１の半導体構造は、前記第１の基板内の導電層をさらに備え、
    前記第１のスイッチ素子は、前記導電層上に形成され、
    前記第１の基板に対する前記第１のビアの正射影は、前記第１の基板に対する前記第１のスイッチ素子の正射影よりも大きい、
    請求項１７に記載の構造。
  19. 前記第１の半導体構造は、前記第１の基板内に絶縁層をさらに備え、
    前記導電層は、前記絶縁層によって囲まれている、
    請求項１８に記載の構造。
  20. 前記コンタクトホールの前記内面上の前記バリア層は、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＳｉＮ、または前記の任意の組み合わせを含む、
    請求項１７に記載の構造。
JP2021557438A 2020-02-17 2020-02-17 ハイブリッドウェハ接合方法およびその構造 Pending JP2022528073A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/075482 WO2021163823A1 (en) 2020-02-17 2020-02-17 Hybrid wafer bonding method and structure thereof

Publications (1)

Publication Number Publication Date
JP2022528073A true JP2022528073A (ja) 2022-06-08

Family

ID=71187772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557438A Pending JP2022528073A (ja) 2020-02-17 2020-02-17 ハイブリッドウェハ接合方法およびその構造

Country Status (7)

Country Link
US (3) US11502058B2 (ja)
EP (1) EP3900019A4 (ja)
JP (1) JP2022528073A (ja)
KR (1) KR102558820B1 (ja)
CN (2) CN111344835B (ja)
TW (1) TWI739374B (ja)
WO (1) WO2021163823A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US20240217210A1 (en) * 2022-12-29 2024-07-04 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having aluminum features and methods of preparing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033900A (ja) * 2011-07-05 2013-02-14 Sony Corp 半導体装置、電子機器、及び、半導体装置の製造方法
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US20170358553A1 (en) * 2016-06-09 2017-12-14 Samsung Electronics Co., Ltd. Wafer-to-wafer bonding structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207576B1 (en) * 1999-01-05 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
KR20100079087A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지 센서 및 이의 제조 방법
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
CN102593087B (zh) * 2012-03-01 2014-09-03 华进半导体封装先导技术研发中心有限公司 一种用于三维集成混合键合结构及其键合方法
US9054109B2 (en) * 2012-05-29 2015-06-09 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
CN103972156B (zh) * 2013-02-06 2016-09-14 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
US8860229B1 (en) * 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9723716B2 (en) * 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
CN105304505B (zh) * 2014-06-17 2018-07-06 中国科学院上海微***与信息技术研究所 混合晶圆级真空封装方法及结构
CN105575930A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件、制备方法及封装方法
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
FR3061354B1 (fr) * 2016-12-22 2021-06-11 Commissariat Energie Atomique Procede de realisation de composant comprenant des materiaux iii-v et des contacts compatibles de filiere silicium
CN107265388B (zh) * 2017-06-08 2019-02-26 广东合微集成电路技术有限公司 一种适合表面贴装工艺的压阻式复合传感器及其制造方法
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
TWM588362U (zh) * 2017-12-01 2019-12-21 美商矽基因股份有限公司 三維積體電路
CN208433368U (zh) * 2018-06-07 2019-01-25 长江存储科技有限责任公司 金属连接结构
CN109155301A (zh) * 2018-08-13 2019-01-04 长江存储科技有限责任公司 具有帽盖层的键合触点及其形成方法
CN109346436A (zh) * 2018-09-20 2019-02-15 德淮半导体有限公司 制造半导体装置的方法
CN109887880B (zh) * 2019-01-04 2021-04-27 长江存储科技有限责任公司 一种半导体连接结构及其制作方法
US11532558B2 (en) * 2019-09-27 2022-12-20 Intel Corporation Metallization barrier structures for bonded integrated circuit interfaces
US11404307B2 (en) * 2019-09-27 2022-08-02 Intel Corporation Interconnect structures and methods of fabrication
CN110690202A (zh) * 2019-10-09 2020-01-14 长江存储科技有限责任公司 集成电路装置及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033900A (ja) * 2011-07-05 2013-02-14 Sony Corp 半導体装置、電子機器、及び、半導体装置の製造方法
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US20170358553A1 (en) * 2016-06-09 2017-12-14 Samsung Electronics Co., Ltd. Wafer-to-wafer bonding structure

Also Published As

Publication number Publication date
US20230036495A1 (en) 2023-02-02
US11502058B2 (en) 2022-11-15
KR20210113633A (ko) 2021-09-16
EP3900019A4 (en) 2023-08-23
EP3900019A1 (en) 2021-10-27
TWI739374B (zh) 2021-09-11
CN112928018B (zh) 2024-03-15
CN111344835B (zh) 2021-03-12
KR102558820B1 (ko) 2023-07-21
CN111344835A (zh) 2020-06-26
CN112928018A (zh) 2021-06-08
US20210257333A1 (en) 2021-08-19
US20230027015A1 (en) 2023-01-26
TW202133283A (zh) 2021-09-01
WO2021163823A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US20230027015A1 (en) Hybrid wafer bonding method and structure thereof
TWI691022B (zh) 在混合鍵合半導體元件中形成引線的方法
US9287225B2 (en) Semiconductor device and manufacturing method thereof
TW201923975A (zh) 半導體結構的形成方法
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
US6541349B2 (en) Shallow trench isolation using non-conformal dielectric and planarizatrion
KR102152706B1 (ko) 막 증착 시스템 및 이를 이용한 도전 패턴 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US20080003816A1 (en) Method for forming metal contact in semiconductor device
CN111769072A (zh) 半导体互连结构及其制造方法
KR100695487B1 (ko) 반도체 소자 및 그 제조 방법
KR100217909B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
JPH04171940A (ja) 半導体装置の製造方法
JPH0817920A (ja) 半導体装置及びその製造方法
JP2019220598A (ja) アルミニウム膜の形成方法
KR100654038B1 (ko) 이미지 센서 및 그 제조방법
CN117712025A (zh) 互连结构的形成方法以及半导体器件的形成方法
KR20000044863A (ko) 반도체 소자의 층간 절연막 평탄화 방법
JP2002507066A (ja) 絶縁積層体に絶縁キャップ膜を適用するための方法
CN1187032A (zh) 加工集成电路布线的方法
JPH04239125A (ja) 半導体装置の製造方法
JPH0461225A (ja) 半導体装置およびその製造方法
JPH09223731A (ja) 配線形成方法
JPH01194440A (ja) 多層配線層の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230627