JP2022178380A - 電子部品内蔵基板 - Google Patents
電子部品内蔵基板 Download PDFInfo
- Publication number
- JP2022178380A JP2022178380A JP2021085147A JP2021085147A JP2022178380A JP 2022178380 A JP2022178380 A JP 2022178380A JP 2021085147 A JP2021085147 A JP 2021085147A JP 2021085147 A JP2021085147 A JP 2021085147A JP 2022178380 A JP2022178380 A JP 2022178380A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating layer
- core material
- signal wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 90
- 239000011162 core material Substances 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 144
- 238000000034 method Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000004744 fabric Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】全体の厚さを薄くすることができるとともに、高周波特性にばらつきが生じにくい電子部品内蔵基板を提供する。【解決手段】電子部品内蔵基板1は、芯材Cを有する絶縁層13と、絶縁層13に埋め込まれた電子部品40と、絶縁層13の表面に設けられ、信号配線S1を含む導体層L3とを備える。信号配線S1の一端は信号端子51に接続され、信号配線S1の他端は電子部品40と重ならない位置まで引き出される。芯材Cは、電子部品40の周囲、並びに、平面視で信号配線S1と重なる位置において除去されている。このように、電子部品40が埋め込まれた絶縁層13に芯材Cを設けていることから、全体の厚さを薄くすることが可能となる。しかも、平面視で信号配線S1と重なる位置において芯材Cが除去されていることから、信号配線S1を流れる高周波信号の高周波特性にばらつきが生じにくくなる。【選択図】図2
Description
本発明は電子部品内蔵基板に関し、特に、多層配線構造を有する電子部品内蔵基板に関する。
特許文献1には多層配線構造を有する電子部品内蔵基板が開示されている。特許文献1に開示された電子部品内蔵基板は、電子部品が埋め込まれた絶縁層と、電子部品が埋め込まれた絶縁層の一方の表面側に設けられた2層の配線層と、電子部品が埋め込まれた絶縁層の他方の表面側に設けられた2層の配線層とを有している。そして、上記2層の配線層間に位置する絶縁層は、ガラスクロスなどの芯材に樹脂材料を含浸させたコア材料が用いられており、これにより基板全体の機械的強度を確保している。
しかしながら、芯材に樹脂材料を含浸させたコア材料は、厚みを薄くすることが困難であることから、電子部品が埋め込まれた絶縁層の両面にコア材料を設けると、全体の厚さが厚くなるという問題があった。しかも、コア材料の表面に信号配線を形成すると、コア材料に含まれる芯材の影響によって高周波特性にばらつきが生じるという問題もあった。
したがって、本発明は、全体の厚さを薄くすることができるとともに、高周波特性にばらつきが生じにくい電子部品内蔵基板を提供することを目的とする。
本発明による電子部品内蔵基板は、芯材を有する第1の絶縁層と、第1の絶縁層に埋め込まれた電子部品と、第1の絶縁層の一方の表面に設けられ、第1の信号配線を含む第1の導体層とを備え、第1の信号配線の一端は、電子部品の第1の信号端子と重なる位置において第1の信号端子に接続され、第1の信号配線の他端は、電子部品と重ならない位置まで引き出され、第1の絶縁層は、電子部品の周囲、並びに、平面視で第1の信号配線と重なる位置において前記芯材の存在しない無芯材領域を形成することを特徴とする。
本発明によれば、電子部品が埋め込まれた第1の絶縁層に芯材を設けていることから、全体の厚さを薄くすることが可能となる。また、電子部品の周囲が無芯材領域であることから、芯材と電子部品が干渉することもない。しかも、平面視で第1の信号配線と重なる位置も無芯材領域であることから、第1の信号配線を流れる高周波信号の高周波特性にばらつきが生じにくくなる。
本発明において、無芯材領域は、電子部品の周囲、並びに、平面視で第1の信号配線と重なる位置に沿って形成されており、これにより無芯材領域の端部は、電子部品の周囲、並びに、平面視で第1の信号配線の周囲に沿って延在するものであっても構わない。これによれば、無芯材領域の面積が抑えられることから、全体の機械的強度を十分に確保することが可能となる。
本発明において、第1の導体層は、一端が電子部品の第2の信号端子に接続された第2の信号配線をさらに含み、第2の信号配線の一部は、平面視で芯材と重なっても構わない。これによれば、無芯材領域の面積が抑えられることから、全体の機械的強度を十分に確保することが可能となる。
本発明による電子部品内蔵基板は、第1の導体層を埋め込むよう、第1の絶縁層の一方の表面に設けられた第2の絶縁層と、第2の絶縁層の表面に設けられた第2の導体層とをさらに備え、第2の絶縁層は、芯材を含まない樹脂材料からなるものであっても構わない。これによれば、第2の絶縁層の厚さを十分に薄くすることが可能となる。また、本発明による電子部品内蔵基板は、第1の絶縁層の他方の表面に設けられた第3の導体層と、第3の導体層を埋め込むよう、第1の絶縁層の他方の表面に設けられた第3の絶縁層と、第3の絶縁層の表面に設けられた第4の導体層とをさらに備え、第3の絶縁層は、芯材を含まない樹脂材料からなるものであっても構わない。これによれば、第3の絶縁層の厚さを十分に薄くすることが可能となる。
このように、本発明によれば、芯材による基板としての強度を備え、全体の厚さを薄くすることができるとともに、高周波特性にばらつきが生じにくい電子部品内蔵基板を提供することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の一実施形態による電子部品内蔵基板1の構造を説明するための模式的な断面図である。
図1に示すように、本実施形態による電子部品内蔵基板1は、6層の導体層L1~L6と、積層方向に隣接する2つの導体層間にそれぞれ位置する絶縁層11~15とを備えている。ここで、絶縁層11は導体層L1,L2間に位置し、絶縁層12は導体層L2,L3間に位置し、絶縁層13は導体層L3,L4間に位置し、絶縁層14は導体層L4,L5間に位置し、絶縁層15は導体層L5,L6間に位置する。絶縁層11~15はいずれも表裏に導体層が存在する層間膜であり、その意味においてソルダーレジスト21,22は絶縁層に該当しない。
導体層L1は最上層に位置し、その一部はソルダーレジスト21で覆われている。ソルダーレジスト21で覆われていない導体層L1の露出部分は、電子部品内蔵基板1の一方の表面1a側に位置する端子電極E1を構成する。導体層L6は最下層に位置し、その一部はソルダーレジスト22で覆われている。ソルダーレジスト22で覆われていない導体層L6の露出部分は、電子部品内蔵基板1の他方の表面1b側に位置する端子電極E2を構成する。電子部品内蔵基板1の表面1aには、図示しない半導体ICや受動部品などの電子部品が搭載される。電子部品内蔵基板1の表面1bは、図示しない別の回路基板に対する実装面として用いられ、或いは、図示しない半導体ICや受動部品などの電子部品が搭載される。
絶縁層11~15のうち、絶縁層13は、ガラスクロスなどからなる芯材Cにエポキシなどの樹脂材料を含浸させたコア材料からなる。コア材料は強度が高いことから、電子部品内蔵基板1の機械的強度は主に絶縁層13によって確保される。これに対し、絶縁層11,12,14,15は、ガラスクロスなどの芯材を含まない樹脂材料からなる。ガラスクロスなどの芯材を含まない樹脂材料は、コア材料と比べて加工性に優れており、小径のビアホールを狭ピッチで形成することが可能である。また、絶縁層11,12,14,15は、ガラスクロスなどの芯材を含まないことから、その厚さを十分に薄くすることが可能である。
絶縁層13は2層の絶縁層13a,13bからなり、両者の界面に芯材Cが設けられている。絶縁層13は、他の絶縁層11,12,14,15よりも厚さが厚く、このため、芯材Cについても、電子部品内蔵基板1全体の機械的強度を十分に確保できるよう、十分な厚さに設定することが可能である。芯材Cは、絶縁層13a,13bの界面全体に設けられているのではなく、部分的に除去されている。芯材Cが除去された領域は無芯材領域Aであり、無芯材領域Aに半導体ICなどの電子部品40が埋め込まれている。このように、電子部品40と重なる位置及びその周囲には芯材Cが存在しないことから、電子部品40と芯材Cが干渉することがない。電子部品40は、電極パッドが設けられた主面41が表面1a側を向くよう、フェイスアップ方式で絶縁層13aの表面に搭載されている。電子部品40が半導体ICである場合、チップの厚みは200μm以下、例えば50~100μm程度に薄型化されていても構わない。
図1に示すように、積層方向に隣接する2つの導体層は、ビア導体によって相互に接続される。例えば、導体層L1,L2は絶縁層11を貫通して設けられたビア導体31を介して接続され、導体層L2,L3は絶縁層12を貫通して設けられたビア導体32を介して接続され、導体層L3,L4は絶縁層13を貫通して設けられたビア導体33を介して接続され、導体層L4,L5は絶縁層14を貫通して設けられたビア導体34を介して接続され、導体層L5,L6は絶縁層15を貫通して設けられたビア導体35を介して接続される。さらに、導体層L3と電子部品40は、絶縁層13bを貫通して設けられたビア導体36を介して接続される。
ここで、コア材料からなる絶縁層13と、ガラスクロスなどの芯材を含まない樹脂材料からなる絶縁層11,12,14,15は、加工性が大きく異なる。つまり、樹脂材料からなる絶縁層11,12,14,15は加工性に優れるため、小径のビアホールを容易に形成することができる一方、コア材料からなる絶縁層13は、ガラスクロスなどの芯材Cが存在することから、絶縁層13を貫通する小径のビアホールを形成することは困難である。しかしながら、導体層L3と電子部品40を接続するビア導体36は、無芯材領域Aに設けられており、芯材Cを貫通する必要がないことから、ビア導体36についても狭ピッチで形成することが可能である。
図2は、導体層L1~L3の一部を拡大した模式的な平面図である。
図2に示す例では、電子部品40の主面41に信号端子51,52及びグランド端子53を含む6つの電極パッドが設けられている。信号端子51,52は高周波信号を入出力するための電極パッドであり、グランド端子53は電子部品40にグランド電位を供給するための電極パッドである。
図2に示すように、導体層L3には、信号配線S1,S2とグランド配線G1が含まれている。信号配線S1,S2の一端は、それぞれ電子部品40の信号端子51,52と重なる位置において、ビア導体36を介して信号端子51,52に接続される。グランド配線G1の一端はグランド端子53に接続される。そして、絶縁層13に含まれる芯材Cは、電子部品40の周囲、並びに、平面視で信号配線S1と重なる位置において除去されている。具体的には、電子部品40の周囲、並びに、平面視で信号配線S1と重なる位置に沿って芯材Cが除去されており、これにより無芯材領域Aの端部Bは、電子部品40の周囲、並びに、平面視で信号配線S1の周囲に沿って延在する。無芯材領域Aは、平面視で外部と繋がらない閉じた領域であり、したがって、無芯材領域Aの端部Bは芯材Cの外周とは繋がらない。このように、無芯材領域Aの面積が最小限に抑えられていることから、無芯材領域Aによる機械的強度の低下が最小限に抑えられる。
信号配線S1は、平面視で全体が芯材Cと重ならないことから、信号配線S1を流れる高周波信号の高周波特性にばらつきが生じにくくなる。一方、信号配線S2については、一部が平面視で芯材Cと重なりを有している。このように、全ての信号配線と重なる位置において芯材Cを除去する必要はなく、芯材Cの影響を特に受けやすい信号配線S1と重なる位置において芯材Cを除去しても構わない。一例として、信号配線S1を流れる信号は周波数の高いアンテナ信号であり、信号配線S2を流れる信号は制御信号である。
図2に示すように、信号配線S1の他端は、電子部品と重ならない位置まで引き出され、ビア導体32を介して導体層L2に含まれる信号配線S3に接続される。信号配線S3は、ビア導体31を介して導体層L1に含まれる端子電極E1の一つである信号端子ESに接続される。一方、グランド配線G1の他端は、ビア導体32を介して導体層L2に含まれるグランドパターンG2に接続される。グランドパターンG2は導体層L2の大部分を占めるベタパターンであり、信号配線S2の周囲は、グランドパターンG2によって囲まれる。グランドパターンG2は、ビア導体31を介して導体層L1に含まれる端子電極E1の一つであるグランド端子EGに接続される。
以上説明したように、本実施形態による電子部品内蔵基板1は、厚み方向において中央に位置し、電子部品40が埋め込まれた絶縁層13に芯材Cが設けられ、絶縁層13の上下に位置する他の絶縁層11,12,14,15には芯材Cが設けられていないことから、機械的強度を確保しつつ、全体の厚さを薄くすることが可能となる。しかも、電子部品40と重なる部分のみならず、平面視で信号配線S1と重なる位置においても芯材Cが除去されていることから、信号配線S1を流れる高周波信号の高周波特性にばらつきが生じにくくなる。また、絶縁層11,12,14,15が芯材Cを含まない樹脂材料によって構成されていることから、ビア導体31,32,34,35を狭ピッチで形成することができる。このため、表面1a又は1bに端子ピッチの狭い電子部品を搭載する場合であっても、レイアウト設計が容易となる。
次に、本実施形態による電子部品内蔵基板1の製造方法について説明する。
図3~図11は、本実施形態による電子部品内蔵基板1の製造方法を説明するための工程図である。
まず、図3に示すように、芯材Cを含まない樹脂材料からなる絶縁層14の両面にCu箔等からなる導体層L4,L5が形成された基材を用意し、これを支持体50に固定する。次に、図4に示すように、フォトリソグラフィー法など公知の手法を用いて導体層L4をパターニングすることによって、所望のパターン形状を有する導体層L4を完成させる。次に、図5に示すように、パターニングされた導体層L4を埋め込むよう、絶縁層14の表面に例えば未硬化(Bステージ状態)の樹脂シート等を真空圧着等によって積層することにより、絶縁層13aを形成する。次に、絶縁層13aの表面上に電子部品40を載置する。電子部品40は、電極パッドが露出する主面41が上側を向くよう、フェイスアップ方式で搭載する。
次に、図6に示すように、電子部品40を覆うように芯材Cを含む絶縁層13b及び導体層L3を形成する。絶縁層13bの形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層L3とともに硬化成形することが好ましい。芯材Cには、電子部品40と重なる位置においてあらかじめ無芯材領域Aが形成されている。絶縁層13bに用いる樹脂材料は、絶縁層13aと同じであっても構わない。また、あらかじめ樹脂等に含浸されたCCL材料を用意し、CCL材料の表面に形成された導体層の一部もしくは全部を除去し、ドリルやレーザー、金型プレスによる打ち抜き加工等を行うことによって無芯材領域Aを有する芯材Cを形成し、芯材Cを電子部品40と同様に絶縁層13bで埋めこんでも構わない。
次に、図7に示すように、絶縁層13にビアホールを形成した後、ビアホールを埋めるビア導体33,36を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層L3をパターニングすることによって、所望のパターン形状を有する導体層L3を完成させる。これにより、導体層L3の一部はビア導体33を介して導体層L4に接続され、導体層L3の別の一部はビア導体36を介して電子部品40に接続される。
次に、図8に示すように、導体層L3を埋め込むよう、芯材Cを含まない樹脂材料からなる絶縁層12と導体層L2が積層されたシートを真空熱プレスする。絶縁層12に用いる材料及び厚みは、絶縁層14と同じであっても構わない。その後、図9に示すように支持体50を剥離する。
次に、図10に示すように、絶縁層12,14にビアホールを形成した後、ビアホールを埋めるビア導体32,34を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層L2,L5をパターニングすることによって、所望のパターン形状を有する導体層L2,L5を完成させる。これにより、導体層L2の一部はビア導体32を介して導体層L3に接続され、導体層L5の一部はビア導体34を介して導体層L4に接続される。以上により、4層の導体層L2~L5を有する電子部品内蔵基板の前駆体が完成する。
次に、図11に示すように、芯材Cを含まない樹脂材料からなる絶縁層11と導体層L1が積層されたシートと、芯材Cを含まない樹脂材料からなる絶縁層15と導体層L6が積層されたシートを用意し、これらによって導体層L2~L5を有する前駆体を挟み込み、真空熱プレスする。そして、絶縁層11,15にビアホールを形成した後、ビアホールを埋めるビア導体31,35を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層L1,L6をパターニングし、ソルダーレジスト21,22を形成すれば、図1に示す電子部品内蔵基板1が完成する。
ここで、絶縁層11,12,14,15にはガラスクロスなどの芯材Cが含まれていないことから、絶縁層11,12,14,15にビアホールを形成する工程においては、レーザー加工やブラスト加工によって小径のビアホールを狭ピッチで形成することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態による電子部品内蔵基板1は、6層の導体層L1~L6を有しているが、本発明において導体層の数がこれに限定されるものではない。一例として、導体層L1,L6を省略することによって、導体層の数を4層としても構わない。
1 電子部品内蔵基板
1a,1b 電子部品内蔵基板の表面
11~15,13a,13b 絶縁層
21,22 ソルダーレジスト
31~36 ビア導体
40 電子部品
41 電子部品の主面
50 支持体
51,52 信号端子
53 グランド端子
A 無芯材領域
B 無芯材領域の端部
C 芯材
E1,E2 端子電極
EG グランド端子
ES 信号端子
G1 グランド配線
G2 グランドパターン
L1~L6 導体層
S1~S3 信号配線
1a,1b 電子部品内蔵基板の表面
11~15,13a,13b 絶縁層
21,22 ソルダーレジスト
31~36 ビア導体
40 電子部品
41 電子部品の主面
50 支持体
51,52 信号端子
53 グランド端子
A 無芯材領域
B 無芯材領域の端部
C 芯材
E1,E2 端子電極
EG グランド端子
ES 信号端子
G1 グランド配線
G2 グランドパターン
L1~L6 導体層
S1~S3 信号配線
Claims (5)
- 芯材を有する第1の絶縁層と、
前記第1の絶縁層に埋め込まれた電子部品と、
前記第1の絶縁層の一方の表面に設けられ、第1の信号配線を含む第1の導体層と、を備え、
前記第1の信号配線の一端は、前記電子部品の第1の信号端子と重なる位置において前記第1の信号端子に接続され、
前記第1の信号配線の他端は、前記電子部品と重ならない位置まで引き出され、
前記第1の絶縁層は、前記電子部品の周囲、並びに、平面視で前記第1の信号配線と重なる位置において前記芯材の存在しない無芯材領域を形成することを特徴とする電子部品内蔵基板。 - 前記無芯材領域は、前記電子部品の周囲、並びに、平面視で前記第1の信号配線と重なる位置に沿って形成されており、これにより前記無芯材領域の端部は、前記電子部品の周囲、並びに、平面視で前記第1の信号配線の周囲に沿って延在することを特徴とする請求項1に記載の電子部品内蔵基板。
- 前記第1の導体層は、一端が前記電子部品の第2の信号端子に接続された第2の信号配線をさらに含み、
前記第2の信号配線の一部は、平面視で前記芯材と重なることを特徴とする請求項1又は2に記載の電子部品内蔵基板。 - 前記第1の導体層を埋め込むよう、前記第1の絶縁層の前記一方の表面に設けられた第2の絶縁層と、
前記第2の絶縁層の表面に設けられた第2の導体層と、をさらに備え、
前記第2の絶縁層は、芯材を含まない樹脂材料からなることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品内蔵基板。 - 前記第1の絶縁層の他方の表面に設けられた第3の導体層と、
前記第3の導体層を埋め込むよう、前記第1の絶縁層の前記他方の表面に設けられた第3の絶縁層と、
前記第3の絶縁層の表面に設けられた第4の導体層と、をさらに備え、
前記第3の絶縁層は、芯材を含まない樹脂材料からなることを特徴とする請求項4に記載の電子部品内蔵基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021085147A JP2022178380A (ja) | 2021-05-20 | 2021-05-20 | 電子部品内蔵基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021085147A JP2022178380A (ja) | 2021-05-20 | 2021-05-20 | 電子部品内蔵基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022178380A true JP2022178380A (ja) | 2022-12-02 |
Family
ID=84239322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021085147A Pending JP2022178380A (ja) | 2021-05-20 | 2021-05-20 | 電子部品内蔵基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022178380A (ja) |
-
2021
- 2021-05-20 JP JP2021085147A patent/JP2022178380A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
US9153553B2 (en) | IC embedded substrate and method of manufacturing the same | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
KR101103301B1 (ko) | 다층인쇄회로기판 및 그 제조방법 | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
US8546698B2 (en) | Wiring board and method for manufacturing the same | |
KR20110010427A (ko) | 홀수 층 구조의 인쇄회로기판 및 그 제조방법 | |
JP2022178380A (ja) | 電子部品内蔵基板 | |
JP4672290B2 (ja) | 回路基板、パッケージ基板の製造方法及びパッケージ基板 | |
KR101067214B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
WO2022196262A1 (ja) | 電子部品内蔵基板及びその製造方法 | |
TW201703601A (zh) | 一種柔性線路板及其製作方法 | |
KR101055571B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
TWI672078B (zh) | 多層電路板及其製造方法 | |
CN104219881A (zh) | 复合式电路板及其制作方法 | |
CN111669904B (zh) | 一种带金手指的多层电路板的加工方法 | |
KR101211712B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2023078894A (ja) | 配線基板 | |
JP5997200B2 (ja) | 配線基板 | |
KR20150146270A (ko) | 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
JP2019161202A (ja) | キャリア基板及びこれを用いて製造されたプリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240306 |